高速數(shù)據(jù)采集系統(tǒng)原理分析和設(shè)計(jì)

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

目錄

1.高速數(shù)據(jù)采集的相關(guān)基礎(chǔ)知識(shí)....................................1

1.1數(shù)據(jù)采集系統(tǒng)的基本組成...............................................1

1.2A/D轉(zhuǎn)換的過(guò)程.......................................................1

1.3高速數(shù)據(jù)存儲(chǔ)........................................................2

1.4數(shù)據(jù)采集基本原理....................................................3

2高速數(shù)據(jù)采集系統(tǒng)的方案.........................................6

2.1基于單片機(jī)AT89C51的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)................................6

2.3基于FPGA高速數(shù)據(jù)采集系統(tǒng)............................................9

2.3基于DSP的高速數(shù)據(jù)采集處理系統(tǒng)......................................11

2.數(shù)模轉(zhuǎn)換器(D/A)的選擇.................................................13

3高速數(shù)據(jù)采集系統(tǒng)的方案分析比較................................15

4高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì).........................................16

4.1設(shè)計(jì)思想..........................................................16

4.2設(shè)計(jì)方案..........................................................16

5.硬件設(shè)計(jì).....................................................18

5.1AT89C51單片機(jī)......................................................18

5.2模數(shù)轉(zhuǎn)換器ADC0809..................................................19

5.3單片機(jī)與虛擬終端的通信.............................................21

5.4LED數(shù)碼顯示器的應(yīng)用原理............................................24

5.5總設(shè)計(jì)圖...........................................................25

6.軟件設(shè)計(jì).....................................................26

6.1流程圖.............................................................26

6.2源程序.............................................................27

7.仿真結(jié)果及性能分析...........................................32

7.1仿真結(jié)果...........................................................32

7.2性能分析...........................................................33

8.心得體會(huì).....................................................34

9.參考文獻(xiàn).....................................................35

本科生課程設(shè)計(jì)成績(jī)?cè)u(píng)定表........................................36

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

1.高速數(shù)據(jù)采集的相關(guān)基礎(chǔ)知識(shí)

1.1數(shù)據(jù)采集系統(tǒng)的基本組成

數(shù)據(jù)采集系統(tǒng)一般由數(shù)據(jù)采集、數(shù)據(jù)處理、處理結(jié)果的實(shí)現(xiàn)與保存三個(gè)部分構(gòu)成。數(shù)

據(jù)采集指被測(cè)信號(hào)經(jīng)過(guò)放大、濾波、A/D轉(zhuǎn)換，并將轉(zhuǎn)換后的數(shù)據(jù)送入計(jì)算機(jī)。這里要考

慮干擾抑制、帶通選擇、轉(zhuǎn)換準(zhǔn)確度、采樣/保持及與計(jì)算機(jī)接口等問(wèn)題。數(shù)據(jù)處理指由計(jì)

算機(jī)系統(tǒng)根據(jù)不同的要求對(duì)采集的原始數(shù)據(jù)進(jìn)行各種數(shù)學(xué)運(yùn)算。處理結(jié)果的實(shí)現(xiàn)與保存指

處理后的結(jié)果在X-Y繪圖儀、電平記錄器或CRT上浮現(xiàn)出來(lái)，或者將數(shù)據(jù)存入磁盤形成文

件保存起來(lái)，或通過(guò)線路送到遠(yuǎn)地。

(a)數(shù)據(jù)采集系統(tǒng)的組成

(b)數(shù)據(jù)采集系統(tǒng)的處理流程

圖1數(shù)據(jù)采集系統(tǒng)的組成

1.2A/D轉(zhuǎn)換的過(guò)程

模擬量轉(zhuǎn)換為數(shù)字量，通常分成三個(gè)步驟進(jìn)行。這就是采樣保持、量化與編碼。連續(xù)

的模擬信號(hào)x(t)按一定時(shí)間間隔乙采樣-保持后得到臺(tái)階信號(hào)Xs(n),在經(jīng)過(guò)量化變?yōu)榱炕?/p>

信號(hào)Xq(nTs),最后編碼轉(zhuǎn)換為數(shù)字信號(hào)X(n)。在現(xiàn)代ADC器件中，這三個(gè)步驟一般合起

來(lái)在一個(gè)器件中完成。轉(zhuǎn)換過(guò)程可以用圖2表示：

1

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

圖2模數(shù)轉(zhuǎn)換過(guò)程

1.3高速數(shù)據(jù)存儲(chǔ)

1.分時(shí)存儲(chǔ)

分時(shí)存儲(chǔ)技術(shù)利用一個(gè)高速鎖存器將采集的高速數(shù)據(jù)鎖存，而后利用多個(gè)相對(duì)慢速的

存儲(chǔ)器對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)以保證數(shù)據(jù)存儲(chǔ)的可靠性。由于多個(gè)靜態(tài)存儲(chǔ)器分時(shí)參與了數(shù)據(jù)存

儲(chǔ)的過(guò)程，使得多個(gè)慢速靜態(tài)存儲(chǔ)器分時(shí)存儲(chǔ)操作過(guò)程進(jìn)行了疊加，其效果等效于一個(gè)高

速靜態(tài)存儲(chǔ)器的操作。

2.數(shù)據(jù)降速存儲(chǔ)

所謂數(shù)據(jù)降速存儲(chǔ)技術(shù)，就是對(duì)在數(shù)據(jù)存儲(chǔ)之前將高速數(shù)據(jù)的速度降低到低速存儲(chǔ)器

可以及時(shí)存儲(chǔ)的程度。該方法避免了多個(gè)存儲(chǔ)器的使用，只需利用一個(gè)大容量的存儲(chǔ)器就

可以實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，實(shí)現(xiàn)起來(lái)相對(duì)分時(shí)存儲(chǔ)簡(jiǎn)單。設(shè)計(jì)中可以利用串并轉(zhuǎn)換電路對(duì)數(shù)據(jù)

進(jìn)行降速處理以滿足后續(xù)的存儲(chǔ)器速度較低的要求。串并轉(zhuǎn)換電路的基本原理為數(shù)據(jù)的串

并轉(zhuǎn)換，將數(shù)據(jù)依次存入串行移位寄存器中，然后并行輸出，降低了傳輸數(shù)據(jù)的速度，以

滿足存儲(chǔ)器工作速度的要求。

2

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

1.4數(shù)據(jù)采集基本原理

1.數(shù)據(jù)采集過(guò)程

取樣就是利用取樣脈沖序列尸(。，從連續(xù)信號(hào)/■⑺中抽取一系列的離散樣值。這種離

散信號(hào)通常稱為“取樣信號(hào)”，以/；?)表示。在一般情況下，取樣輸出是取樣脈沖序列P⑺

與連續(xù)信號(hào)/⑺的乘積。

對(duì)于實(shí)際的高速A/D,采樣過(guò)程并不是理想的，保持電路可能會(huì)存在孔徑效應(yīng)，而影

響編碼，最終影響數(shù)據(jù)的原始性，在選用高速A/D時(shí)，一般選模擬帶寬較寬的A/D比較好。

2.采樣

采樣可以看作是一個(gè)脈沖調(diào)幅的過(guò)程。

其中：￡(/)=/(/)???)，當(dāng)P")的脈沖寬度7<<7時(shí),就接近理想采樣,P⑴變

為〃⑴脈沖，接近b函數(shù)

M(t)=Z6(t-nT)(2)

n=-<c

上⑴"(/)?〃(/)(3)

將(3)式代入上式

A+<X>

工(/)=Zfs{nT)-S(t-nT)(4)

當(dāng)然實(shí)際情況可以將尸(/)近似看作以便于分析模擬信號(hào)經(jīng)采樣后，頻譜會(huì)發(fā)生周

期延拓。

+00

MQ=z—=吟(5)

n=-oo

c2兀

其中Qs=>^,Qs也就是采樣角頻率，由傅氏級(jí)數(shù)理論可得

&="⑹

1-H?

M(t)=-XeJ'm^(7)

T7

對(duì)于采樣信號(hào)頻譜

00

A+A+00A

-00-00

1J/(力—\力=總1+00工C/G-/g)(8)

-^o

3

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

當(dāng)信號(hào)采樣后，要能恢復(fù)為原來(lái)所包含的信息，在保證頻譜不發(fā)生混疊的情況下，我

們可以將采樣信號(hào)工⑺通過(guò)一個(gè)理想低通濾波器，這個(gè)理想低通濾波器只讓基帶頻譜通過(guò),

因而濾波器的帶寬應(yīng)等于折疊頻率。

從頻域上看，由(8)式可知，能通過(guò)低通濾波恢復(fù)/(f)。

下面從時(shí)域來(lái)看其恢復(fù)的過(guò)程。理想低通G。。)的沖激響應(yīng)

1T+%/2sin-/

S^=^\GW^dt=—\(10)

/萬(wàn)―-t

T

其輸出

y(/)=J〃7)g(一)4

=』〃工工(心(~〃r)g(i)4(11)

-oo——

+Q0

="￡/")g(""T)

sin工?一〃7)

N(，—〃T)=—1-------(12)

't-nT

(12)式稱為內(nèi)插函數(shù)。將(12)式代入(11)式有:

,、心sin—

"/MW⑺j(13)

式(13)即為采樣內(nèi)插公式，在每個(gè)采樣點(diǎn)nT上，具有該采樣值不為0,所以其能保

證各采樣點(diǎn)上信號(hào)不變，對(duì)于在不為nT的這些時(shí)刻，即為各采樣函數(shù)延伸疊加而成。這從

時(shí)域上解釋滿足采樣定理的信息恢復(fù)。

當(dāng)然，實(shí)踐中不可能通過(guò)計(jì)算內(nèi)插公式恢復(fù)信息，這樣各點(diǎn)計(jì)算量太大。實(shí)際工程中

常通過(guò)一個(gè)D/A變換器加低通濾波器恢復(fù)原來(lái)信息。

3.量化與量化誤差

(1)量化

量化就是把采樣信號(hào)的幅值與量化單位比較。量化單位定義為量化器滿量程電壓FSR

(FullScaleRange)與2"的比值，用q表示，因此有

4

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

（2）量化方法

①“只舍不入”的量化

所謂只舍不入的量化，是指信號(hào)中幅度小于量化單位的部分一律舍去。

當(dāng)0工工（囪）“時(shí)，/（〃1）=0;當(dāng)qJgQ時(shí)，/（〃1）="當(dāng)

2”/（〃7；）W3q時(shí)，/（〃力=2/……等等。

②“有舍有入”的量化

“有舍有入”量化是將采樣信號(hào)幅值與量化電平相比較，離幅值最近的量化電平作為

信號(hào)在該時(shí)刻的量化值。

當(dāng)（附）銬時(shí)，〃附）=0；當(dāng)卜f（附）“時(shí)，fqg=q；……等等。

③量化誤差

由量化引起的誤差稱為量化誤差（也稱為量化噪聲），記為e。

e=/（附）-/（〃力（⑸

/（〃?;）--信號(hào)采樣

工（〃庫(kù)-一量化信號(hào)

5

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

2高速數(shù)據(jù)采集系統(tǒng)的方案

2.1基于單片機(jī)AT89c51的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

本系統(tǒng)的結(jié)構(gòu)框圖如圖所示，系統(tǒng)由傳感器、放大器、濾波器、采樣/保持器AD346、

多路開關(guān)CD4051,A/D轉(zhuǎn)換器AD579、串口芯片8251、可編程計(jì)數(shù)器/定時(shí)器8253構(gòu)

成的時(shí)序電路、DMAC8237構(gòu)成的直接存取控制電路、存儲(chǔ)芯62256和27128及CPU

INTELAT89C51等部分組成。傳感器、放大器、濾波器及存儲(chǔ)芯片可根據(jù)需要更改數(shù)目。

AD579

放大講AD346SO-S7COMll>\IN

X8CD4051

7

P3.0-7

P3.O-7

89C5I

P4.0-7

P3.O-7

7

P3.0-7

0________P4.0-7

圖3系統(tǒng)結(jié)構(gòu)框圖

工作原理：上電后，CPU完成對(duì)系統(tǒng)中可編程器件的初始化及通道數(shù)的預(yù)置，整個(gè)系

統(tǒng)需要的時(shí)序由CPU所控制的8253定時(shí)/計(jì)數(shù)器提供。傳感器實(shí)現(xiàn)非電量到電量的轉(zhuǎn)換,

放大器則將傳感器輸出的微弱電信號(hào)放大后送人到濾波器進(jìn)行抗混疊處理并濾除雜散信

號(hào),8個(gè)采樣保持器AD346對(duì)轉(zhuǎn)換得到的電信號(hào)進(jìn)行同時(shí)采樣/保持，經(jīng)過(guò)由可設(shè)定選擇

路數(shù)的多路開關(guān)，輪流把各采樣/保持器采集的信號(hào)送到高速A/D轉(zhuǎn)換器AD579中，完

成模擬量到數(shù)字量的轉(zhuǎn)換，這個(gè)過(guò)程采用的是同時(shí)采樣、分時(shí)轉(zhuǎn)換的方式。在DMAC8237

6

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

的控制下，將采集到的數(shù)據(jù)高速傳送、存儲(chǔ)在大容量數(shù)據(jù)存儲(chǔ)器中，然后通過(guò)串口電路

傳入Pc機(jī)，利用Pc機(jī)對(duì)采集得到的數(shù)據(jù)進(jìn)行分析、處理。

1.信號(hào)調(diào)理

本系統(tǒng)中信號(hào)調(diào)理電路包括傳感器、放大器、濾波器，根據(jù)實(shí)際環(huán)境選擇相應(yīng)的加

速度、溫度、或濕度傳感器，放大器采用通用型集成運(yùn)算放大器Ixa74L它對(duì)溫度漂移

和共模信號(hào)抑制能力強(qiáng)，具有很強(qiáng)的放大能力，最高達(dá)幾十萬(wàn)倍。工業(yè)控制現(xiàn)場(chǎng)的噪聲

可能經(jīng)過(guò)傳感器進(jìn)人數(shù)據(jù)采集通道，使采集到的信號(hào)中包含多種頻率成分的噪聲，嚴(yán)重

時(shí)噪聲甚至?xí)蜎](méi)待提取的輸入信號(hào)，所以采用濾波技術(shù)以提高信號(hào)采集系統(tǒng)的信噪比

很有必要。8位精度時(shí)，AD579的轉(zhuǎn)換周期是1.5s,取2s,8路同時(shí)采樣分時(shí)轉(zhuǎn)換，

亦即AD346的采樣電平至少要持續(xù)16s,取20s,即頻率為50kHz。根據(jù)奈奎斯特采

樣定理，要從抽樣信號(hào)中無(wú)失真的恢復(fù)原信號(hào)，采樣頻率應(yīng)等于或大于2倍信號(hào)最高頻

率，奈奎斯特采樣頻率頻率應(yīng)等于或大于2倍信號(hào)最高頻率，奈奎斯特采樣頻率為信號(hào)

頻率的兩倍。工程上的采樣頻率一般為被采樣信號(hào)頻率的3—4倍。由于本系統(tǒng)采用的采

樣/保持器和模/數(shù)轉(zhuǎn)換器的限制，此濾波器的最高截止頻率最多取為12.5kHz,選擇適當(dāng)

的電阻值和電容值以達(dá)到此要求。

2.采樣/保持電路

采樣/保持器AD346的工作電壓范圍是-iTOVDC,它在2s以內(nèi)可達(dá)到-i-0.01%的

精度，可完成對(duì)模擬信號(hào)的高速采樣及保持。

3.多路選擇開關(guān)

CD4051是八選一型多路開關(guān)，它的作用是將待采集的8路信號(hào)分時(shí)逐個(gè)切換到A/D

轉(zhuǎn)換通道?？筛鶕?jù)被采集對(duì)象的個(gè)數(shù)及頻率范圍設(shè)置被采集信號(hào)的路數(shù)，亦可實(shí)現(xiàn)多選一,

最高可八選一。

4.模擬/數(shù)字信號(hào)轉(zhuǎn)換

本系統(tǒng)采用的A/D轉(zhuǎn)換器件是AD579,它具有極短的轉(zhuǎn)換周期：lObits精度時(shí)為

1.8s,8bits精度時(shí)僅為1.5s。其EOC轉(zhuǎn)換結(jié)束標(biāo)志位為信號(hào)轉(zhuǎn)換結(jié)束后引發(fā)中斷提

供了時(shí)鐘脈沖。轉(zhuǎn)換得到的數(shù)據(jù)通過(guò)數(shù)據(jù)鎖存器74LS373鎖存，在CPU或者DMA的控

制下再送人外擴(kuò)存儲(chǔ)器或PC機(jī)內(nèi)部存儲(chǔ)器。

5.串口電路

串口電路采用可編程串行通信接口芯片8251,它具有八條雙向數(shù)據(jù)線，與系統(tǒng)的數(shù)

7

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

據(jù)總線相連，在接收控制/數(shù)據(jù)信號(hào)的控制下，傳輸CPU對(duì)8251的編程命令字和8251

送往CPU的狀態(tài)信息及數(shù)據(jù)。

6.直接存取電路

所謂直接存取即在沒(méi)有CPU的干預(yù)下，用硬件實(shí)現(xiàn)存儲(chǔ)器和存儲(chǔ)器之間、存儲(chǔ)器和

I/O口之間直接進(jìn)行高速數(shù)據(jù)傳輸，存儲(chǔ)器地址的修改和傳送完成的報(bào)告均由硬件自動(dòng)完

成，這種方式極大地提高了傳送的速度。DMAC8237的低地址位通過(guò)總線隔

離器與CPU的低地址位相連，其數(shù)據(jù)線與高位地址線復(fù)用。作為高位地址線時(shí)通過(guò)鎖存

器，再通過(guò)總線隔離器與CPU的高地址位相連；同時(shí)作為數(shù)據(jù)線，也直接與AT89C51的

數(shù)據(jù)線相連，也要與AD579的數(shù)據(jù)位相連。8237的時(shí)鐘脈沖由AT89C51的時(shí)鐘脈沖提

供。CPU通過(guò)數(shù)據(jù)選擇器對(duì)8237進(jìn)行初始化控制信號(hào)發(fā)送。8237的發(fā)送請(qǐng)求信號(hào)由CPU

的外部中斷提供。

7.時(shí)序電路

本系統(tǒng)時(shí)序電路由可編程計(jì)數(shù)器/定時(shí)器8253,輔以單穩(wěn)態(tài)觸發(fā)器74121整形得到。

8253內(nèi)部含有3個(gè)獨(dú)立的16位計(jì)數(shù)器，每個(gè)計(jì)數(shù)器均可達(dá)2MHz的計(jì)數(shù)速率，8253輸

出的波形為方波，不滿足AD346和AD579的時(shí)序需求，所以需要經(jīng)過(guò)74121整形。74121

集成單穩(wěn)態(tài)觸發(fā)器有3個(gè)觸發(fā)輸入端Al,A2,B,在觸發(fā)信號(hào)控制下電路可由穩(wěn)態(tài)翻轉(zhuǎn)到

暫穩(wěn)態(tài)。暫穩(wěn)態(tài)的持續(xù)時(shí)間取決于RC電路的參數(shù)值，有T一0.7RC,選擇不同的電阻

值和電容值對(duì)8253產(chǎn)生的方波整形得到需要的采樣/保持和模/數(shù)轉(zhuǎn)換控制信號(hào)。系統(tǒng)中

采用的數(shù)據(jù)采集方式是8路信號(hào)同時(shí)采樣、分時(shí)轉(zhuǎn)換，AD579對(duì)每路信號(hào)的轉(zhuǎn)換時(shí)間是

1.5s（8bits精度時(shí)），取2s。AD579啟動(dòng)后經(jīng)200ns后出現(xiàn)下降沿轉(zhuǎn)換開始。因此應(yīng)提

供AD579周期2s的脈沖，其中高電平持續(xù)200ns,低電平持續(xù)1.8s。轉(zhuǎn)換八路需要的

時(shí)間是16s,AD346的采樣時(shí)間是2s,而保持時(shí)間必須大于或等于16s,提供周期為20s

（高電平持續(xù)2s,低電平持續(xù)18s）的時(shí)鐘脈沖給AD346。根據(jù)奈奎斯特抽樣定理及工程

實(shí)踐，被采集的對(duì)象應(yīng)是低于12.5kHz的模擬信號(hào)。

8

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

2.3基于FPGA高速數(shù)據(jù)采集系統(tǒng)

數(shù)據(jù)采集系統(tǒng)框圖：

—\_兩即7ppriAD轆器lADiiO檄信號(hào)

機(jī)「F芯片.‘怖：，（ADS930）<理器，輸入

X_______ZI_____]I1I_________________][____

圖4數(shù)據(jù)采集系統(tǒng)硬框圖

數(shù)據(jù)采集和傳輸系統(tǒng)只要由FPGA（中心控制模塊）、USB（串行總線）、A/D轉(zhuǎn)換器以

及其它的外圍輔助電路組成。

（1）A/D轉(zhuǎn)換器的作用是將輸入的模擬量轉(zhuǎn)換成數(shù)字量，由FPGA接受、緩沖、存儲(chǔ)

經(jīng)USB2.0端口傳到PC機(jī)上。

（2）FPGA是控制模塊的核心部分，主要完成A/D轉(zhuǎn)換器的時(shí)鐘選取、數(shù)據(jù)的存儲(chǔ)計(jì)

算以及相應(yīng)的控制邏輯、實(shí)現(xiàn)與PC機(jī)的通信等控制任務(wù)。

（3）USB2.0提供了一個(gè)可以和計(jì)算機(jī)連接的數(shù)據(jù)傳輸口，其作用是用來(lái)接受主機(jī)信

號(hào)并通過(guò)它的端口來(lái)控制A/D轉(zhuǎn)換器進(jìn)行數(shù)據(jù)的采集。

（4）PC機(jī)通過(guò)USB接口將控制命令和參數(shù)給FPGA,然后FPGA再對(duì)A/D轉(zhuǎn)換器進(jìn)行時(shí)

序控制以及對(duì)轉(zhuǎn)換數(shù)據(jù)的接收。

9

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

模擬輸入

圖5數(shù)據(jù)采集器原理圖

模擬輸入信號(hào)事先經(jīng)過(guò)AD調(diào)理電路，在經(jīng)ADS930的模數(shù)轉(zhuǎn)化，將數(shù)字信號(hào)傳遞給

EPM1270Tl44c5N芯片，CLPD與USB之間通過(guò)控制線以及I/O口實(shí)現(xiàn)控制信息和數(shù)字信息的雙

向傳遞，與此同時(shí)，CPLD通過(guò)FIFO總線建立與8051核的鏈接。而USB芯片與PC機(jī)是通過(guò)USB

接口建立相應(yīng)的聯(lián)系。5V的電壓通過(guò)電壓轉(zhuǎn)換芯片轉(zhuǎn)換為3.3V,并將此轉(zhuǎn)換的3.3V電壓對(duì)

USB芯片進(jìn)行供電。E'PROM由12c接口實(shí)現(xiàn)與USB的信息交互。

1.FPGA的選擇

為節(jié)約成本，由FPGA及其相應(yīng)的配置電路可由CPLD代替，這樣將便于項(xiàng)目的進(jìn)行,

為此我們采用型號(hào)為EPM1270T144C5N的CPLD模塊。

2.USB芯片選擇

目前市面上有很多類型的USB的接口芯片，它們要在外部的微控制器的控制下進(jìn)行操

10

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

作，如果微控制器的工作頻率比較低，勢(shì)必影響數(shù)據(jù)傳輸?shù)乃俾?。CY7c68013芯片中的FIFOS

不需要微控制器的控制就能直接與外圍電路進(jìn)行數(shù)據(jù)傳輸，解決了USB高速模式下的帶寬

問(wèn)題。選擇該芯片的另個(gè)重要原因Cypress公司為EZ_USBFX2系列產(chǎn)品的開發(fā)提供了大

量的技術(shù)支持，如公司為開發(fā)者提供了主控平臺(tái)，固件開發(fā)環(huán)境和事例及相應(yīng)的技術(shù)文檔。

3.AD的選擇

將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)實(shí)際上是模擬信號(hào)時(shí)間離散化和幅度離散化的過(guò)程。通過(guò)

時(shí)間離散化由采樣保持（S/H）電路來(lái)實(shí)現(xiàn)，而幅度離散化則由A/D轉(zhuǎn)化器來(lái)實(shí)現(xiàn)。隨著

高集成度的提高，有許多A/D芯片將采樣保持電路也集成在內(nèi)部。既減小了體積，又提高

了可靠性。在選擇A/D轉(zhuǎn)化器時(shí)，主要考慮一下幾個(gè)方面：

（1）轉(zhuǎn)換速率

A/D的轉(zhuǎn)換速率取決于模擬信號(hào)的頻率范圍

（2）量化位數(shù)

根據(jù)A/D轉(zhuǎn)換的原理，A/D轉(zhuǎn)換過(guò)程中總存在量化誤差。量化誤差取決于量化位數(shù)，

位數(shù)越多量化誤差就越少。如n位的A/D轉(zhuǎn)化器，其量化誤差為1/2"：

（3）輸入信號(hào)的電壓范圍

A/D轉(zhuǎn)化器對(duì)模擬輸入信號(hào)的電壓范圍有嚴(yán)格的要求，模擬信號(hào)電壓只有處在A/D轉(zhuǎn)

化器的額定電壓范圍內(nèi)，才能得到與之成正比的數(shù)字量。由于在A/D轉(zhuǎn)換器之前已經(jīng)加了

信號(hào)調(diào)理電路，通過(guò)調(diào)節(jié)放大倍數(shù)和直流偏移量，總能滿足A/D轉(zhuǎn)化器對(duì)輸入電壓的要求。

（4）參考電壓VREF要求

A/D轉(zhuǎn)換的過(guò)程就是不斷將被轉(zhuǎn)換的模擬信號(hào)和參考電壓VREF相比較的過(guò)程。因此，

參考電壓的準(zhǔn)確度和穩(wěn)定性對(duì)轉(zhuǎn)換精度至關(guān)重要。

（5）控制信號(hào)及時(shí)序

A/D轉(zhuǎn)換器工作時(shí)必須由MCU或PLD控制，因此，選擇A/D轉(zhuǎn)換器時(shí)，應(yīng)考慮接口的

方便性和高低電平的兼容。

根據(jù)以上分析，我們選擇BURR-BROWN公司生產(chǎn)的8位、30MHz高速A/D轉(zhuǎn)換器ADS930。

ADS930采用3?5V電壓電源，流水線結(jié)構(gòu)，內(nèi)部含有采樣保持器和參考電壓源。

2.3基于DSP的高速數(shù)據(jù)采集處理系統(tǒng)

本系統(tǒng)是以TMS320LF2407為核心，對(duì)模擬信號(hào)進(jìn)行高速采集，并轉(zhuǎn)換成數(shù)字信號(hào)，

11

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

然后暫存到RAM中，并通過(guò)串口傳輸?shù)较到y(tǒng)微機(jī)中。本系統(tǒng)硬件連接相對(duì)簡(jiǎn)單，其數(shù)據(jù)采

集與傳輸簡(jiǎn)單可行，數(shù)據(jù)的采集、處理、傳輸主要都由軟件來(lái)實(shí)現(xiàn)。

圖6為系統(tǒng)設(shè)計(jì)結(jié)構(gòu)框圖。在通常的數(shù)據(jù)采集系統(tǒng)中，測(cè)量過(guò)程是通過(guò)A/D轉(zhuǎn)換器的

控制來(lái)實(shí)現(xiàn)的，但對(duì)于一個(gè)高速采集系統(tǒng)而言，這種辦法是有局限性的，因?yàn)楦呔華/D

建立穩(wěn)定的工作狀態(tài)需要相當(dāng)長(zhǎng)時(shí)間，頻繁的改變A/D工作狀態(tài)會(huì)影響測(cè)量精度，嚴(yán)重時(shí)

會(huì)造成信號(hào)失真，所以對(duì)A/D選擇要求較高。

圖6數(shù)據(jù)采集與處理系統(tǒng)框圖

A/D轉(zhuǎn)換的過(guò)程是：首先對(duì)輸入的模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換，并將轉(zhuǎn)換后的數(shù)據(jù)鎖存到

緩沖寄存器中，以確保采集數(shù)據(jù)的穩(wěn)定可靠，通過(guò)口地址譯碼器提供的片選信號(hào)和DSP的

讀寫信號(hào)，將緩沖器中的數(shù)據(jù)送入總線。

D/A轉(zhuǎn)換的過(guò)程正好與A/D轉(zhuǎn)換的過(guò)程相反，將數(shù)子信號(hào)進(jìn)行D/A轉(zhuǎn)換，將轉(zhuǎn)換的模

擬信號(hào)再送入執(zhí)行部分。

1.模數(shù)轉(zhuǎn)換(A/D)選擇

模數(shù)轉(zhuǎn)換器的選擇主要從四個(gè)方面考慮：

⑴分辨率與量化誤差：分辨率是衡量A/D轉(zhuǎn)換器分辨輸入模擬量最小變化程度的技術(shù)

指標(biāo)。A/D轉(zhuǎn)換器的分辨率取決與A/D轉(zhuǎn)換器的位數(shù)。量化誤差是由于A/D轉(zhuǎn)換器有限字

長(zhǎng)數(shù)字量對(duì)輸入模擬量進(jìn)行的離散取樣(量化)而引起的誤差，其在理論上為一個(gè)單位的分

辨率，即分辨率與量化誤差是統(tǒng)一的。

⑵轉(zhuǎn)換精度：

轉(zhuǎn)換精度反映了一個(gè)實(shí)際A/D轉(zhuǎn)換器與一個(gè)理想A/D轉(zhuǎn)換器在量化上的差值，用絕對(duì)

誤差或相對(duì)誤差來(lái)表示。轉(zhuǎn)換精度指標(biāo)有時(shí)以綜合誤差指標(biāo)表達(dá)方式給出，有時(shí)以分項(xiàng)誤

12

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

差指標(biāo)表達(dá)方式給出。

⑶轉(zhuǎn)換速率：

轉(zhuǎn)換速率是指A/D轉(zhuǎn)換器在每秒鐘內(nèi)所完成的轉(zhuǎn)換次數(shù)。它與轉(zhuǎn)換時(shí)間(既A/D轉(zhuǎn)換從

啟動(dòng)到結(jié)束所需的時(shí)間)互為倒數(shù)關(guān)系。

(4)滿刻度范圍：

滿刻度范圍是指A/D轉(zhuǎn)換器所允許的輸入電壓范圍。滿刻度范圍是一個(gè)名義值，實(shí)際

A/D轉(zhuǎn)換器所允許的最大輸入值要比滿刻度值小。

結(jié)合以上幾個(gè)方面因素，本系統(tǒng)采用TLC5510作為模數(shù)轉(zhuǎn)換器。

圖7TLe5510的I/O時(shí)序

2.數(shù)模轉(zhuǎn)換器(D/A)的選擇

模數(shù)轉(zhuǎn)換器的選擇從以下四方面考慮：

⑴分辨率：分辨率指當(dāng)輸入數(shù)字發(fā)生單位數(shù)碼變化時(shí)所對(duì)應(yīng)模擬量的輸出的變化量。

數(shù)值換算方式如A/D的分辨率一致。

(2)轉(zhuǎn)換時(shí)間：轉(zhuǎn)換時(shí)間指當(dāng)輸入二進(jìn)制代碼，從最小值突跳到最大值時(shí)，其模擬量電

壓達(dá)到與其穩(wěn)定值之差小于1/2LSB時(shí)所需的時(shí)間，因而轉(zhuǎn)換時(shí)間又稱穩(wěn)定時(shí)間，其值通

常比A/D轉(zhuǎn)換時(shí)間要小得多。

(3)轉(zhuǎn)換精度：轉(zhuǎn)換精度指整個(gè)工作區(qū)間實(shí)際的輸出與理想的輸出電壓之間的偏差，可

用絕對(duì)值或相對(duì)值來(lái)表示。轉(zhuǎn)換精度包含了D/A轉(zhuǎn)換器誤差的所有因素。

(4)尖峰誤差：尖峰誤差是指輸入代碼發(fā)生變化時(shí)刻而使輸出模擬量產(chǎn)生的尖峰所造成

的誤差。產(chǎn)生尖峰誤差的原因是由于諸開關(guān)在切換過(guò)程中響應(yīng)時(shí)間不一致和寄生參數(shù)所造

成的。尖峰持續(xù)的時(shí)間雖然很斷，但可能幅值很大，在某些場(chǎng)合必須施加相應(yīng)的措施予以

避免。由于尖峰的出現(xiàn)是非周期的，因而不能采取簡(jiǎn)單的濾波方法來(lái)消除，常用單穩(wěn)電路

或S/H電路，利用單穩(wěn)的延遲時(shí)間來(lái)躲過(guò)尖峰。

鑒于以上四方面因素，選擇AD7524作為數(shù)模轉(zhuǎn)換器件。AD7524是CMOS數(shù)模轉(zhuǎn)器。

13

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

3.執(zhí)行部分

執(zhí)行部分由電阻、三極管、續(xù)流二極管、繼電器和被控部分構(gòu)成。OUTDA輸出信號(hào)

控制三極管的導(dǎo)通，三極管導(dǎo)通繼電器工作，開關(guān)閉合，被控設(shè)備工作，續(xù)流二極管起保

護(hù)作用，防止繼電器線圈的反向電壓擊穿三極管。

4.數(shù)據(jù)存儲(chǔ)器RAM接口設(shè)計(jì)

系統(tǒng)選用IS61C6416作為外擴(kuò)RAM,當(dāng)TMS320LF2407訪問(wèn)片內(nèi)局部數(shù)據(jù)存儲(chǔ)器時(shí)，

數(shù)據(jù)空間選擇信號(hào)方和存取選通信號(hào)而前處于高阻狀態(tài)。只有當(dāng)TMS320LF2407訪問(wèn)映射

到外部存儲(chǔ)器地址范圍的存儲(chǔ)單元時(shí)，外部總線才有效。礪有效表示外部總線正被數(shù)據(jù)

存儲(chǔ)器占用。每當(dāng)外部總線有效（訪問(wèn)外部存儲(chǔ)器或I/O）時(shí)，TMS320LF2407將把漏信

號(hào)置為低電平。

3.7串行接口電路的設(shè)計(jì)

TMS320LF2407串行通信接口（SCI）模塊是一個(gè)標(biāo)準(zhǔn)的8位通用異步接收/發(fā)送（UART）

可編程串行通信接口。SCI有兩個(gè)串行引腳,SCITXD（SCI發(fā)送輸出腳），SCIRXD（SCI接受

輸入腳）；Baudrate可編程為64K種；奇偶校驗(yàn)/無(wú)奇偶校驗(yàn)功能；四種錯(cuò)誤檢測(cè)標(biāo)志：parity,

overrun,framing,andbreakdetection;半雙工或者全雙工通訊模式;NRZ通訊模式；發(fā)

送和接受中斷使能分開。

因?yàn)镈SPTMS320LF2407用高性能靜態(tài)CMOS技術(shù)，使得輸出電壓降為3.3V,為與標(biāo)

準(zhǔn)邏輯TTL電平相匹配，采用電阻網(wǎng)絡(luò)將TTL電平降為+3.3V電平，通過(guò)MAX232芯片作為

TTL電平到RS232電平轉(zhuǎn)換電路。

14

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

3高速數(shù)據(jù)采集系統(tǒng)的方案分析比較

設(shè)計(jì)一個(gè)高速數(shù)據(jù)采集系統(tǒng)應(yīng)滿足以下兩個(gè)基本性能要求：一是高速性，現(xiàn)在高速數(shù)

據(jù)采集通常要求達(dá)到幾十甚至幾百M(fèi)SPS的采樣速度，因此需要采用高速ADC技術(shù)和高速

緩存技術(shù)來(lái)保證采樣和數(shù)據(jù)傳輸?shù)母咚傩?；二是大容量，高速?shù)據(jù)采集必然帶來(lái)巨大的數(shù)

據(jù)流量，一個(gè)4通道20MH采樣率16位精度數(shù)據(jù)采集系統(tǒng)采樣0.1s將產(chǎn)生16M的數(shù)據(jù)

量，所以需要采用海量緩存來(lái)解決采樣數(shù)據(jù)的存儲(chǔ)問(wèn)題。

為此，針對(duì)上述提出的方案，在此做出簡(jiǎn)單的分析與比較如下：

（1）單片機(jī)控制的高速數(shù)據(jù)采集系統(tǒng)是一種由AT89C51單片機(jī)控制的高速數(shù)據(jù)采集系

統(tǒng)。該系統(tǒng)的數(shù)據(jù)采集與存儲(chǔ)完全靠硬件實(shí)現(xiàn),其數(shù)據(jù)采樣頻率只取決于所選用的A/D轉(zhuǎn)

換器，而不受AT89C51單片機(jī)速度的影響，因而可實(shí)現(xiàn)高速數(shù)據(jù)采集。本數(shù)據(jù)采集系統(tǒng)與y

一些傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比較，具有采集數(shù)據(jù)快，采集精度高，實(shí)時(shí)性好的特點(diǎn)，采用

16位單片機(jī)，高速采樣/保持器件AD346,高速模/數(shù)轉(zhuǎn)換器件的AD579及直接存取的方

式，不僅實(shí)現(xiàn)了數(shù)據(jù)采集系統(tǒng)的最關(guān)鍵性功能，而且在性能上有了明顯的提高。該數(shù)據(jù)采

集系統(tǒng)是一個(gè)獨(dú)立且通用的數(shù)據(jù)采集處理、分析系統(tǒng)，可廣泛應(yīng)用于實(shí)時(shí)監(jiān)測(cè)。

（2）基于FPGA高速數(shù)據(jù)采集系統(tǒng)采用FPGA和USB2.0芯片CY7C68013為核心的高速

采集系統(tǒng)，設(shè)計(jì)了在FPGA的控制下，USB接口模塊、AD轉(zhuǎn)換模塊等協(xié)同工作下對(duì)輸入信

號(hào)的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)可以實(shí)現(xiàn)對(duì)信號(hào)的高速采集，并通過(guò)USB總線與上位機(jī)通信，

實(shí)現(xiàn)在Labview控制界面下進(jìn)行顯示以及數(shù)據(jù)的存儲(chǔ)，這種基于FPGA的同步采集、實(shí)時(shí)

讀取采集數(shù)據(jù)的設(shè)計(jì)充分發(fā)揮了FPGA和USB的優(yōu)點(diǎn)，提高系統(tǒng)采集和傳輸速度。

（3）基于DSP的高速數(shù)據(jù)采集處理系統(tǒng)中該系統(tǒng)以TMS320LF2407為核心，對(duì)模擬信

號(hào)進(jìn)行高速采集，并轉(zhuǎn)換成數(shù)字信號(hào)，然后暫存到RAM中，并通過(guò)串口傳輸?shù)较到y(tǒng)微機(jī)中。

本系統(tǒng)硬件連接相對(duì)簡(jiǎn)單，其數(shù)據(jù)采集與傳輸簡(jiǎn)單可行，數(shù)據(jù)的采集、處理、傳輸主要都

由軟件來(lái)實(shí)現(xiàn)。本系統(tǒng)包含模數(shù)轉(zhuǎn)換（A/D）、數(shù)模轉(zhuǎn)換（D/A）、串行通信等模塊，主要功

能是實(shí)現(xiàn)模擬量從一個(gè)終端到另一個(gè)終端的高速采集。本系統(tǒng)在信號(hào)處理、自動(dòng)控制、語(yǔ)

音、通信中可以得到廣泛的應(yīng)用，但由于工作環(huán)境的需要，有時(shí)需要擴(kuò)展兩片（多片）A/D

和兩片（多片）DSP構(gòu)成雙通道同步采樣數(shù)據(jù)采集與處理系統(tǒng)。

15

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

4高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

4.1設(shè)計(jì)思想

高速數(shù)據(jù)采集系統(tǒng)中需要將模擬量轉(zhuǎn)換為數(shù)據(jù)量，而A/D是將模擬量轉(zhuǎn)換為數(shù)字量的

器件，他需要考慮的指標(biāo)有：分辨率、轉(zhuǎn)換時(shí)間、轉(zhuǎn)換誤差等等。而單片機(jī)是該系統(tǒng)的基

本的微處理系統(tǒng)，它完成數(shù)據(jù)讀取、處理及邏輯控制，數(shù)據(jù)傳輸?shù)纫幌盗械娜蝿?wù)。在該系

統(tǒng)中采用的是8051系列的單片機(jī)。采用RS232c標(biāo)準(zhǔn)接口，由芯片MAX232實(shí)現(xiàn)的通信。

采用的是LED數(shù)碼管顯示模擬量，虛擬終端顯示數(shù)字量。

圖9系統(tǒng)框圖

4.2設(shè)計(jì)方案

1.A/D模數(shù)轉(zhuǎn)換的選擇

A/D轉(zhuǎn)換器的種類很多，就位數(shù)來(lái)說(shuō)，可以分為8位、10位、12位和16位等。位數(shù)

越高其分辨率就越高，價(jià)格也就越貴。A/D轉(zhuǎn)換器型號(hào)很多，而其轉(zhuǎn)換時(shí)間和轉(zhuǎn)換誤差也

各不相同。

⑴逐漸逼近式A/D轉(zhuǎn)換器：它是一種速度快、精度較高、成本較低的直接式轉(zhuǎn)換器，

其轉(zhuǎn)換時(shí)間在幾微秒到幾百微秒之間。

⑵雙積分A/D轉(zhuǎn)換器：它是一種間接式的A/D轉(zhuǎn)換器，優(yōu)點(diǎn)是抗干擾能力強(qiáng)，精度比

較高，缺點(diǎn)是數(shù)度很慢，適用于對(duì)轉(zhuǎn)換數(shù)度要求不高的系統(tǒng)。

⑶并行式A/D轉(zhuǎn)換器：它又被稱為flash（快速）型，它的轉(zhuǎn)換數(shù)度很高，但她采用了

很多個(gè)比較器，而n位的轉(zhuǎn)換就需要2n-l個(gè)比較器，因此電路規(guī)模也極大，價(jià)格也很貴，

16

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

只適用于視頻A/D轉(zhuǎn)換器等數(shù)度特別高的領(lǐng)域。

鑒于上面三種方案，在價(jià)格、轉(zhuǎn)換速度等多種標(biāo)準(zhǔn)考量下，在本設(shè)計(jì)選用的是逐漸逼

近式A/D轉(zhuǎn)換器——ADC0809o

2.單片機(jī)的選擇

單片機(jī)是一種面向大規(guī)模的集成電路芯片，是微型計(jì)算機(jī)中的一個(gè)重要的分支。此系

統(tǒng)是由CPU、隨即存取數(shù)據(jù)存儲(chǔ)器、只讀程序存儲(chǔ)器、輸入輸出電路(I/O□),還有可能

包括定時(shí)/計(jì)數(shù)器、串行通信口、顯示驅(qū)動(dòng)電路(LCD和LED驅(qū)動(dòng)電路)、脈寬調(diào)制電路、

模擬多路轉(zhuǎn)換器及A/D轉(zhuǎn)換器等電路集成到一個(gè)單塊芯片上，構(gòu)成了一個(gè)最小但完善的計(jì)

算機(jī)任務(wù)。單片機(jī)要使用特定的組譯和編譯軟件編譯程序，在用keiluvision4把程序下載到

單片機(jī)內(nèi)。

而本設(shè)計(jì)選用的是AT89C51o

3.串行口的選擇

該串行口我選用了標(biāo)準(zhǔn)RS-232c接口，它是電平與TTL電平轉(zhuǎn)換驅(qū)動(dòng)電路。常用的芯

片是MAX232,MAX232的優(yōu)點(diǎn)是：

(1)一片芯片可以完成發(fā)送轉(zhuǎn)換和接收轉(zhuǎn)換的雙重功能。

(2)單一電源+5V供電

(3)它的電路設(shè)計(jì)與連接比較簡(jiǎn)單而且功能齊全。

4.顯示部分

采用LED數(shù)碼管來(lái)顯示輸入的電壓，而通過(guò)串口通行在虛擬終端來(lái)顯示數(shù)字量。

17

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

5.硬件設(shè)計(jì)

5.1AT89C51單片機(jī)

AT89c51是一種低功耗、高性能CM0S8位微控制器，具有8K在系統(tǒng)可編程Flash存儲(chǔ)

器。使用Atmel公司高密度非易失性存儲(chǔ)器技術(shù)制造，與工業(yè)80c51產(chǎn)品指令和引腳完全

兼容。片上Flash允許程序存儲(chǔ)器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，擁有

靈巧的8位CPU和在系統(tǒng)可編程Flash,使AT89s51為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、

超有效的解決方案。

AT89s51具有以下標(biāo)準(zhǔn)功能：8k字節(jié)Flash,256字節(jié)RAM,32位I/O口線，看門狗定

時(shí)器，2個(gè)數(shù)據(jù)指針，三個(gè)16位定時(shí)器/計(jì)數(shù)器，一個(gè)6向量2級(jí)中斷結(jié)構(gòu)，全雙工串行口，

片內(nèi)晶振及時(shí)鐘電路。另外，AT89S51可降至0Hz靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)

電模式?？臻e模式下，CPU停止工作，允許RAM、定時(shí)器/計(jì)數(shù)器、串口、中斷繼續(xù)工作。

掉電保護(hù)方式下，RAM內(nèi)容被保存，振蕩器被凍結(jié)，單片機(jī)一切工作停止，直到下一個(gè)中

斷或硬件復(fù)位為止。

量

>XTAL1PO.O/ADO

P0.1/AD1

37

P0.2/AD2一

嚏

XTAL2P0.3/AD3

P0.4/AD4

34

P0.5/AD6一

P0.6/AC633

一

RSTP0.7/AD732

21

P2.0ZW622

P2.1版23

P2.2/A1024

PSENP2.3/A1125

ALEP2.4/A1226

EAP2.5/A1327

23

P2.6/A14-10

P2.7/A1511

一

12

P1DP3.0/RXD一

13

P1.1P3.1/TXD一

P3.2/INTO14

P12一

P13P3.3/INTT

嚏

P1.4P3.4HU

P15P3.5/T117

一

P1JBP3.6JWR

P1.7P3.7/RD

圖10AT89c51的引腳圖

它一共有40個(gè)引腳，引腳又分為四類。其中有四個(gè)電源引腳，用來(lái)接入單片機(jī)的工作

18

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

電源。工作電源又分主電源、備用電源和編程電源。還有兩個(gè)時(shí)鐘引腳XTAL1、XTAL2o還

有由POD、Pl口、P2口、P3口的所有引腳構(gòu)成的單片機(jī)的輸入/輸出（1\0）引腳。最后一

種是控制引腳，控制引腳有四條，部分引腳具有復(fù)位功能。

綜上所述，單片機(jī)的引腳特點(diǎn)是：

1.單片機(jī)多功能，少引腳，使得引腳復(fù)用現(xiàn)象較多。

2.單片機(jī)具有四種總線形式：P0和P2組成的16位地址地址總線；P0分時(shí)復(fù)用為8位數(shù)

據(jù)總線；ALE、PSEN、RST、EA和P3口的INTO、INTI、TO、Tl、WR、RD以及Pl口的T2、T2EX

組成控制總線；而P3口的RXD、TXD組成串行通信總線。

5.2模數(shù)轉(zhuǎn)換器ADC0809

按模擬量轉(zhuǎn)換成數(shù)字量的原理可以分為3種：雙積分式、逐次逼近式及并行式A/D轉(zhuǎn)

換器。而該系統(tǒng)選用的是ADC0809。

1.C0809的介紹

ADC0809是八通道的八位逐次逼近式A/D轉(zhuǎn)換器。由單一的5V電源供電，片內(nèi)帶有

鎖存功能的8選1的模擬開關(guān)。由C、B、A的編碼來(lái)決定所選的模擬通道。轉(zhuǎn)換時(shí)間為lOOuSo

轉(zhuǎn)換誤差為1/2LSBO

INOADDA25

24

IN1ADDB23

IN2ADDC22

IN3ALE21

IN420

伯

IN52-1MSB伯

IN68

IN7

15

START14

EOC17

OUTPUTENABLE13

CLOCK2-8LSB

VCCGND

VREF(+)

VREFM

TEXT>

圖11ADC0809的引腳圖

IN7~IN0：八個(gè)通道的模擬輸入量。

ADDA、ADDB,ADDC：模擬通道地址線。當(dāng)CBA=OOO時(shí),IN0輸入，當(dāng)CBA=111時(shí)，IN7

19

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

輸入。

ALE：地址鎖存信號(hào)。

START：轉(zhuǎn)換啟動(dòng)信號(hào)，高電平有效。

D7~D0：數(shù)據(jù)輸出線。三態(tài)輸出，D7是最高位，DO是最低位。

0E：輸出允許信號(hào)，高電平有效。

CLK：時(shí)鐘信號(hào)，最高頻率為640KHZo

EOC：轉(zhuǎn)換結(jié)束狀態(tài)信號(hào)。上升沿后高電平有效。

Vcc：+5V電源。

Vref：參考電壓。

2.ADC0809時(shí)序圖及其接口電路

其工作過(guò)程是：ALE的上升沿將A、B、C端選擇的通道地址鎖存到8位A/D轉(zhuǎn)換器的

輸入端。START的下降驗(yàn)啟動(dòng)8位A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。A/D轉(zhuǎn)換開始使EOC端輸出低電

平。A/D轉(zhuǎn)換結(jié)束，EOC輸出高電平。該信號(hào)通常可作為中斷申請(qǐng)信號(hào)。0E為讀出數(shù)據(jù)允

許信號(hào)。0E端為高電平時(shí)，可以讀出轉(zhuǎn)換的數(shù)字量。硬件電路設(shè)計(jì)時(shí)，需根據(jù)時(shí)序關(guān)系及

軟件進(jìn)行設(shè)計(jì)。

ADC0809與AT89C52單片機(jī)的接口方式，如下圖所示：

20

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

圖13ADC0809與AT89C52單片機(jī)的接口方式

由于ADC0809具有輸出3態(tài)鎖存器，其八位數(shù)據(jù)輸出引腳可直接與數(shù)據(jù)總線相連。地

址譯碼引腳A、B、C分別與地址總線低三位AO、Al、A2相連，以選通IN0FN7中的一個(gè)

通道。在啟動(dòng)A/D轉(zhuǎn)換時(shí)，由單片機(jī)的P3.4控制A/D轉(zhuǎn)換器的地址鎖存和轉(zhuǎn)換啟動(dòng)，由于

ALE和START連在一起，因此AD0809在鎖存通道的同時(shí)，也啟動(dòng)了A/D轉(zhuǎn)換器。在讀取

轉(zhuǎn)換結(jié)果時(shí)，用低電平的讀信號(hào)RD,產(chǎn)生的正脈沖作為0E信號(hào)，用以打開三態(tài)輸出鎖存

器。將轉(zhuǎn)換結(jié)果輸出。而低電平的寫信號(hào)WR則表示轉(zhuǎn)換結(jié)束狀態(tài)信號(hào)。

5.3單片機(jī)與虛擬終端的通信

1.串口通信RS-232C

計(jì)算機(jī)與計(jì)算機(jī)或計(jì)算機(jī)與終端之間的數(shù)據(jù)傳送可以采用串行通訊和并行通訊二種

方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠(yuǎn)程傳輸時(shí)，避免了多條線

路特性的不一致而被廣泛采用。在串行通訊時(shí)，要求通訊雙方都采用一個(gè)標(biāo)準(zhǔn)接口，使不

21

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

同的設(shè)備可以方便地連接起來(lái)進(jìn)行通訊。RS-232-C接口（又稱EIARS-232-C）是目前最

常用的一種串行通訊接口。它是在1970年由美國(guó)電子工業(yè)協(xié)會(huì)（EIA）聯(lián)合貝爾系統(tǒng)、調(diào)

制解調(diào)器廠家及計(jì)算機(jī)終端生產(chǎn)廠家共同制定的用于串行通訊的標(biāo)準(zhǔn)。它的全名是“數(shù)

據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”該

標(biāo)準(zhǔn)規(guī)定采用一個(gè)25個(gè)腳的DB25連接器，對(duì)連接器的每個(gè)引腳的信號(hào)內(nèi)容加以規(guī)定，還

對(duì)各種信號(hào)的電平加以規(guī)定。

（1）接口的信號(hào)內(nèi)容實(shí)際上RS-232-C的25條引線中有許多是很少使用的，在計(jì)算機(jī)

與終端通訊中一般只使用3-9條引線。RS-232-C最常用的9條引線的信號(hào)內(nèi)容。見表3.2所

示

（2）接口的電氣特性在RS-232-C中任何一條信號(hào)線的電壓均為負(fù)邏輯關(guān)系。即：邏

輯“1”，-5--15V；邏輯“0"+5-+15Vo噪聲容量為2V。即要求接收器能識(shí)別低至

+3V的信號(hào)作為邏輯“0”，高于一3V的信號(hào)作為邏輯“1”。

表1常用引線的信號(hào)內(nèi)容

引腳序號(hào)信號(hào)名稱符號(hào)流向功能

2發(fā)送數(shù)據(jù)TXDDTE->DCEDTE發(fā)送串行數(shù)據(jù)

3接收數(shù)據(jù)RXDDTE<-DCEDTE接收串行數(shù)據(jù)

4請(qǐng)求發(fā)送RTSDTE->DCEDTE請(qǐng)求DCE將線路切換到發(fā)送方式

5允許發(fā)送CTSDTE<-DCEDCE告訴DTE線路已接通可以發(fā)送數(shù)據(jù)

6數(shù)據(jù)設(shè)備準(zhǔn)備好DSRDTE<-DCEDCE準(zhǔn)備好

7信號(hào)地信號(hào)公共地

8載波檢測(cè)DCDDTE<-DCE表示DCE接收到遠(yuǎn)程載波

20數(shù)據(jù)終端準(zhǔn)備好DTRDTE->DCEDTE準(zhǔn)備好

22振鈴指示RIDTE<-DCE表示DCE與線路接通，出現(xiàn)振鈴

（3）接口的物理結(jié)構(gòu)RS-232c接口連接器一般使用型號(hào)為DB-25的25芯插頭座，通常

22

武漢理工大學(xué)《專業(yè)綜合》課程設(shè)計(jì)說(shuō)明書

插頭在DCE端,插座在DTE端。一些設(shè)備與PC機(jī)連接的RS-232-C接口，因?yàn)椴皇褂脤?duì)方的傳送

控制信號(hào)，只需三條接口線，即“發(fā)送數(shù)據(jù)”、“接收數(shù)據(jù)”和“信號(hào)地”。所以采用DB-9

的9芯插頭