實驗報告2022-2023學年第2學期

式體移陶人挈

實驗報告

（2022-2023學年第2學期）

成績

課程名稱計算機組成原理

實驗名稱運算器設計

實驗時間2022年4月12日

指導單位武漢紡織大學

指導教師曾西洋

學生姓名萬凱學號

學院（系）計算機與人工智班級

軟件12001

能學院

實驗名稱:

一、實驗目的

1.能夠熟練使用虛擬仿真工具Logisim進行

2.能夠使用Verilog進行加法器設計；

3.能在本地完成電路測試以及在頭歌平臺完成在線評測。

二、實驗任務

運算器設計，有8位可控加減法電路設計，四位快速加法器設計，16位快速加法器設計，

無符號陣列乘法器設計，原碼一位電路乘法器設計。

三、主要操作步驟及實驗結果記錄（對實驗過程中的主要操作步驟進行描述，并隨時記錄

實驗過程中觀察到的結果，必要時可輔助截圖）

第1關：全加器設計

1.任務描述：

設計全加器。

2.設計原理：

3.設計步驟與結果

0

A

卬

4.本地測試結果:

XYCinCoutsXYCinCouts

0000aee0e9

10e0110ee1

e1o0i0i0e1

11e1e1101e

e0ieiee1ei

10i1eie11e

e1i1?e111e

i1iiiii1ii

第2關：8位可控加減法設計

1.任務描述：

設計8位可控加減法器。

2.設計原理:

運算

加法：X+Y直接利用加法運算得到；

減法：通過對丫的補碼求負(按位取反，末位加1)得到-Y的補碼，做加法X+(-Y)得X-Y。

溢出

可以利用單符號位方式判斷，即運算結果的最高位進位和次高位進位不同，運算結果溢出。

無符號數加法進位

最高位進位即為無符號進位。

無符號減法借位

最高位進位取反即為無有咸法借位。

提示：利用2輸入異或門的特點，0人丫=丫；1人十丫=~丫。

3.設計步驟與結果:

4.本地測試結果:

subXYSoverflCoutsubXYSoverflCout

000000000e00000000

e00202000000202000

e004040000064040e0

e00606000000666。ee

e008080e0e008080ee

e0030a0e0000a0aeee

e00C0C0e0e00C0C0ee

e00e0e0e0e00e0e0ee

e20002000e200020ee

e262040e0e202040ee

e204060e00204060e0

e206086i00206080i0

e2380a0e0e2080a0e0

e20a0C0e0e20a0cee0

e20C0e0e0e20cee0e?

e20e0oee1e20ee0001

e40004000e400040ee

e402060e0e40206000

0404080i0e464080io

e4060a0i0e4060a0i0

04080C0e004080C0e0

e40a0eO00040a0e000

040C000e1e48C000ei

e40e02001e40e020ei

e600060000600060e0

e602080iee602080i0

e6040a0iee6040a0ie

e6060C0ie06060C0i0

e608660eee6080eeee

e6030000ie60aeeeei

060ce20eie60C0200i

e60eO40eie60e0400i

e800080eee80ee8。ee

08020aeeee8020a0ee

08040C0eee8040ceee

e8060eeo0e8060e0e0

0808000iie808000ii

nnn44nnncC44

11

第3關：RISC運算器設計

1.任務描述：

設計MIPS/RISC-V運算器。

2.設計原理：

1.4位先行進位邏輯

利用全加器級聯(lián)構成4位加法器，進位傳遞方式有串行和并行（先行）方式。

全加器的輸出邏輯為：

本位輸出：Si=XiffiYi?Ci

進位輸出:Ci+l=Xi?Yi+Yi?Ci+Ci?Xi

如果采用串行進位方式，4位加法器中各位的進位位邏輯如下：

C1=XO?YO+YO-Cin+Cin-XO

C2=X1?Yl+Yl-Cl+Cl?XI

C3=X2?Y2+Y2?C2+C2?X2

C4=X3?Y3+Y3-C3+C3?X3

即每位進位傳遞需要經過2個邏輯門延時，4位共需8個邏輯門延時；

如果采用并行（先行）進位方式，4位加法器中各位的進位位邏輯如下：

進位輸出：

Ci+l=Xi-Yi+Yi?Ci+Ci-Xi

=Xi-Yi+（Xi+Yi）Ci

=Xi?Yi+（Xi?Yi）Ci

=Gi+Pi?Ci;設61=*1?丫「Pi=（Xi?Yi）

C1=GO+PO?Cin

C2=G1+P1?C1=G1+P1-GO+P1?PO?Cin

C3=G2+P2?C2=G2+P2?G1+P2?Pl?G0+P2?Pl?PO?Cin

C4=G3+P3?C3=G3+P3?G2+P3?P2?G1+P3?P2?Pl?G0+P3?P2?Pl?PO?Cin

即每位進位同時生成，只需2個邏輯門延時。

4位加法器利用上述4位先行進位可以顯著提高運算性能??！

同理，16位加法器、32位加法器也可以采用同樣的策略提高運算性能。

2.低成本移位寄存器

設計移位寄存器，可以利用Verilog中邏輯左移運算＜＜、算術右移運算〉〉、邏輯右移運算》，

即調用32位移位寄存器3次，開銷較大。

本設計中的低成本移位寄存器要求只調用邏輯右移功能實現(xiàn)上述三種邏輯運算，實際開銷

不到2個32位移位寄存器開銷：邏輯左移（x倒置后右移，再倒置，倒置幾乎不用邏輯開

銷）和算術右移用一次32位移位寄存器，算術右移掩碼用一次32位移位寄存器（Oxffffffff

右移后取反，由于移位對象為常量，綜合工具會優(yōu)化）。

3.無符號比較器（已設計好）

本關中的無符號比較器，不用大家設計。其中4位無符號比較器利用真值表或邏輯表達式

實現(xiàn)，8位無符號比較器由2個4位無符號比較器級聯(lián)構成，32位無符號比較器由4個8

位無符號比較器級聯(lián)構成。

4.有符號比較器

本關中的4位有符號比較器已設計好，8位有符號比較器由1個4位有符號比較器和1個4

位無符號比較器級聯(lián)構成，32位有符號器由1個8位有符號比較器和3個8位無符號比較

器級聯(lián)構成。

5.有符號乘法器

本關中的有符號乘法器設計思路為：被乘數及乘數（有符號數為補碼表示）先求絕對值，

做無符號乘法器，乘法結果再根據運算結果的符號位，處理為積的補碼。其中用按位取反,

末位加1的方法對數求負，及對X的補碼按位取反，末位加1,得到-x的補碼。

6.MIPS/RISC-V運算器

調用前面的設計結果和Logisim庫，設計RISC計算機運算器。

3.設計步驟與結果：

4.本地測試結果:z

04VUVvWAv3fffffffe004VnUrUwUwWiJm.V3I

0s?fffff+f=zizwizi/wna

fffffffe4005fffffffe4i

06

e7eeoeffffVUWWOv50001007fe06eeeeffffvvWWOv50001007fl

08fffff+ff

e9ffWfff5fffffffe007■f-F-Ffffff5Hfffffei

CZWWW^CAnnzizwizizi,

ea7fffffffWtAJlAAzx.5198UWUUWV58800000b

蝌

eb改

nzwwwwi5rwwviz>zww^109nztzwwvwip/VVUVtfWl5eeeeeeeeI

ed7ff8ee000000007C67fefff8408a7ff00000DWWU/L6鬻

ee00G?ee7c7ff00GGe68020007c00bJ7ffeeeee6

efcczwinziz^"oc/wwvw>crwvw^zizv,I

10uOVUIAAAA/67fffffff10COvxAAAA^JVvwvwA6

蝌

fffffffe68060000110dfffffffe6

12ZVWWW>?QQ一i

ffeeffffUviAIVA/Ao7vVRAAAJJoeBeffeeffffVtAAIWAO7■

13Ml

VAUCx的WVUZ7*d#IS量

8=eef000000748i

15fffffffefffffffegeiefffffffefffffffe9

16CCZW1ZV1CCcrwwicci

fffffffevvvuuwjoa00000001eiifffffffeUVVVVVOOa

17

nCOZl/lZ^Z^dc

18fffffffeb00000061e12fffffffeD5JVWDbBeee

蝌

19nzwirwt-t三

fffffffebe13fffffffeb

la加i

fffffffeccnnnn—ccQQQ0000Q014fffffffe00000010c

lcfffffffeceeeeeoeie15fffffffeffffffffc

ldQBeee

fffffffe00000010fQQ0Q0QQQ016fffffffecrwvwiaf

leHii！

fffffffeAQAfiAAla9ffffffee017fffffffevOUAQWQWAAX1Va9Beiee

2efffffffe9ffffffee018HfffffezinzwizizviQ9i

21

fffffffevCUMVavaUaUaAAUa9ffffffee19fffffffeDOVAWAfWlAJALlQD9i

220

cnzizi/wia

ii蝌

23fffffffe9ffffffeeelaWHffe9

24”

fffffffeWWWXv9ffffffeeelbfffffffeUQQUQWQWQQX1UQ9I

rmnnnnfcCfWWWICI

fffffffe9ffffffee01cfffffffe9

zw^zw^zwna三

fffffffeVUWUUAv9ffffffeeiieIdfffffffeVUWWAU9鬻

fHffffe—a9ffffffee0lefWFffe9

fffffffeWacVtavaUaUaXiUa9ffffffee?IffffffffeUQCUWWUWWA1Qv9I

cmcmanAc