10.4.2-3 焊盤輸出單元與雙向三態(tài)單元_第1頁
10.4.2-3 焊盤輸出單元與雙向三態(tài)單元_第2頁
10.4.2-3 焊盤輸出單元與雙向三態(tài)單元_第3頁
10.4.2-3 焊盤輸出單元與雙向三態(tài)單元_第4頁
10.4.2-3 焊盤輸出單元與雙向三態(tài)單元_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1第十章數(shù)字集成電路基本單元與版圖10.1TTL基本電路10.2CMOS基本門電路及版圖實現(xiàn)10.3數(shù)字電路標準單元庫設計10.4焊盤輸入輸出單元10.5了解CMOS存儲器2反相器鏈驅(qū)動結(jié)構(gòu)假設反相器的輸入電容等于Cg，如果負載電容CL和Cg的CL/Cg=Y時，則直接用內(nèi)部反相器驅(qū)動該負載電容所產(chǎn)生的總延遲時間為ttol=Y·τ。如果采用反相器鏈的驅(qū)動結(jié)構(gòu)，器件的尺寸逐級放大f倍，則每一級所需的時間都是f·τ，N級反相器需要的總時間是N·f·τ。由于每一級的驅(qū)動能力放大f倍，N級反相器的驅(qū)動能力就放大了fN倍，所以f

N＝Y(jié)。對此式兩邊取對數(shù)，得：

N=lnY/lnf反相器鏈的總延遲時間ttol=N*f*τ=(f/lnf)*τ*lnY

10.4.2輸出單元1.反相輸出I/O

PAD3圖10.41直接驅(qū)動和反相器鏈驅(qū)動負載時的延遲時間曲線

當采用反相器鏈驅(qū)動負載時，假設反相器尺寸放大比例f分別為1.5、2.7、5、10、15，則各反相器鏈總延遲時間函數(shù)如圖中的對數(shù)曲線所示。可以看到，當f為2.7（e的近似值）時，總延遲時間最小。42.同相輸出I/O

PAD同相輸出實際上就是“反相＋反相”，或采用偶數(shù)級的反相器鏈。為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動能力問題。利用鏈式結(jié)構(gòu)可以大大地減小內(nèi)部負荷。即內(nèi)部電路驅(qū)動一個較小尺寸的反相器，這個反相器再驅(qū)動大的反相器，在同樣的內(nèi)部電路驅(qū)動能力下才能獲得較大的外部驅(qū)動。53.三態(tài)輸出I/O

PAD所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號也可分為反相輸出和同相輸出。圖10.42同相三態(tài)輸出單元電路結(jié)構(gòu)64.漏極開路輸出單元圖10.45漏極開路結(jié)構(gòu)實現(xiàn)的線邏輯圖10.44漏極開路輸出單元

如果系統(tǒng)支持多個集成電路的正常邏輯輸出同時到總線以實現(xiàn)某種操作，就必須對電路的輸出單元進行特殊設計，以支持線邏輯，同時總線也將做適當?shù)母淖?。漏極開路輸出單元結(jié)構(gòu)就是其中的一種。710.4.3輸入輸出雙向三態(tài)單元（I/OPAD）在許多應用場合，需要某些數(shù)據(jù)端同時具有輸入、輸出的功能，或者還要求單元具有高阻狀態(tài)。在

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論