數(shù)字電子技術(shù)時序邏輯電路的設計方法_第1頁
數(shù)字電子技術(shù)時序邏輯電路的設計方法_第2頁
數(shù)字電子技術(shù)時序邏輯電路的設計方法_第3頁
數(shù)字電子技術(shù)時序邏輯電路的設計方法_第4頁
數(shù)字電子技術(shù)時序邏輯電路的設計方法_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

六.二 同步時序邏輯電路地設計方法同步時序電路地基本設計方法一.設計地一般步驟時序邏輯問題邏輯抽象狀態(tài)轉(zhuǎn)換圖（表）狀態(tài)化簡最簡狀態(tài)轉(zhuǎn)換圖（表）電路方程式（狀態(tài)方程）求出驅(qū)動方程選定觸發(fā)器地類型邏輯電路圖檢查能否自啟動例題用JK觸發(fā)器與門電路設計一個帶位輸出地同步七制加法計數(shù)器計數(shù)器特點:不需要額外地輸入信號,但按要求需提供一個位輸出信號位信號C,C=一表示產(chǎn)生位;C=零表示沒有產(chǎn)生位。七制加法計數(shù)器應該有七個有效狀態(tài),可分別用S零,S一,···,S六表示狀態(tài)轉(zhuǎn)換圖計算所需觸發(fā)器地個數(shù)四<七<八n=三需要三個觸發(fā)器:FF零,FF一,FF二狀態(tài)輸出組合:Q二nQ一nQ零n七個三位二制編碼（零零零~一一零）例題用JK觸發(fā)器與門電路設計一個帶位輸出地同步七制加法計數(shù)器列出狀態(tài)轉(zhuǎn)換表畫出電路次態(tài)/輸出總卡諾圖狀態(tài)轉(zhuǎn)換圖例題用JK觸發(fā)器與門電路設計一個帶位輸出地同步七制加法計數(shù)器列出次態(tài)方程組與輸出方程拆分成四個獨立地卡諾圖對照將無效狀態(tài)一一一代入到狀態(tài)方程,其次態(tài)為零零零,說明電路能夠自啟動例題用JK觸發(fā)器與門電路設計一個帶位輸出地同步七制加法計數(shù)器畫出電路圖(Moore型)一/一例題設計一個串行數(shù)據(jù)檢測電路,要求輸入三或三個以上數(shù)據(jù)一時輸出為一,否則為零。邏輯抽象,建立原始狀態(tài)圖S零—原始狀態(tài)(零)S一—輸入一個一S二—連續(xù)輸入二個一S三—連續(xù)輸入三或三個以上一S零S一S二S三X—輸入數(shù)據(jù)Y—輸出數(shù)據(jù)零/零一/零零/零一/零零/零零/零一/一狀態(tài)化簡S零S一S二零/零一/零零/零一/零零/零一/一零/零零/零狀態(tài)分配,狀態(tài)編碼,狀態(tài)圖S零S一S二零/零一/零零/零一/零零/零一/一M=三,取n=二S零=零零S一=零一S二=一一零零零一一一零/零一/零零/零一/零零/零一/一選觸發(fā)器,寫方程式選JK()觸發(fā)器,同步方式輸出方程Q一nQ零nX零一零零零一一一一零Y零零零零零一

Q一一Q零一狀態(tài)方程驅(qū)動方程約束項&邏輯圖CPX一Y一J一KC一FF零Q零(Mealy型)無效狀態(tài)一零零零

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論