計(jì)算機(jī)組成原理講義

研究生入學(xué)考試計(jì)算機(jī)科學(xué)與技術(shù)

計(jì)算機(jī)組成原理考研沖刺班輔導(dǎo)講義

0、前言

【考試要求】

1、計(jì)算機(jī)組成原理課程在整個(gè)計(jì)算機(jī)專業(yè)課考試中所占分值比重：45分：150分;

2、45分=11x2分+23分；

3、題號(hào)：12~22,43,44o

【重要意義】

1、計(jì)算機(jī)組成原理是計(jì)算機(jī)三大基礎(chǔ)課之-一；

2、計(jì)算機(jī)組成原理介紹硬件結(jié)構(gòu)，但是處于軟件硬件之間的課程；

【真題特點(diǎn)】

1、基礎(chǔ)性很強(qiáng)

2、綜合性很強(qiáng)

3、注重理解

4、注意新知識(shí)

【復(fù)習(xí)方法】

1、依托經(jīng)典教材：白中英版；

2、掌握整機(jī)結(jié)構(gòu)的概念，以馮諾依曼原理為核心思想，融會(huì)貫通；

3、反復(fù)演練歷年考研真題，以點(diǎn)帶面，全面復(fù)習(xí)：

4、復(fù)習(xí)要全面，尤其是較為前沿的知識(shí)點(diǎn)；

5、復(fù)習(xí)要重點(diǎn)突出，尤其注意各章節(jié)之間的銜接和綜合。

【先修課程】

數(shù)字邏輯

【后續(xù)課程】

計(jì)算機(jī)體系結(jié)構(gòu)

【相關(guān)課程】

單片機(jī)、微機(jī)原理、匯編語(yǔ)言

【整機(jī)結(jié)構(gòu)概念】

【馮諾依曼原理】

存儲(chǔ)程序控制

【基本思想】

1、性能均衡思想;

2、二進(jìn)制思想；

3、機(jī)器實(shí)現(xiàn)思想；

4、軟硬件邏輯等價(jià)性思想。

【基本技能】

1、進(jìn)制轉(zhuǎn)換；

2、補(bǔ)碼運(yùn)算。

一、計(jì)算機(jī)系統(tǒng)概述

【大綱要求】

（-）計(jì)算機(jī)發(fā)展歷程

（二）計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)

1.計(jì)算機(jī)硬件的基本組成

2.計(jì)算機(jī)軟件的分類

3.計(jì)算機(jī)的工作過(guò)程

（三）計(jì)算機(jī)性能指標(biāo)

吞吐量、響應(yīng)時(shí)間；CPU時(shí)鐘周期、主頻、CPLCPU執(zhí)行時(shí)間；MIPS、FLOPSo

【三年所占分值】

2009年：2分；2010年：0分：2011年：2分

【歷年考研真題及參考答案】

2009年

11.馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是

（C）

A.指令操作碼的譯碼結(jié)果

B.指令和數(shù)據(jù)的尋址方式

C.指令周期的不同階段

D.指令和數(shù)據(jù)所在的存儲(chǔ)單元

2010年

2011年

12.下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是

A.MIPSB.CPI

C.IPCD.MFLOPS

參考答案：D。

【解析】：基本概念，送分題。

二、數(shù)據(jù)的表示和運(yùn)算

【大綱要求】

（一）數(shù)制與編碼

1.進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換

2.真值和機(jī)器數(shù)

3.BCD碼

4.字符與字符串

5.校驗(yàn)碼

（二）定點(diǎn)數(shù)的表示和運(yùn)算

1.定點(diǎn)數(shù)的表示

無(wú)符號(hào)數(shù)的表示；有符號(hào)數(shù)的表示.

2.定點(diǎn)數(shù)的運(yùn)算

定點(diǎn)數(shù)的位移運(yùn)算；原碼定點(diǎn)數(shù)的加/減運(yùn)算；補(bǔ)碼定點(diǎn)數(shù)的加/減運(yùn)算；定點(diǎn)數(shù)的

乘/除運(yùn)算；溢出概念和判別方法。

(三)浮點(diǎn)數(shù)的表示和運(yùn)算

1.浮點(diǎn)數(shù)的表示

濘點(diǎn)數(shù)的表示范圉,IEEE754標(biāo)準(zhǔn)

2.浮點(diǎn)數(shù)的加/減運(yùn)算

(四)算術(shù)邏輯單元ALU

1.串行加法器和并行加法器

2.算術(shù)邏輯單元ALU的功能和機(jī)構(gòu)

【三年所占分值】

2009年：4分；2010年：4分；2011年：13分

【歷年考研真題及參考答案】

2009年

12.一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y和z,其中x和

z為int型，y為short型。當(dāng)x=127,y=-9時(shí)，執(zhí)行賦值語(yǔ)句z=x+y后，x,y和z的值分別是

(D)

A.x=0000007FH,y=FFF9H,z=00000076H

B.x=0000007FH,y=FFF9H,z=FFFF0076H

C.x=0000007FH,y=FFF7H,z=FFFF0076H

D.x=0000007FH,y=FFF7H,z=00000076H

13.浮點(diǎn)數(shù)加、減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮

點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位(均含2位符號(hào)位)。若有兩

個(gè)數(shù)X=27*29/32,Y=25*5/8,則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是(D)

A.001111100010B.001110100010

C.010000010001D.發(fā)生溢出

2010

13、假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示rl=FEH,r2=F2H,r3=90H,r4=F8H,若將運(yùn)算結(jié)果存

放在一個(gè)8位的寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是(B)

A：rlxr2B：r2xr3

C：rlxr4D：r2xr4

解析：rl=-2

r2=-14

r3=-112

r4=-8

14.假定變量i,f,d數(shù)據(jù)類型分別為int,float和double

(int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示)，已

知i=785,41.5678e3,d=L5el00.若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真是(B)

(I)i=(int)(float)i(II)f=(float)(int)f(III)f==(float)(double)f(IV)(d+f)-d=f

A.僅I和IIB.僅1和IIIC.僅II和HID.僅III和IV

參考答案：b

解析：IEEE單精度格式具有24位有效數(shù)字，并總共占用32位。IEEE雙精度格式具有53

位有效數(shù)字精度，并總共占用64位。

基本浮點(diǎn)格式是固定格式，相對(duì)應(yīng)的十進(jìn)制有效數(shù)字分別為7位和17位?；?/p>

浮點(diǎn)格式對(duì)應(yīng)的C/C++類型為float和doubleo

單精度格式

IEEE單精度浮點(diǎn)格式共32位，包含三個(gè)構(gòu)成字段：23位小數(shù)f,8位偏置指數(shù)e,1位

符號(hào)s。將這些字段連續(xù)存放在一個(gè)32位字里，并對(duì)其進(jìn)行編碼。其中0:22位包含23位的

小數(shù)f；23:30位包含8位指數(shù)e；第31位包含符號(hào)s。如圖所示。

se[30:20]f[22:0]

313023220

一般地，32位字的第0位存放小數(shù)f的最低有效位LSB(theleastsignificantbit),第22位

存放小數(shù)f的最高有效位MSB(themostsignificantbit)；第23位存放偏置指數(shù)的最低有效

位LSB,第30位存放偏置指數(shù)的最高有效位MSB；最高位，第31位存放符號(hào)s。

雙精度格式

IEEE雙精度浮點(diǎn)格式共64位，占2個(gè)連續(xù)32位字，包含三個(gè)構(gòu)成字段：52位的小數(shù)f,

11位的偏置指數(shù)e,1位的符號(hào)位s。將這2個(gè)連續(xù)的32位字整體作為一個(gè)64位的字，進(jìn)

行重新編號(hào)。其中0：51位包含52位的小數(shù)f：52：62位包含11位的偏置指數(shù)e；而最高

位，第63位包含符號(hào)位s。如圖所示。

e[52:62]f[51:32]

s

伸62575132

IffRIfTII

3in

2011年

13.float型數(shù)據(jù)通常用IEEE754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在

一個(gè)32位浮點(diǎn)寄存器FR1中，且x=8.25,則FR1的內(nèi)容是

A.C1040000HB.C2420000H

C.C1840000HD.C1C20000H

參考答案：Ao

【解析】：

x=-8.25=(-1000.01)2=(-1.00001X211)2

e移=E=e+127=130=(10000010)2,

單精度浮點(diǎn)數(shù)格式：1位數(shù)符，8位階碼(含階符)，23位尾數(shù)

故FR1內(nèi)容為：11000001000001000000000000000000

即11000001000001000000000000000000,BPCI040000H

43.(11分)假定在一個(gè)8位字長(zhǎng)的計(jì)算機(jī)中運(yùn)行如下類C程序段：

unsignedintx=134;

unsignedinty=246;

intm=x;

intn=y;

unsignedintz1=x-y;

unsignedintz2=x+y;

intkl=m-n;

intk2=m+n;

若編譯器編譯時(shí)將8個(gè)8位寄存器R1?R8分別分配給變量x、y、m、n、zl、z2、kl

和k2。請(qǐng)回答下列問(wèn)題（提示：帶符號(hào)整數(shù)用補(bǔ)碼表示）

（1）執(zhí)行上述程序段后，寄存器RI、R5和R6的內(nèi)容分別是什么？（用十六進(jìn)制表示）

（2）執(zhí)行上述程序段后，變量m和kl的值分別是多少？（用十進(jìn)制表示）

（3）上述程序段涉及帶符號(hào)整數(shù)加/減、無(wú)符號(hào)整數(shù)加/減運(yùn)算，這四種能否利用同一個(gè)加

法器及輔助電路實(shí)現(xiàn)？簡(jiǎn)述理由。

（4）計(jì)算機(jī)內(nèi)部如何判斷帶符號(hào)整數(shù)加/減運(yùn)算的結(jié)果是否發(fā)生溢出？上述程序段中，哪些

帶符號(hào)整數(shù)運(yùn)算語(yǔ)句的執(zhí)行結(jié)果會(huì)發(fā)生溢出？

解答：

本題考查無(wú)符號(hào)數(shù)和帶符號(hào)數(shù)的溢出概念，以及C語(yǔ)言中強(qiáng)制類型轉(zhuǎn)換操作對(duì)數(shù)據(jù)的處理

方式。

注意：

無(wú)符號(hào)數(shù)沒(méi)有溢出的概念，超出最大值的進(jìn)位將被丟棄。

C語(yǔ)言規(guī)定在無(wú)符號(hào)整數(shù)和帶符號(hào)整數(shù)之間進(jìn)行強(qiáng)制類型轉(zhuǎn)換時(shí)，機(jī)器碼并不改變，改變的

是對(duì)機(jī)器碼的解釋方式。

（1）各寄存器和變量的對(duì)應(yīng)關(guān)系如下表所示。

寄R1R2R3R4R5R6R7R8

存

器

變XymnZ1z2klk2

星

性無(wú)符無(wú)符號(hào)帶符號(hào)帶符號(hào)無(wú)符號(hào)無(wú)符號(hào)帶符號(hào)帶符號(hào)

質(zhì)號(hào)補(bǔ)碼補(bǔ)碼補(bǔ)碼補(bǔ)碼

Rl=x=134=l0000110b=86h

Y=246=11110110b

R5=zl=x-y=134-246=10000110b-l1110110b

=10000110b+00001010b=10010000b=90h

R6=z2=x+y=134+246=10000110b+l1110110b

=（l）01111100b=7ch

（2）

m補(bǔ)=x=10000110b,m=-1111010b=-7ah=-122

n-i?['=y=l1110110b>n=-0001010b=-10

kl#=m^b-n#=1000011Ob-1111011Ob

=10000110b+00001010b=10010000b,

kl=-1110000b=-70h=-112

（3）

無(wú)符號(hào)數(shù)和帶符號(hào)數(shù)在機(jī)器中都是以二進(jìn)制數(shù)的形式存儲(chǔ)的，不同之處在于帶符號(hào)數(shù)是將

二進(jìn)制值看作補(bǔ)碼形式，將其轉(zhuǎn)換為真值時(shí)最高位看作符號(hào)位。補(bǔ)碼運(yùn)算時(shí)，符號(hào)位可以和

數(shù)值位等同看待，故無(wú)符號(hào)數(shù)加減運(yùn)算與帶符號(hào)數(shù)加減運(yùn)算完全可以用同一套電路實(shí)現(xiàn)。

因?yàn)閤補(bǔ)減y補(bǔ)可以轉(zhuǎn)化為x補(bǔ)力口（-y）補(bǔ)的運(yùn)算，故補(bǔ)碼形式的運(yùn)算中，加減法可以

用同一套電路實(shí)現(xiàn)，只需增加從y補(bǔ)求（-y）補(bǔ)的電路即可。

無(wú)符號(hào)數(shù)可以看作正數(shù)參加運(yùn)算，也可以用同一套電路實(shí)現(xiàn)。只是不進(jìn)行溢出判斷。

故四種運(yùn)算可以利用同一個(gè)加法器及輔助電路實(shí)現(xiàn)。

（4）帶符號(hào)整數(shù)加/減運(yùn)算的溢出判斷方法有兩種：

1.如果最高位的進(jìn)位和符號(hào)位的進(jìn)位不同，則溢出；

2.雙符號(hào)位法：在補(bǔ)碼的單符號(hào)位之外再增加一個(gè)符號(hào)位，從而將數(shù)據(jù)的可表示范圍擴(kuò)大

一倍，當(dāng)運(yùn)算結(jié)果的高符號(hào)位與低符號(hào)位不相同時(shí)，說(shuō)明最高位的進(jìn)位修改了低符號(hào)位，可

判斷為溢出

因k2=m4-n=10000110b+11110110b=（l）01111100（MHi）,故語(yǔ)句“intk2=m+n”的執(zhí)行結(jié)果溢

出。

【試題示例】

2、假定一個(gè)十進(jìn)制數(shù)為-66,按補(bǔ)碼形式存放在一個(gè)8位寄存器中，該寄存器的內(nèi)容用十

六進(jìn)制表示為（B）

A.C2HB.BEHC.BDHD.42H

【模擬題】

三、存儲(chǔ)器層次結(jié)構(gòu)

【大綱要求】

（-）存儲(chǔ)器的分類

（-）存儲(chǔ)器的層次化結(jié)構(gòu)

（三）半導(dǎo)體隨機(jī)存取存儲(chǔ)器

1.SRAM存儲(chǔ)器的工作原理

2.DRAM存儲(chǔ)器的工作原理

3.只讀存儲(chǔ)器

4.Flash存儲(chǔ)器**

（五）主存儲(chǔ)器與CPU的連接

（六）雙口RAM和多模塊存儲(chǔ)器

（七）高速緩沖存儲(chǔ)器（Cache）

1.程序訪問(wèn)的局部

2.Cache的基本工作原理

3.Cache和主存之間的映射方式

4.Cache中主存塊的替換算法

5.Cache寫算法

（A）虛擬存儲(chǔ)器

1.虛擬存儲(chǔ)器的基本概念

2.頁(yè)式虛擬存儲(chǔ)器

3.段式虛擬存儲(chǔ)器

4.段頁(yè)式虛擬存儲(chǔ)器

5.TLB（快表）

【三年所占分值】

2009年：6分；2010年：18分；2011年：16分

【歷年考研真題及參考答案】

2009年

14.某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大

小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是（C）

A.0B.1C.4D.6

解析：129=（100000010）2

15.某計(jì)算機(jī)主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)

要用2K*8位的ROM芯片和4K*4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM

芯片數(shù)和RAM芯片數(shù)分別是（D）

A.1、15B.2、15

C.1、30D.2、30

21.假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過(guò)程中訪存1000次，其中

訪問(wèn)Cache缺失（未命中）50次，則Cache的命中率是（D）

A.5%B.9.5%C.50%D.95%

2010年

15.假定用若干個(gè)2kX4位芯片組成一個(gè)8kX8位存儲(chǔ)器，則地址0B1FH所在芯片的最小地

址是（）

A.0000H

B.0600H

C.0700H

D.0800H

參考答案：D

解析：2k.8k

11位->13位

0101100011111

0100000000000

16.下列有關(guān)RAM和ROM的敘述中，正確的是（）

IRAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器

IIRAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問(wèn)

IIIRAM和ROM都可用作Cache

IVRAM和ROM都需要進(jìn)行刷新

A.僅1和II

B.僅II和HI

c.僅I,n,in

D.僅n,in,iv

參考答案：A

17.下列命令組合情況中，?次訪存過(guò)程中，不可能發(fā)生的是（）

A.TLB未命中，Cache未命中，Page未命中

B.TLB未命中，Cache命中,Page命中

C.TLB命中，Cache未命中，Page命中

D.TLB命中,Cache命中,Page未命中

參考答案：D

解析：TLB：Translationlookasidebuffer,

轉(zhuǎn)換后援緩沖器，或稱為快表；

44(12分)某計(jì)算機(jī)的主存地址空間大小為256MB,按字節(jié)編址，指令Cache和數(shù)據(jù)Cache

分離，均有8個(gè)Cache行，每個(gè)Cache行大小為64B,數(shù)據(jù)Cache采用直接映射方式，現(xiàn)有

兩個(gè)功能相同的程序A和B,其偽代碼如下所示：

假定int類型數(shù)據(jù)用32位補(bǔ)碼表示，程序編譯時(shí)i,j,sum均分配在寄存器中，數(shù)組a按行優(yōu)

先方式存放，其首地址為320(十進(jìn)制數(shù))。請(qǐng)回答下列問(wèn)題，要求說(shuō)明理由或給出計(jì)算過(guò)程。

(1)若不考慮用于Cache一致性維護(hù)和替換算法的控制位,則數(shù)據(jù)Cache的總?cè)萘繛槎嗌伲?/p>

(2)數(shù)組元素a[0][31]和a[l]山各自所在的主存塊對(duì)應(yīng)的Cache行號(hào)分別是多少(Cache行

號(hào)從0開(kāi)始)？

(3)程序A和B的數(shù)據(jù)訪問(wèn)命中率各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短？

程序A:

inta[256][256];

intSum_arrayl()

{inti,j,Sum=0;

for(i=0;i<256;i++)

for(j=0;j<256y++)

Sum+=a[i皿；

ReturnSum;

}

程序B;

inta[256][256];

intSum_array2()

{intiJ,Sum=0;

fbr(j=0;j<256;j++)

for(i=0;i<256;i++)

Sum+=a[i][j];

ReturnSum;

}

(1)行優(yōu)先順序

將數(shù)組元素按行向量排列，第i+1個(gè)行向量緊接在第i個(gè)行向量后面。

【例】二維數(shù)組Amn的按行優(yōu)先存儲(chǔ)的線性序列為:all,al2，…,aln,a21,a22,...,a2n,……,

aml,am2,...,amn

(2)列優(yōu)先順序

將數(shù)組元素按列向量排列，第i+1個(gè)列向量緊接在第i個(gè)列向量后面。

【例】二維數(shù)組Amn的按列優(yōu)先存儲(chǔ)的線性序列為:a11,a21,...,am1,a12,a22,...,am2,,

aln,a2n,...,amn

解析：

(1)數(shù)據(jù)cache共8行，每行64B,共有8x64B=512B：直接映射方式,按字節(jié)編制，cache

標(biāo)志位tag為28-9=19位，附加1位有效位，因此8行共增加20x8/8B=20字節(jié)。因此數(shù)據(jù)

Cache總?cè)萘繛?32字節(jié)。

(2)A[0][31]主存地址320+31x4=444=1101U100B,最低6位為塊內(nèi)地址,對(duì)應(yīng)Cahce行

號(hào)為110,十進(jìn)制6,主存地址320+(256+1)x4=1348,1348/64mod8=5?

（3）程序A執(zhí)行速度快，程序A命中率=15/16

程序B命中率=0

2011年

14.下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是

A.EPROMB.CDROMC.DRAMD.SRAM

參考答案：B?

【解析】：光盤采用順序存取方式。

15.某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為64MB,現(xiàn)用4MX8位的RAM芯片

組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是

A.22位B.23位C.25位D.26位

參考答案：D。

【解析工64MB的主存地址空間，故而MAR的尋址范圍是64M,故而是26位。其他條

件都是干擾條件。

44.（12分）某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，虛擬（邏輯）地址空間大小為16MB,主存（物

理）地址空間大小為1MB,頁(yè)面大小為4KB；Cache采用直接映射方式，共8行;主存與Cache

之間交換的塊大小為32B。系統(tǒng)運(yùn)行到某一時(shí)刻時(shí)，頁(yè)表的部分內(nèi)容和Cache的部分內(nèi)容

分別如題44-a圖、題44-b圖所示，圖中頁(yè)框號(hào)及標(biāo)記字段的內(nèi)容為十六進(jìn)形式。

虛頁(yè)號(hào)有效位頁(yè)框號(hào)

0106

1104

2115

3102

40—

512B

60—

1132

題44-a圖頁(yè)表的部分內(nèi)容

行號(hào)有效位標(biāo)記

01020

10—

2101D

31105

41064

5114D

60—

7127A

題44-b圖Cache的部分內(nèi)容

請(qǐng)回答下列問(wèn)題。

(1)虛擬地址共有幾位，哪幾位表示頁(yè)號(hào)？物理地址共有幾位，哪幾位表示頁(yè)框號(hào)(物理

頁(yè)號(hào))？

(2)使用物理地址訪問(wèn)Cache時(shí)，物理地址應(yīng)劃分成哪幾個(gè)字段？要求說(shuō)明每個(gè)字段的位

數(shù)及在物理地址中的位置。

(3)虛擬地址001C60H所在的頁(yè)面是否在主存中？若在主存中，則該虛擬地址對(duì)應(yīng)的物理

地址是什么？訪問(wèn)該地址時(shí)是否Cache命中？要求說(shuō)明理由。

(4)假定為該機(jī)配置?個(gè)4路組相聯(lián)的TLB,該TLB共可存放8個(gè)頁(yè)表項(xiàng)，若其當(dāng)前內(nèi)容

(十六進(jìn)制)如題44-c圖所示，則此時(shí)虛擬地址024BACH所在的頁(yè)面是否在主存中？要

求說(shuō)明理由。

恨號(hào)布他以標(biāo)記u板號(hào)年槍位幃圮*號(hào)writm修號(hào)祐汜

0?-1001150?1012IF

1HI、2D0--10080-■

題44-c圖TLB的部分內(nèi)容

解答：

(1)

頁(yè)面大小為4KB=212B,故頁(yè)內(nèi)地址12位。

虛擬地址空間大小為16MB=224B,故虛地址共24位,低12位為頁(yè)內(nèi)地址，高24-12=12

位為虛頁(yè)號(hào)。

主存地址空間大小為1MB=22OB,故實(shí)地址共20位，低12位為頁(yè)內(nèi)地址，高20-12=8

位為頁(yè)框號(hào)(物理頁(yè)號(hào))。

(2)

主存與Cache之間交換的塊大小為32B=25B,故cache行(塊)內(nèi)地址5位。

Cache共8行=23行，故Cache大小為32X8=256B=28B。Cache地址=3位Cache行號(hào)+5

位行內(nèi)地址。

主存物理地址區(qū)數(shù)=lMB/256B=220/28=212=4096。

故物理地址分三個(gè)字段：高12位為標(biāo)記tag,中間3位為Cache行號(hào)，最低5位為行內(nèi)地址。

(3)

虛擬地址001C60H的低12位C60H為頁(yè)內(nèi)地址，高12位001H為虛頁(yè)號(hào)。

查頁(yè)表可知，虛頁(yè)001H對(duì)應(yīng)的有效位為1,故該頁(yè)已調(diào)入主存，主存頁(yè)號(hào)為04H,故主

存地址為04c60H。

主存地址04C60H=00000100110001100000b的低5位00000b為行內(nèi)地址,中間3位011b

為Cache行號(hào)，查Cache標(biāo)記可知，第3行的有效位為1,但標(biāo)記為105H,故該地址Cache

不命中。

(4)

4路組相聯(lián)的TLB,共可存放8個(gè)頁(yè)表項(xiàng)，故TLB共2組，每組4可存放4個(gè)頁(yè)表項(xiàng)。

虛存地址高12位為虛頁(yè)號(hào)，故慢表的表項(xiàng)數(shù)為212=4096,慢表地址12位。

TLB共2組，故慢表12位地址中的最低1位選擇TLB的組，也即慢表的4096個(gè)表項(xiàng)中，

偶地址的表項(xiàng)可以映射到TLB的第0組中的四個(gè)表項(xiàng)中的任意一個(gè)，奇地址的表項(xiàng)可以映

射到TLB的第1組中的四個(gè)表項(xiàng)中的任意一個(gè)。

慢表12位地址中的高11位為訪問(wèn)TLB的標(biāo)記。

虛擬地址024BACH的高12位024H=000000100100b為虛地址，其中最低1位0選擇TLB

第0組，iff11{500000010010b=012Ho查TLB表可知，第0組最后一項(xiàng)標(biāo)記為012H,其

有效位為1,說(shuō)明該虛頁(yè)已調(diào)入主存，其頁(yè)框號(hào)為1FH,故其實(shí)地址為1FBACH。

【試題示例】

某計(jì)算機(jī)的主存地址位數(shù)為32位，按字節(jié)編址。假定數(shù)據(jù)Cache中最多存放128個(gè)主存

塊，采用4路組相聯(lián)方式，塊大小為64Byte,每塊設(shè)置了1位有效位“臟(Dirty)”位。要

求：

(1)分別指出主存地址中標(biāo)記(Tag)、組號(hào)(Index)和塊內(nèi)地址(Offset)三部分的位

置和位數(shù)

(2)計(jì)算該數(shù)據(jù)Cache的總位數(shù)(請(qǐng)給出詳細(xì)計(jì)算過(guò)程)

解答：32位地址，按字節(jié)編址顯示內(nèi)存共有4G*8位。

快存容量為128塊*64字節(jié)=8K字節(jié)

4路組相聯(lián)指的是每組有4個(gè)數(shù)據(jù)塊，快存共有32個(gè)組。

主存地址中塊內(nèi)地址為6位；

組號(hào)為5位；

標(biāo)記為21位。

快存地址共13位，6位字號(hào)，7位塊號(hào)。

數(shù)據(jù)8位，主存標(biāo)記21位，臟位1位

【模擬題】

1、用定量分析方法證明模塊交叉存儲(chǔ)器帶寬大于順序存儲(chǔ)器帶寬。

解：假設(shè)(1)存儲(chǔ)器模塊字長(zhǎng)等于數(shù)據(jù)總線寬度(2)模塊存取一個(gè)字的存儲(chǔ)周期等于T(3)

總線傳送周期為r(4)交叉存儲(chǔ)器的交叉模塊數(shù)為m.

交叉存儲(chǔ)器為了實(shí)現(xiàn)流水線方式存儲(chǔ)，即每經(jīng)過(guò)T時(shí)間延遲后啟動(dòng)下一模塊，應(yīng)滿足

T=mr(1)

交叉存儲(chǔ)器要求其模塊數(shù)Ng以保證啟動(dòng)某模塊后經(jīng)過(guò)mi時(shí)間后再次啟動(dòng)該模塊時(shí)，

它的上次存取操作已經(jīng)完成。這樣連續(xù)讀取m個(gè)字所需要時(shí)間為tl=T+(m-1)T=im+

mT-x=(2m-1)T(2)

故存儲(chǔ)器帶寬為W1=1/tl=l/(2m-l)T(3)

而順序方式存儲(chǔ)器連續(xù)讀取m個(gè)字所需時(shí)間為

t2=mT=m2xT(4)

存儲(chǔ)器帶寬為W2=l/t2=l/(m2xT)(5)

比較(3)和(5)式可知，交叉存儲(chǔ)器帶寬Wl＞順序存儲(chǔ)器帶寬W2

2、設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行組織.

若存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為64位，總線傳送周期T=50ns,問(wèn)：順序存儲(chǔ)器

和交叉存儲(chǔ)器帶寬各是多少？

解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是

q=64位x4=256位

順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是

t2=mT=4x200ns=800ns=8x10-7(S)

tl=T+(iiHl)t=200ns+3x50ns=350ns=3.5x10-7(S)

順序存儲(chǔ)器帶寬W2=q/t2=256/(8x10-7)=32x107(位/S)

交叉存儲(chǔ)器帶寬W1=q/tl=256/(3.5x10-7)=73x107(位/S)

3、設(shè)存儲(chǔ)器容量為512K字，字長(zhǎng)32位，模塊數(shù)M=8,分別用順序方式和交叉方式進(jìn)行

組織。存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為32位，總線傳送周期t=50ns。問(wèn)順序存儲(chǔ)

器和交叉存儲(chǔ)器帶寬各是多少？

解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=8個(gè)字的信息總量都是：

q=32位'8=256位

順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是：

t2=mT=8x200ns=1600ns=16x10-7(s)

tl=T+(m-l)t=200+7><50ns=550ns=5.5xl0-7(s)

順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：

W2=q/t2=256-(1.6x10-7)=16x107(位/s)

Wl=q/tl=256+(5.5x10-7)=46.5x107(位/s)

4、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100

次，已知cache存取周期為50ns,主存存取周期為250ns.

求：(Dcache/主存系統(tǒng)的效率。(2)平均訪問(wèn)時(shí)間。

解：命中率H=Nc/(Nc+Nm)=1900/(1900+100)=0.95

ta=hxtc+(l-h)xtm=0.95x50+(l-0.95)x250=60ns(2)

e=tc/ta=50/60=83.3%(1)

5、已知cache命中率H=0.98,主存比cache慢4倍，已知主存存取周期為200ns,求cahce

/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間

解：

r=tm/tc=4

tc=tm/4=50ns

ta=hxtc+(l-h)tm=0.98x50+(1-0.98)x200=53ns

e=tc/ta=50/53x100%=94.3%

6、有?個(gè)16Kxi6位的存儲(chǔ)器，由1KX4位的DRAM芯片構(gòu)成(芯片是64/64結(jié)構(gòu))，

存儲(chǔ)器讀寫周期為0.5us。問(wèn)：

(1)共需要多少RAM芯片？

(2)存儲(chǔ)體的組成框圖

(3)采用異步刷新方式，如單元刷新間隔不超過(guò)2ms,則刷新信號(hào)周期是多少

(4)如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀/寫周期？死時(shí)間率是多少？

解：

(1)存儲(chǔ)器的總?cè)萘繛?6KX16位=256K位，所以用RAM芯片為4K位，故芯片總數(shù)為

256K位/4K位=64片

(2)由于存儲(chǔ)單元數(shù)為16K,故地址長(zhǎng)度為14位(設(shè)A13?A0)。芯片單元數(shù)為1K則占用

地址長(zhǎng)度為10位(A9-A0),每一組16位(4片)，共16組，組與組間譯碼采用4：16譯

碼。

（3）采用異步刷新方式，在2ms時(shí)間內(nèi)分散地把芯片64行刷新一遍，故刷新信號(hào)的時(shí)間

間隔為2ms/64=31.25ps,即可取刷新信號(hào)周期為30ps

（4）如采用集中刷新方式，則所需刷新時(shí)間為64X0.5=32US。2ms=2000ps,則死時(shí)間率=

32/2000XI00%=1.6%

四、指令系統(tǒng)

【大綱要求】

（-）指令格式

1.指令的基本格式

2.定長(zhǎng)操作碼指令格式

3.擴(kuò)展操作碼指令格式

（二）指令的尋址方式

1.有效地址的概念

2.數(shù)據(jù)尋址和指令尋址

3.常見(jiàn)尋址方式

（三）CISC和RISC的基本概念

【三年所占分值】

2009年：4分；2010年：13分；2011年：4分

【歷年考研真題及參考答案】

2009年

16.某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一

字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加

lo若某轉(zhuǎn)移指令所在內(nèi)存地址為2000H,相對(duì)位移量字段的內(nèi)容為06H,則該轉(zhuǎn)移指令成

功轉(zhuǎn)移后的目標(biāo)地址是（C）

A.2006HB.2007HC.2008HD.2009H

17.下列關(guān)于RISC的敘述中，錯(cuò)誤的是：（A）

A.RISC普遍采用微程序控制器

B.RISC大多數(shù)指令在?個(gè)時(shí)鐘周期內(nèi)完成

C.RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多

D.RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少

2010年

19.下列不會(huì)引起指令流水阻塞的是()

A.數(shù)據(jù)旁路

B.數(shù)據(jù)相關(guān)

C.條件轉(zhuǎn)移

D.資源沖突

參考答案：A

解析：

資源沖突：多條指令進(jìn)入流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭(zhēng)

用同一功能部件所發(fā)生的沖突.

數(shù)據(jù)相關(guān)：在一個(gè)程序中，如果必須等前?條指令執(zhí)行完畢

后，才能執(zhí)行后一條指令，那么這兩條指令就是

數(shù)據(jù)相關(guān)的。

條件轉(zhuǎn)移：當(dāng)執(zhí)行轉(zhuǎn)移指令時(shí).，依據(jù)轉(zhuǎn)移條件的產(chǎn)生結(jié)果，

可能為順序取下條指令；也可能轉(zhuǎn)移到新的目標(biāo)

地址取指令，從而使流水線發(fā)生斷流。

?數(shù)據(jù)旁路技術(shù)就是用于解決指令流水中的數(shù)據(jù)相關(guān)，換句話說(shuō)，在遇到數(shù)據(jù)相關(guān)時(shí),

在可能的情況下可以通過(guò)數(shù)據(jù)旁路技術(shù)加以克服。

?設(shè)置相關(guān)專用通路，即不等前一條指令把計(jì)算結(jié)果寫回寄存器組，下一條指令不再

讀寄存器組，而是直接把前一條指令的ALU的計(jì)算結(jié)果作為自己的輸入數(shù)據(jù)開(kāi)始計(jì)

算過(guò)程，使本來(lái)需要暫停的操作變得可以繼續(xù)執(zhí)行，這種稱為數(shù)據(jù)定向或數(shù)據(jù)旁路

技術(shù)。

43.(11分)某計(jì)算機(jī)字長(zhǎng)為16位，主存地址空間大小為128KB,按字編址，采用字長(zhǎng)指令格式,

指令各字段定義如下：

15121110

|Op|Ms雇|蛔ImI

施做目

轉(zhuǎn)移指令采用相對(duì)尋址方式，相對(duì)偏移是用補(bǔ)碼表示，尋址方式定義如下:

Ms/Md尋址方式助記符含義

000B寄存器直接Rn操作數(shù)=(Rn)

001B寄存器間接(Rn)操作數(shù)=((Rn))

010B寄存器間接、自增(Rn)+操作數(shù)=((Rn)),(Rn)+lfRn

011BHIMD(Rn)轉(zhuǎn)移目標(biāo)地址=(PC)+(Rn)

注：(X)表示有儲(chǔ)蓄地址X或寄存器X的內(nèi)容，請(qǐng)回答下列問(wèn)題：

(1)該指令系統(tǒng)最多可有多少條指令？該計(jì)算機(jī)最多有多少個(gè)通用寄存器？存儲(chǔ)器地址寄

存器(MAR)和存儲(chǔ)器數(shù)據(jù)寄存器(MDR)至少各需多少位？

答：0P碼4位，16條指令；

寄存器數(shù)8個(gè)；

128K/2=64K=216

MAR：16位

MDR：16位

(2)轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？

64K

(0,216-1)

(3)若操作碼0010B表示加法操作(助記符為add),寄存器R4和R5的編號(hào)分別為100B和

101B,R4的內(nèi)容為1234H,R5的內(nèi)容為5678H,地址1234H中的內(nèi)容為5678H,地址5678H

中的內(nèi)容為1234H,則匯編語(yǔ)言為add(R4),(R5)+(逗號(hào)前源操作數(shù)，逗號(hào)后為目的操作數(shù))

對(duì)應(yīng)的機(jī)器碼是什么(用卜六進(jìn)制表示)？該指令執(zhí)行后，哪些寄存器和存儲(chǔ)單元的內(nèi)容會(huì)

改變？改變后的內(nèi)容是什么？

答：0010001100010101->2315H

(R5)=5679H

(5678H)=68ACH

2011

16.偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。卜列尋址方式中，

不屬于偏移尋址方式的是

A.間接尋址B.基址尋址C.相對(duì)尋址D.變址尋址

參考答案：Ao

【解析】：

間接尋址不需要寄存器，EA=(A)o

基址尋址：EA=A+基址寄存器內(nèi)容；

相對(duì)尋址：EA=A+PC內(nèi)容；

變址尋址：EA=A+變址寄存器內(nèi)容。

18.下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是

I.指令格式規(guī)整且長(zhǎng)度一致

II.指令和數(shù)據(jù)按邊界對(duì)齊存放

III.只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問(wèn)

A.僅I、IIB.僅n、nic.僅I、inD.1、II、in

參考答案：D。

【解析】：以上三個(gè)RISC特征都能夠有效降低取指令或執(zhí)行指令的復(fù)雜度，從而有利于流水

線操作。

【模擬題】

五、中央處理器(CPU)

【大綱要求】

(-)CPU的功能和基本結(jié)構(gòu)

(二)指令執(zhí)行過(guò)程

(三)數(shù)據(jù)通路的功能和基本結(jié)構(gòu)

(四)控制器的功能和工作原理

1.硬布線控制器

2.微程序控制器

微程序、微指令和微命令；微命令格式；微指令的編碼方式；微地址的形式方式。

(五)指令流水線

1.指令流水線的基本概念

2.指令流水線的基本實(shí)現(xiàn)**

3.超標(biāo)量和動(dòng)態(tài)流水線的基本概念

（六）多核處理器的基本概念**

【三年所占分值】

2009年：17分；2010年：4分；2011年：2分

【歷年考研真題及參考答案】

2009年

18.某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之

間的緩存時(shí)間）分別為90ns、80ns、70ns、60ns,則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（A）

A.90nsB.90nsC.90nsD.90ns

19.相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是（D）

A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易

B.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難

C.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易

D.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難

44.（13分）某計(jì)算機(jī)字長(zhǎng)16位，采用16位定長(zhǎng)指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如下圖所

示（見(jiàn)下頁(yè)），圖中所有控制信號(hào)為1時(shí)表示有效、為0時(shí)表示無(wú)效，例如控制信號(hào)MDRinE

為1時(shí)表示允許數(shù)據(jù)從DB打入MDR,MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假

設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令"ADD（RI）,R0”的功能為（RO）+（（R1））O（R1）,

即將R0中的數(shù)據(jù)寫入R1的內(nèi)容所指主存單元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指內(nèi)

存單元中保存。

下表給出了上述指令取指和譯碼階段每個(gè)節(jié)拍（時(shí)鐘周期）的功能和有效控制信號(hào)，請(qǐng)按表中

描述方式用表格列出指令執(zhí)行階段每個(gè)節(jié)拍的功能和有效控制信號(hào)。

?Mi?R<MiMAk

?UH1FH1

C3*STTiRwiil.IRni

Ci

?解答

（1）數(shù)據(jù)通路組成（運(yùn)算器、存儲(chǔ)器、總線、指令系統(tǒng)、CPU）

（2）指令周期、CPU周期、時(shí)鐘周期的概念

（3）機(jī)器指令A(yù)DD（R1）,RO的含義：（RO）+（（R1））O（R1）

（4）指令周期流程圖設(shè)計(jì)（插圖）

（5）指令執(zhí)行階段（執(zhí)行周期）控制信號(hào)列表（插表）

解答：一個(gè)CPU周期含4個(gè)時(shí)鐘周期C1?C4。指令周期流程圖山3個(gè)CPU周期組成,

到I個(gè)41rIMW|

6&個(gè)cIMWl

>Ml⑼應(yīng)8?MM

指令機(jī)行階?各節(jié)招功艇與相效控制信號(hào)制衷

時(shí)林

c已也.山上W3?NABKI,.?MAk.4

C.\：1V.M*(VjU,Mrtuk.\tl此

V,V'WR.弼jI

M*1Fr4-■k，??Ml,V

"Un?MVK地hmfl通

r.\QM?VM.??麗

cMMi4tWMlw"1&,,E?\1E%'

2010年

12、下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是（D）

I提高CPU時(shí)鐘頻率，n優(yōu)化數(shù)據(jù)通過(guò)結(jié)構(gòu),

III對(duì)程序進(jìn)行編譯優(yōu)化

A：僅I和HB：僅I和m

C：僅II和HID：I,II,HI

18.下列寄存器中，匯編程序員可見(jiàn)的是（）

A.存儲(chǔ)器地址寄存器（MAR）

B.程序計(jì)數(shù)器（PC）

C.存儲(chǔ)器數(shù)據(jù)寄存器（MDR）

D.指令寄存器（IR）

參考答案：B

2011年

17.某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出

標(biāo)志OF,條件轉(zhuǎn)移指令bgt（無(wú)符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是

A.CF+OF=1B./SF+ZF=1C./（CF+ZF）=1D./（CF+SF）=1

參考答案：C?

【解析工無(wú)符號(hào)整數(shù)比較做減法，若a>b,則a-b無(wú)進(jìn)位/借位，也不為0。故CF=0且ZF=0。

【試題示例】

1、程序計(jì)數(shù)器PC用來(lái)存放指令地址，其位數(shù)和下列哪個(gè)寄存器相同？（D）

A.指令寄存器IRB.主存數(shù)據(jù)寄存器MDR

C.程序狀態(tài)字寄存器PSWRD.主存地址寄存器MAR

?下圖是一個(gè)簡(jiǎn)化的CPU與主存連接結(jié)構(gòu)示意圖（圖中省略了所有多路選擇器）。其

中有一個(gè)累加寄存器AC、-個(gè)狀態(tài)數(shù)據(jù)寄存器和其他四個(gè)寄存器：主存地址寄存

器MAR、主存數(shù)據(jù)寄存器MDR、程序計(jì)數(shù)器PC和指令寄存器IR,各部件及其之

間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。

要求：

（1）請(qǐng)寫出圖中a、b、c、d四個(gè)寄存器的名稱

（2）簡(jiǎn)述圖中指令從主存取到控制器的過(guò)程。

（3）說(shuō)明數(shù)據(jù)從主存取出、運(yùn)算、寫回主存所經(jīng)過(guò)的數(shù)據(jù)通路（假定數(shù)據(jù)地址一在MAR中）。

c：主存地址寄存器

d：程序計(jì)數(shù)器

【模擬題】

六、總線

【大綱要求】

（一）總線概述

1.總線的基本概念

2.總線的分類

3.總線的組成及性能指標(biāo)

（二）總線仲裁

1.集中仲裁方式

2.分布仲裁方式

（三）總線操作和定時(shí)

1.同步定時(shí)方式

2.異步定時(shí)方式

（四）總線標(biāo)準(zhǔn)

【三年所占分值】

2009年：2分；2010年：2分；2011年：2分

【歷年考研真題及參考答案】

2009年

20.假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周

期，總線時(shí)鐘頻率為10MHz,則總線帶寬是（B）

A.10MB/SB.20MB/S

C.40MB/SD.80MB/S

2010年

20.下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（）

A.PCLCRT、USB、EISA

B.ISA、CPI、VESA、EISA

C.ISA、SCSI、RAM、MIPS

D.ISA>EISA>PCI、PCI-Express

參考答案：D

CRT、CPI、MIPS、RAM

2011

20.在系統(tǒng)總線的數(shù)據(jù)線上，丕可能傳輸?shù)氖?/p>

A.指令B.操作數(shù)C.握手（應(yīng)答）信號(hào)D.中斷類型號(hào)

參考答案：C?

【解析工一般而言，系統(tǒng)總線采用同步方式傳輸，握手信號(hào)屬于控制信號(hào)，不在數(shù)據(jù)總線

上傳輸。

【模擬題】

七、輸入輸出（I/O）系統(tǒng)

【大綱要求】

（一）I/O系統(tǒng)基本概念

（_）外部設(shè)備

1.輸入設(shè)備：鍵盤、鼠標(biāo)

2.輸出設(shè)備：顯示器、打印機(jī)

3.外存儲(chǔ)器：硬盤存儲(chǔ)器、磁盤陣列、光盤存儲(chǔ)器

（三）I/O接口（I/O控制器）

1.1/0接口的功能和基本結(jié)構(gòu)

2.I/O端口及其編址

3.1/0地址空間及其編碼

（四）I/O方式

1.程序查詢方式

2.程序中斷方式

中斷的基本概念；中斷響應(yīng)過(guò)程；中斷處理過(guò)程；多重中斷和中斷屏蔽的概念。

3.DMA方式

DMA控制器的組成；DMA傳送過(guò)程。

4.通道方式

【三年所占分值】

2009年