2023年計(jì)算機(jī)組成原理期末考試試題及答案

計(jì)算機(jī)組成原理期末考試試題及答案

一、選擇題

Dk完整的計(jì)算機(jī)系統(tǒng)應(yīng)涉及o

A.運(yùn)算器、存儲(chǔ)器和控制器B.外部設(shè)備和主機(jī)

C.主機(jī)和實(shí)用程序D,配套的硬件設(shè)備和軟件系統(tǒng)

D2、計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)是指。

A.RAM存儲(chǔ)器B.ROM存儲(chǔ)器

C.主存儲(chǔ)器D.主存儲(chǔ)器和外存儲(chǔ)器

B3、馮?諾依曼機(jī)工作方式的基本特點(diǎn)是o

A.多指令流單數(shù)據(jù)流B.按地址訪問并順序執(zhí)行指令

C.堆棧操作D.存儲(chǔ)器按內(nèi)部選擇地址

D4、下列說法中不對(duì)的的是oD

A.任何可以由軟件實(shí)現(xiàn)的操作也可以由硬件來實(shí)現(xiàn)

B.固件就功能而言類似于軟件，而從形態(tài)來說又類似于硬件

C.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，微程序級(jí)屬于硬件級(jí)，其他四級(jí)都是軟件級(jí)

D.面向高級(jí)語言的機(jī)器是完全可以實(shí)現(xiàn)的

C5、在卜列數(shù)中最小的數(shù)為。C

A.(101001)2B.(52)8C.(101001)BCDD.(233)16

B6、在下列數(shù)中最大的數(shù)為。B

A.(10010101)2B.(227)8C.(143)5D.(96)16

B7、在機(jī)器中，的零的表達(dá)形式是唯一的。B

A.原碼B.補(bǔ)碼C.反碼D.原碼和反碼

B9、針對(duì)8位二進(jìn)制數(shù)，下列說法中對(duì)的的是。B

A.-127的補(bǔ)碼為10000000B.-127的反碼等于0的移碼B

C.+1的移碼等于T27的反碼D.0的補(bǔ)碼等于-1的反碼

B9、一個(gè)8位一進(jìn)制整數(shù)采用補(bǔ)碼表達(dá)，且由3個(gè)“1”和5個(gè)“0”組成，則最小值為

B

A.-127B.-32C.-125D.-3

CIO,計(jì)算機(jī)系統(tǒng)中采用補(bǔ)碼運(yùn)算的目的是為了oC

A.與手工運(yùn)算方式保持一致B.提高運(yùn)算速度

C.簡化計(jì)算機(jī)的設(shè)計(jì)D.提高運(yùn)算的精度

B11、若某數(shù)x的真值為-0.1010,在計(jì)算機(jī)中該數(shù)表達(dá)為1.0110,則該數(shù)所用的編碼方法

是碼。B

A.原R.補(bǔ)C.反D.移

B12、長度相同但格式不同的2種浮點(diǎn)數(shù)，假定前者階段長、尾數(shù)短，后者階段短、尾數(shù)長，

其他規(guī)定均相同,則它們可表達(dá)的數(shù)的范圍和精度為。B

A.兩者可表達(dá)的數(shù)的范圍和精度相同B.前者可表達(dá)的數(shù)的范圍大但精度低

C.后者可表達(dá)的數(shù)的范圍大且精度高D.前者可表達(dá)的數(shù)的范圍大且精度高

D13、某機(jī)字長32位，采用定點(diǎn)小數(shù)表達(dá)，符號(hào)位為1位，尾數(shù)為31位，則可表達(dá)的最大

正小數(shù)為,最小負(fù)小數(shù)為。D

A.+(231-1)B.-(1-2-32)

C.+(1-2'3,)^+lD.-(1-2-3')=?-1

B14、運(yùn)算器雖有許多部件組成，但核心部分是。B

A.數(shù)據(jù)總線B.算數(shù)邏輯運(yùn)算單元

C.多路開關(guān)D.通用寄存器

D15、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過來實(shí)現(xiàn)。D

A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器

C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D,補(bǔ)碼運(yùn)算的二進(jìn)制加法器

C16、在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有,它一般用

來實(shí)現(xiàn)。C

A.譯碼電路，與非門B.編碼電路，或非門

C.溢出判斷電路，異或門D.移位電路，與或北門

D17、下列說法中對(duì)的的是。D

A.采用變形補(bǔ)碼進(jìn)行加減運(yùn)算可以避免溢出

B.只有定點(diǎn)數(shù)運(yùn)算才有也許溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出

C.只有帶符號(hào)數(shù)的運(yùn)算才有也許產(chǎn)生溢出

D.將兩個(gè)正數(shù)相加有也許產(chǎn)生溢出

18、在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的因素是。C

CA.運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位

B.參與運(yùn)算的操作數(shù)超過了機(jī)器的表達(dá)范圍

C.運(yùn)算的結(jié)果的操作數(shù)超過了機(jī)器的表達(dá)范圍

D.寄存器的位數(shù)太少，不得不舍棄最低有效位

A19、下溢指的是oA

A.運(yùn)算結(jié)果的絕對(duì)值小于機(jī)器所能表達(dá)的最小絕對(duì)值

B.運(yùn)算的結(jié)果小于機(jī)器所能表達(dá)的最小負(fù)數(shù)

C.運(yùn)算的結(jié)果小于機(jī)器所能表達(dá)的最小正數(shù)

D.運(yùn)算結(jié)果的最低有效位產(chǎn)生的錯(cuò)誤

B20、存儲(chǔ)單元是指oB

A.存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元B.存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合

C.存放一個(gè)字節(jié)的所有存儲(chǔ)元集合D.存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合

C21、和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是。C

A.容量大、速度快、成本低B.容量大、速度慢、成本高

C.容量小、速度快、成本高D.容量小、速度快、成本低

B22、某計(jì)算機(jī)字長16位，存儲(chǔ)器容量64KB,若按字編址，那么它的尋址范圍是。B

A.64KB.32KC.64KBD.32KB

C23、某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為。

c

A.8,512B.512,8C.18,8D.19,8

D24、某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB,若按字編址，它的尋址范圍是。D

A.IMB.4MBC.4MD.1MB

A25、主存儲(chǔ)器和CPU之間增長Cache的目的是。A

A.解決CPU和主存之間的速度匹配問題

B.擴(kuò)大主存儲(chǔ)器的容量

C.擴(kuò)大CPU中通用寄存器的數(shù)量

D.既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量

D26、EPROM是指°D

A.只讀存儲(chǔ)器B.隨機(jī)存儲(chǔ)器

C.可編程只讀存儲(chǔ)器D.可擦寫可編程只讀存儲(chǔ)器

B27、寄存器間接尋址方式中，操作數(shù)處在。B

A.通用寄存器B.內(nèi)存單元C.程序計(jì)數(shù)器D.堆棧

D28、擴(kuò)展操作碼是oD

A.操作碼字段外輔助操作字段的代碼

B.操作碼字段中用來進(jìn)行指令分類的代碼

C.指令格式中的操作碼

D.一種指令優(yōu)化技術(shù)，不同地址數(shù)指令可以具有不同的操作碼長度

B29、指令系統(tǒng)中采用不同尋址方式的目的重要是oB

A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制

B.縮短指令長度、擴(kuò)大尋址空間、提高編程靈活性

C.可以直接訪問外存

D.提供擴(kuò)展操作碼的也許并減少指令譯碼難度

C30、單地址指令中為了完畢兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)

常采用oC

A.堆棧尋址模式B.立即尋址方式

C.隱含尋址方式D.間接尋址方式

C31、對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為尋址。C

A.宜接B.間接C.寄存器D.寄存器間接

B32、寄存器間接尋址方式中，操作數(shù)處在。B

A.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧

C33、變址尋址方式中，操作數(shù)的有效地址等于oC

A.基值寄存器內(nèi)容加上形式地址（位移量）B.堆棧指示器內(nèi)容加上形式地址

C.變址寄存器內(nèi)容加上形式地址D.程序計(jì)數(shù)器內(nèi)容加上形式地址

D34、程序捽制類指令的功能是°D

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序

C35、同步控制方式是oC

A.只合用于CPU控制的方式B.只合用于外設(shè)控制的方式

C.由統(tǒng)一時(shí)序信號(hào)控制的方式D.所有指令執(zhí)行時(shí)間都相同的方式

A36、異步控制方式常用于作為其重要控制方式。A

A.在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外設(shè)時(shí)B.微型機(jī)的CPU控制中

C.組合邏輯控制的CPU中D.微程序控制器中

D37、在一個(gè)微周期中。D

A.只能執(zhí)行一個(gè)微操作

B.能執(zhí)行多個(gè)微操作，但它們一定是并行操作的

C.能順序執(zhí)行多個(gè)微操作

D.只能執(zhí)行相斥性的操作

C38、指令周期是指。C

A.CPU從主存取出一條指令的時(shí)間

B.CPU執(zhí)行一條指令的時(shí)間

C.CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間

D.時(shí)鐘周期時(shí)間

B39、在CPU中跟蹤指令后繼地址的寄存器是。B

A.主存地址寄存器B.程序計(jì)數(shù)器

C.指令寄存器D.狀態(tài)寄存器

C40、中央解決器是指。C

A.運(yùn)算器B.控制器

C.運(yùn)算器和控制器D,運(yùn)算器、控制器和主存儲(chǔ)器

A41、計(jì)算機(jī)操作的最小時(shí)間單位是。A

A.時(shí)鐘周期B.指令周期C.CPU周期D.外圍設(shè)備

B42、微程序控制器中，機(jī)器指令與微指令的關(guān)系是。B

A.每一條機(jī)器指令由一條微指令來執(zhí)行

B.每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行

C.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行

D.一條微指令由若干條機(jī)器指令組成

C43、為了擬定下一條微指令的地址，通常采用斷定方式，其基本思想是oC

A.用程序計(jì)數(shù)器PC來產(chǎn)生后繼續(xù)微指令地址

B.用微程序計(jì)數(shù)器HPC來產(chǎn)生后繼微指令地址

C.通過微指令控制字段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指

令地址

D.通過指令中指令一個(gè)專門字段來控制產(chǎn)生后繼微指令地址

B44、就微命令的編碼方式而言，若微操作命令的個(gè)數(shù)已擬定，則=B

A.直接表達(dá)法比編碼表達(dá)法的微指令字長短

B.編碼表達(dá)法比直接表達(dá)法的微指令字長短

C.編碼表達(dá)法與直接表達(dá)法的微指令字長相等

D.編碼表達(dá)法與直接表達(dá)法的微指令字長大小關(guān)系不擬定

B45、下列說法中對(duì)的的是oB

A.微程序控制方式和硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更快

B.若采用微程序控制方式，則可用|1PC取代PC

C.控制存儲(chǔ)器可以用掩模ROM、EPROM或閃速存儲(chǔ)器實(shí)現(xiàn)

D.指令周期也稱為CPU周期

C46、系統(tǒng)總線中地址線的功用是oC

A.用于選擇主存單元

B.用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備

C.用于指定主存單元和I/O設(shè)備接口電路的地址

D.用干傳送主存物理地圻和邏輯地圻

A47、數(shù)據(jù)總線的寬度由總線的定義。A

A.物理特性B.功能特性C.電氣特性D.時(shí)間特性

A48、在單機(jī)系統(tǒng)中，多總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)一般由組成。A

A.系統(tǒng)總線、內(nèi)存總線和I/O總線B.數(shù)據(jù)總線、地址總線和控制總線

C.內(nèi)部總線、系統(tǒng)總線和I/O總線D.ISA總線、VESA總線和PCI總線

A49、下列陳述中不對(duì)的的是。A

A.總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度

B.與獨(dú)立請(qǐng)求方式相比，鏈?zhǔn)讲樵兎绞綄?duì)電路的故障更敏感

C.PCI總線采用同步時(shí)序協(xié)議和集中式仲裁策略

D.總線的帶寬即總線自身所能達(dá)成的最高傳輸速率

C50、中斷發(fā)生時(shí)，由硬件更新程序計(jì)數(shù)器PC,而不是由軟件完畢，重要是為了oC

A.能進(jìn)入中斷解決程序并對(duì)的返回源程序B.節(jié)省內(nèi)容

C.提高解決機(jī)的速度D.使中斷解決程序易于編址，不易犯錯(cuò)

D51、在I/O設(shè)備、數(shù)據(jù)通道、時(shí)鐘和軟件這4項(xiàng)中，也許成為中斷源的是。D

A.I/O設(shè)備B.I/O設(shè)備和數(shù)據(jù)通道

C.I/O設(shè)備、數(shù)據(jù)通道和時(shí)鐘D.I/O設(shè)備、數(shù)據(jù)通道、時(shí)鐘和軟件

A52、單級(jí)中斷與多級(jí)中斷的區(qū)別是。A

A.單級(jí)中斷只能實(shí)現(xiàn)單中斷，而多級(jí)中斷可以實(shí)現(xiàn)多重中斷

B.單級(jí)中斷的硬件結(jié)構(gòu)是一維中斷，而多級(jí)中斷的硬件結(jié)構(gòu)是二維中斷

C.單級(jí)中斷解決機(jī)只通過一根外部中斷請(qǐng)求線接到它的外部設(shè)備系統(tǒng)；而多級(jí)中斷，

每一個(gè)I/O設(shè)備都有一根專用的外部中斷請(qǐng)求線

A53、在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉標(biāo)志，以防止本次中斷

服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A

A.中斷允許B.中斷請(qǐng)求C.中斷屏蔽

B54、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的方法是采用°B

A.通用寄存器B.堆核C.儲(chǔ)存器D.外存

A55、為實(shí)現(xiàn)CPU與外部設(shè)備并行工作,必須引入的基礎(chǔ)硬件是oA

A.緩沖器B.通道C.時(shí)鐘D.相聯(lián)寄存器

D56、中斷允許觸發(fā)器用來oD

A.表達(dá)外設(shè)是否提出了中斷請(qǐng)求B.CPU是否響應(yīng)了中斷請(qǐng)求

C.CPU是否在進(jìn)行中斷解決D.開放或關(guān)閉可屏蔽硬中斷

C57、采用DMA方式傳遞數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)時(shí)間。C

A.指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線周期

A58、周期挪用方式常用于方式的輸入/輸出中。A

A.DMAB.中斷C.程序傳送D.通道

C59、通道是重要的I/O方式，其中適合連接大量終端及打印機(jī)的通道是oC

A.數(shù)組多路通道B.選擇通道C.字節(jié)多路通道

C60、磁表面存儲(chǔ)器不具有的特點(diǎn)是。C

A.存儲(chǔ)密度高B.可脫機(jī)保存C.速度快D.容量大

D61、計(jì)算機(jī)的外部設(shè)備是指oD

A.輸入/輸出設(shè)備B.外存設(shè)備

C.遠(yuǎn)程通信設(shè)備D.除了CPU和內(nèi)存以外的其他設(shè)備

B62、在微型機(jī)系統(tǒng)中外部設(shè)備通過與主板的系統(tǒng)總線相連接。B

A.累加器B.設(shè)備控制器C.計(jì)數(shù)器D.奇有

二、簡答題

1、馮?諾依曼型計(jì)算機(jī)的基本特點(diǎn)是什么？

答：馮?諾依曼原理的基本思想是：

?采用二進(jìn)制形式表達(dá)數(shù)據(jù)和指令。指令由操作碼和地址碼組成。

?將程序和數(shù)據(jù)存放在存儲(chǔ)器中，使計(jì)算機(jī)在工作時(shí)從存儲(chǔ)器取出指令加以執(zhí)行，自動(dòng)

完畢計(jì)算任務(wù)。這就是“存儲(chǔ)程序”和“程序控制”（簡稱存儲(chǔ)程序控制）的概念。

?指令的執(zhí)行是順序的，即一般按照指令在存儲(chǔ)器中存放的順序現(xiàn)行，程序分支由轉(zhuǎn)移

指令實(shí)現(xiàn)。

?計(jì)算機(jī)由存儲(chǔ)器、運(yùn)算器、控制器、輸入設(shè)備和輸出設(shè)備五大基本部件組成，并規(guī)定

了5部分的基本功能。

馮?諾依曼型計(jì)算機(jī)的基本特點(diǎn)也可以用“存儲(chǔ)程序”和“程序控制”來高度概括。

2、計(jì)算機(jī)硬件有哪些部件，各部件的作用是什么？

答：計(jì)算機(jī)的硬件系統(tǒng)由有形的電子器件等構(gòu)成的，它涉及運(yùn)算器、存儲(chǔ)器、控制器、

輸入輸出設(shè)備及總線系統(tǒng)組成。而總線分為數(shù)據(jù)總線、地址總線、控制總線，其結(jié)構(gòu)有單總

線結(jié)構(gòu)、雙總線結(jié)構(gòu)及多總線結(jié)構(gòu)。存儲(chǔ)器（Memory）是用來存放數(shù)據(jù)和程序的部件；運(yùn)

算器是對(duì)信息進(jìn)行運(yùn)算解決的部件；控制器是整個(gè)計(jì)算機(jī)的控制核心。它的重要功能是讀取

指令、翻譯指令代碼、并向計(jì)算機(jī)各部分發(fā)出控制信號(hào)，以便執(zhí)行指令；輸入設(shè)備能將數(shù)據(jù)

和程序變換成計(jì)算機(jī)內(nèi)部所能辨認(rèn)和接受的信息方式，并順序地把它們送入存儲(chǔ)器中；輸出

設(shè)備將計(jì)算機(jī)解決的結(jié)果以人們能接受的或其它機(jī)器能接受的形式送出。

3、什么是總線？以總線組成計(jì)算機(jī)有哪幾種組成結(jié)構(gòu)？

答：總線（Bus）就是計(jì)算機(jī)中用于傳送信息的公用通道，是為多個(gè)部件服務(wù)的一組信

息傳送連接線。按照總線的連接方式，計(jì)算機(jī)組成結(jié)構(gòu)可以分為單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和

多總線結(jié)構(gòu)等（具體內(nèi)容見第7章）。

4、什么是硬件、軟件和固件？什么是軟件和硬件的邏輯等價(jià)？在什么意義上軟件和硬件是

不等價(jià)的？

答：計(jì)算機(jī)硬件(Hardware)是指構(gòu)成計(jì)算機(jī)的所有實(shí)體部件的集合，通常這些部件由

電路(電子元件)、機(jī)械等物理部件組成。計(jì)算機(jī)軟件(Software)是指能使計(jì)算機(jī)工作的

程序和程序運(yùn)營時(shí)所需要的數(shù)據(jù)，以及與這些程序和數(shù)據(jù)有關(guān)的文字說明和圖表資料，其中

文字說明和圖表資料又稱為文檔。固件(Firmware)是一種介于傳統(tǒng)的軟件和硬件之間的實(shí)

體，功能上類似軟件，但形態(tài)上又是硬件。微程序是計(jì)算機(jī)硬件和軟件相結(jié)合的重要形式。

軟件和硬件的邏輯等價(jià)含義：

(1)任何一個(gè)由軟件所完畢的操作也可以直接由硬件來實(shí)現(xiàn)

(2)任何一條由硬件所執(zhí)行的指令也能用軟件來完畢

在物理意義卜軟件和硬件是不等價(jià)的.

5、計(jì)算機(jī)系統(tǒng)按程序設(shè)計(jì)語言劃分為哪幾個(gè)層次？

答：計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件、軟件組成的多級(jí)層次結(jié)構(gòu)，它通常由微程序級(jí)、一般機(jī)

器級(jí)、操作系統(tǒng)級(jí)、匯編語言級(jí)、高級(jí)語言級(jí)組成，每一級(jí)上都能發(fā)明程序設(shè)計(jì)，且得到下

級(jí)的支持。

6、解群如下概念：ALU,CPU,主機(jī)和字長。

答：算術(shù)邏輯運(yùn)算部件(ALU：ArithmeticLogicUnit),是運(yùn)算器的核心組成，功能是

完畢算數(shù)和邏輯運(yùn)算?！爸醒虢鉀Q單元”(CPU：CentralProcessingUnil)涉及運(yùn)算器和控

制器，是計(jì)算機(jī)的信息解決的中心部件。存儲(chǔ)器、運(yùn)算器和控制器在信息解決操作中起重要

作用，是計(jì)算機(jī)硬件的主體部分，通常被稱為“主機(jī)”。字長決定了計(jì)算機(jī)的運(yùn)算精度、指

令字長度、存儲(chǔ)單元長度等，可以是8/16/32/64/128位(bit)等。

7、常用的計(jì)算機(jī)性能指標(biāo)有哪些？

答：評(píng)價(jià)計(jì)算機(jī)性能是一個(gè)復(fù)雜的問題，初期只限于字長、運(yùn)算速度和存儲(chǔ)容量3大指

標(biāo)。目前要考慮的因素有如下幾個(gè)方面。

(1)主頻

主頻很大限度上決定了計(jì)算機(jī)的運(yùn)營速度，它的單位是兆赫茲(MHz)。

(2)字長

字長決定了計(jì)算機(jī)的運(yùn)算精度、指令字長度、存儲(chǔ)單元長度等，可以是8/16/32/64/128

位(bit)。

(3)運(yùn)算速度

衡量計(jì)算機(jī)運(yùn)算速度的初期方法是每秒執(zhí)行加法指令的次數(shù)，現(xiàn)在通常用等效速度。

(4)存儲(chǔ)容量

以字為單位的計(jì)算機(jī)常以字?jǐn)?shù)乘字長來表白存儲(chǔ)容量。

(5)可靠性

系統(tǒng)是否運(yùn)營穩(wěn)定非常重要，常用平均無端障時(shí)間(MTBF)衡量。

(6)可維護(hù)性

系統(tǒng)可維護(hù)性是指系統(tǒng)出了故障能否盡快恢復(fù),可用平均修復(fù)時(shí)間(MTRF)表達(dá),它是

指從故障發(fā)生到機(jī)器修復(fù)平均所普要的時(shí)間。

(7)可用性

是指計(jì)算機(jī)的使用效率。

(8)兼容性

兼容是廣泛的概念，是指設(shè)備或程序可以用于多種系統(tǒng)的性能。兼容使得機(jī)器的資源得

以繼承和發(fā)展，有助于計(jì)算機(jī)的推廣和普及。

8、多媒體的含義是什么？

答：多媒體技術(shù)是指可以同時(shí)獲取、解決、編輯、存儲(chǔ)和展示兩個(gè)以上不同信息類型

媒體的技術(shù)。計(jì)算機(jī)信息的形式可以是文字、聲音、圖形和圖象等。

9、簡樸描述計(jì)算機(jī)的層次結(jié)構(gòu)，說明各層次的重要特點(diǎn)。

答：現(xiàn)代計(jì)算機(jī)系統(tǒng)是一個(gè)硬件與軟件組成的綜合體，可以把它當(dāng)作是按功能劃分的多級(jí)層

次結(jié)構(gòu)。

第。級(jí)為硬件組成的實(shí)體。

第1級(jí)是微程序級(jí)。這級(jí)的機(jī)器語言是微指令集，程序員用微指令編寫的微程序一般

是直接由硬件執(zhí)行的。

第2級(jí)是傳統(tǒng)機(jī)器級(jí)。這級(jí)的機(jī)器語言是該機(jī)的指令集，程序員月機(jī)器指令編寫的程序

可以由微程序進(jìn)行解釋。

第3級(jí)操作系統(tǒng)級(jí)。從操作系統(tǒng)的基本功能來看，一方面它要直接管理傳統(tǒng)機(jī)器中的軟

硬件資源，另一方面它又是傳統(tǒng)機(jī)器的延伸。

第4級(jí)是匯編語言級(jí)。這級(jí)的機(jī)器語言是匯編語言，完畢匯編語言翻譯的程序叫做匯編

程序。

第5級(jí)是高級(jí)語言級(jí)。這級(jí)的機(jī)器語言就是各種高級(jí)語言，通常月編譯程序來完畢高級(jí)

語言翻譯工作。

第6級(jí)是應(yīng)用語言級(jí)。這一級(jí)是為了使計(jì)算機(jī)滿足某種用途而專門設(shè)計(jì)的，因此這一級(jí)

語言就是各種面向問題的應(yīng)用語言。

10、計(jì)算機(jī)系統(tǒng)的重要技術(shù)指標(biāo)有哪叱？

計(jì)算機(jī)系統(tǒng)的重要技術(shù)指標(biāo)有：機(jī)器字長、數(shù)據(jù)通路寬度、主存儲(chǔ)器容量和運(yùn)算速度等。

機(jī)器字長是指參與運(yùn)算的數(shù)的基本位數(shù)，它是由加法器、寄存器的位數(shù)決定的。

數(shù)據(jù)通路寬度是指數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)。

主存儲(chǔ)器容量是指主存儲(chǔ)器所能存儲(chǔ)的所有信息。

運(yùn)算速度與機(jī)器的主頻、執(zhí)行什么樣的操作、主存儲(chǔ)器自身的速度等許多因素有關(guān)。

11、試計(jì)算采用32X32點(diǎn)陣字形的一個(gè)漢字字形占多少字節(jié)？存儲(chǔ)6763個(gè)16X16點(diǎn)陣以

及24X24點(diǎn)陣字形的漢字庫各需要多少存儲(chǔ)容量？

答：128B216416B486936B

12、海明校驗(yàn)碼的編碼規(guī)則有哪些？

答：若海明碼的最高位號(hào)為m,最低位號(hào)為L即HmHm/…H2H1，則海明碼的編碼規(guī)則是:

(1)校驗(yàn)位與數(shù)據(jù)位之和為m,每個(gè)校驗(yàn)位Pi在海明碼中被分在位號(hào)2i-l的位置上，

其余各位為數(shù)據(jù)位，并按從低向高逐位依次排列的關(guān)系分派各數(shù)據(jù)位。

(2)海明碼的每一位位碼H：(涉及數(shù)據(jù)位和校驗(yàn)位)由多個(gè)校驗(yàn)位校驗(yàn)，其關(guān)系是被

校驗(yàn)的每一位位號(hào)要等于校驗(yàn)它的各校驗(yàn)位的位號(hào)之和。

13、簡述CRC碼的糾錯(cuò)原理。

答：CRC碼是一種糾錯(cuò)能力較強(qiáng)的編碼。在進(jìn)行校驗(yàn)時(shí)，將CRC碼多項(xiàng)式與生成多項(xiàng)

式G(X)相除，若余數(shù)為0,則表白數(shù)據(jù)對(duì)的；當(dāng)余數(shù)不為0時(shí)，說明數(shù)據(jù)有錯(cuò)。只要選擇

適當(dāng)?shù)纳啥囗?xiàng)式G(X),余數(shù)與CRC四犯錯(cuò)位位置的相應(yīng)關(guān)系是一定的，由此可以用余數(shù)

作為依據(jù)判斷犯錯(cuò)位置從而糾正錯(cuò)碼。

14、運(yùn)算器由哪幾部分組成？

答：運(yùn)算器的基本結(jié)構(gòu)應(yīng)涉及以下幾個(gè)部分：

(1)能實(shí)現(xiàn)算術(shù)和邏輯運(yùn)算功能的部件ALU：

(2)存放待加工的信息或加工后的結(jié)果信息的通用寄存器組；

(3)按操作規(guī)定控制數(shù)據(jù)輸入的部件：多路開關(guān)或數(shù)據(jù)鎖存器；

(4)按操作規(guī)定控制數(shù)據(jù)輸出的部件：輸出移位和多路開關(guān)；

(5)計(jì)算器與其它部件進(jìn)行信息傳送的總線以及總線接受器與發(fā)送器：總線接受

器與發(fā)送器通常是由三態(tài)門構(gòu)成的。

15、主存儲(chǔ)器有哪些性能指標(biāo)？它們的含義是什么？

答：存儲(chǔ)器的性能指標(biāo)是對(duì)存儲(chǔ)器進(jìn)行設(shè)計(jì)、使用和提高時(shí)的重要依據(jù)，存儲(chǔ)器性能指標(biāo)也

稱為存儲(chǔ)器參數(shù)。

(1)存儲(chǔ)容量是指一個(gè)功能完備的存儲(chǔ)器所能容納的二進(jìn)制信息總量，即可存儲(chǔ)多少位

二進(jìn)制信息代碼。

(2)存儲(chǔ)器速度：存儲(chǔ)器取數(shù)時(shí)間和存儲(chǔ)器存取周期

(3)數(shù)據(jù)傳輸率：單位時(shí)間可寫入存儲(chǔ)器或從存儲(chǔ)器取出信息的最大數(shù)量，稱為數(shù)據(jù)傳

輸率或稱為存儲(chǔ)器傳輸帶寬bM

(4)可靠性存儲(chǔ)器的可靠性是指在規(guī)定期間內(nèi)存儲(chǔ)器無端障的情況，??般用平均無端障

時(shí)間MTBF來衡量。

(5)價(jià)格：又稱成本，它是衡量主存儲(chǔ)器經(jīng)濟(jì)性能的重要指標(biāo)。

16、主存的基本組成有哪些部分？各部分重要的功能是什么？

答：主存儲(chǔ)器的基本組成：

(1)貯存信息的存儲(chǔ)體。一般是一個(gè)全體基本存儲(chǔ)單元按照一定規(guī)則排列起來的存儲(chǔ)

陣列。存儲(chǔ)體是存儲(chǔ)器的核心。

(2)信息的尋址機(jī)構(gòu)，即讀出和寫入信息的地址選擇機(jī)構(gòu)。這涉及：地址寄存器(MAR)

和地址譯碼器。地址譯碼器完畢地址譯碼，地址寄存器具有地址緩沖功能。

(3)存儲(chǔ)器數(shù)據(jù)寄存器MDR。在數(shù)據(jù)傳送中可以起數(shù)據(jù)緩沖作用。

(4)寫入信息所需的能源，即寫入線路、寫驅(qū)動(dòng)器等。

(5)讀出所需的能源和讀出放大器，即讀出線路、讀驅(qū)動(dòng)器和讀出放大器。

(6)存儲(chǔ)器控制部件。涉及主存時(shí)序線路、時(shí)鐘脈沖線路、讀邏輯控制線路，寫或重

寫邏輯控制線路以及動(dòng)態(tài)存儲(chǔ)器的定期刷新線路等，這些線路總稱為存儲(chǔ)器控制部件。

17、靜態(tài)MOS存儲(chǔ)元、動(dòng)態(tài)MOS存儲(chǔ)元各有什么特點(diǎn)？

答：在MOS半導(dǎo)體存儲(chǔ)器中，根據(jù)存儲(chǔ)信息機(jī)構(gòu)的原理不同，又分為靜態(tài)MOS存儲(chǔ)器

(SRAM)和動(dòng)態(tài)MOS存儲(chǔ)器(DRAM),前者運(yùn)用雙穩(wěn)態(tài)觸發(fā)器夾保存信息,只要不斷

電，信息不會(huì)丟失，后者運(yùn)用MOS電容存儲(chǔ)電荷來保存信息，使用時(shí)需不斷給電容充電才

干使信息保持。

18、什么是刷新？為什么要刷新？有哪幾種常用的刷新方式？

答：對(duì)動(dòng)態(tài)存儲(chǔ)器要每隔一定期間(通常是2ms)給所有基本存儲(chǔ)元的存儲(chǔ)電容補(bǔ)充一

次電荷，稱為RAM的刷新，2ms是刷新間隔時(shí)間。由于存放信息的耳荷會(huì)有泄漏，動(dòng)態(tài)存

儲(chǔ)器的電荷不能象靜態(tài)存儲(chǔ)器電路那樣，由電源經(jīng)負(fù)載管源源不斷地補(bǔ)充，時(shí)間一長，就會(huì)

丟失信息，所以必須刷新。常用的刷新方式有兩種：集中式刷新、分布式刷新。

19、簡要說明提高存儲(chǔ)器速度有哪些措施？

答：高速緩沖存儲(chǔ)器、多體交叉存儲(chǔ)器。

20、Cache有哪些特點(diǎn)？

答：Cache具有如下特點(diǎn)：

(1)位于CPU與主存之間，是存儲(chǔ)器層次結(jié)構(gòu)中級(jí)別最高的一級(jí)。

(2)容量比主存小，目前一般有數(shù)KB到數(shù)MB。

(3)速度一般比主存快5~10倍，通常由存儲(chǔ)速度高的雙極型三極管或SRAM組成。

(4)其容量是主存的部分副本。

(5)可用來存放指令，也可用來存放數(shù)據(jù)。

（6）快存的功能所有由硬件實(shí)現(xiàn)，并對(duì)程序員透明。

21、如何區(qū)別存儲(chǔ)器和寄存器？兩者是一回事的說法對(duì)嗎？

答：存儲(chǔ)器和寄存器不是一回事。存儲(chǔ)器在CPU的外邊，專門月來存放程序和數(shù)據(jù)，

訪問存儲(chǔ)器的速度較慢。寄存器屬于CPU的一部分，訪問寄存器的返度不久。

22、存儲(chǔ)器的重要功能是什么？為什么要把存儲(chǔ)系統(tǒng)提成若干個(gè)不同層次？重要有哪些層

次？

答：存儲(chǔ)器的重要功能是用來保存程序和數(shù)據(jù)。存儲(chǔ)系統(tǒng)是由幾個(gè)容量、速度和價(jià)格各

不相同的存儲(chǔ)器用硬件、軟件以及硬件與軟件相結(jié)合的方法連接起來的系統(tǒng)。把存儲(chǔ)系統(tǒng)提

成若干個(gè)不同層次的目的是為了解決存儲(chǔ)容量、存取速度和價(jià)格之間的矛盾。由高速緩沖存

儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器構(gòu)成的三級(jí)存儲(chǔ)系統(tǒng)可以分為兩個(gè)層次，其中高速緩沖和主存

間稱為Cache一主存存儲(chǔ)層次（Cache存儲(chǔ)系統(tǒng)）；主存和輔存間稱為主存一輔存存儲(chǔ)層次

（虛擬存儲(chǔ)系統(tǒng)）。

23、說明存儲(chǔ)周期和存取時(shí)間的區(qū)別。

答：存取周期是指主存進(jìn)行一次完整的讀寫操作所需的所有時(shí)間，即連續(xù)兩次訪問存儲(chǔ)器操

作之間所需要的最短時(shí)間。存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完畢該操作所經(jīng)歷的時(shí)

間。存取周期一定大于存取時(shí)間。

24、指令格式設(shè)計(jì)的準(zhǔn)則有哪些？

答：一臺(tái)計(jì)算機(jī)選擇如何的指令格式，涉及多方面因素。一般規(guī)定指令的字長要短一些,

以得屆時(shí)間和空間上的優(yōu)勢。但指令也必須有足夠的長度以利于增長信息量。再者，指令字

長一般應(yīng)是機(jī)器字符長度的整數(shù)倍以便存儲(chǔ)系統(tǒng)的管理。此外，指令格式的設(shè)計(jì)還與如何選

定指令中操作數(shù)地址的位數(shù)有關(guān)。

25、指令是靈活多變的，體現(xiàn)在哪些方面？

答：指令是靈活多變的，重要體現(xiàn)在以下幾個(gè)方面：指令格式多樣；尋址方式豐富；指

令類型多種：操作碼位數(shù)可隨地址碼個(gè)數(shù)變化而變化（擴(kuò)展操作碼方式）：指令長度可變等。

26、試比較基址尋址和變址尋址的異同點(diǎn)。

答：基址尋址方式和變址尋址方式，在形式上是類似的。但用戶可使用變址尋址方式編

寫程序，而基址尋址方式中對(duì)于基址寄存器，用戶程序無權(quán)操作和修改，由系統(tǒng)軟件管理控

制程序使用特權(quán)指令來管理的.再者基址尋址方式重要用以解決程序在存儲(chǔ)器中的定位和擴(kuò)

大尋址空間等問題。

27、堆棧是什么？它有什么特點(diǎn)？功能有哪些？

答：(1)堆棧的概念

?是若干個(gè)存儲(chǔ)單元(或寄存器)的有序集合，它順序地存放一組元素。

?數(shù)據(jù)的存取都只能在棧頂單元內(nèi)進(jìn)行，即數(shù)據(jù)的進(jìn)棧與出棧都只能通過棧頂單元

這個(gè)“出入口”。

?堆棧中的數(shù)據(jù)采用“先進(jìn)后出”或“后進(jìn)先出”的存取工作方式。

(2)堆棧結(jié)構(gòu)在計(jì)算機(jī)中的作用

?具有堆棧結(jié)構(gòu)的機(jī)器使用零地址指令，這不僅合指令長度短，指令結(jié)構(gòu)簡樸，

機(jī)器硬件簡化。

?實(shí)現(xiàn)程序調(diào)用，子程序嵌套調(diào)用和遞歸調(diào)用。

?對(duì)于“中斷”技術(shù)，堆棧更是不可缺少的，保存“斷點(diǎn)”和“現(xiàn)場”。

(3)堆棧的操作

設(shè)數(shù)據(jù)進(jìn)棧方向?yàn)閺母叩刂废虻偷刂钒l(fā)展，當(dāng)向堆棧壓入數(shù)據(jù)時(shí)，SP的內(nèi)容先自動(dòng)遞

減而指向一個(gè)新的空棧頂單元，再把數(shù)據(jù)寫入此棧頂單元；當(dāng)數(shù)據(jù)彈出堆棧時(shí)，立即讀出

SP所指向的棧頂單元內(nèi)容，再把SP內(nèi)容自動(dòng)遞增而指向新的棧頂位置。即

PUSHX；(SP)-ITSP

(X)—(SP)

POPX；((SP))fX

(SP)+1->SP

28、指令長度和機(jī)器字長有什么關(guān)系？半字長指令、單字長指令、雙字長指令分別表達(dá)什

么？

答：指令長度與機(jī)器字長沒有固定關(guān)系，指令長度可以等于機(jī)器字長，也可以大于或小

于機(jī)器字長。通常，把指令長度等于機(jī)器字長的指令稱為單字長指令；指令長度等于半個(gè)機(jī)

器字長的指令稱為半字長指令；指令長度等于兩個(gè)機(jī)器字長的指令稱為雙字長指令。

29、計(jì)算機(jī)進(jìn)行程序控制工作的基本原理是如何的？

答：程序控制原理：

（1）編程；

（2）送MM（通過輸入設(shè)備）：

（3）機(jī)器工作時(shí)，是按一定的序列逐條取出指令，分析指令，執(zhí)行指令，并自動(dòng)轉(zhuǎn)到

下一條指令執(zhí)行，直到程序規(guī)定的任務(wù)完畢；

（4）程序控制由控制器承擔(dān)，程序存儲(chǔ)由存儲(chǔ)器完畢。

30、捽制器的基本功能是什么？基本絹成部件涉及哪叱？

答：控制器的基本功能就是負(fù)責(zé)指令的讀出，進(jìn)行辨認(rèn)和解釋，并指揮協(xié)調(diào)各功能部件

執(zhí)行指令?？刂破鞯幕窘Y(jié)構(gòu)涉及：指令部件、時(shí)序部件、微操作控制線路、中斷控制邏輯。

31、微程序控制的基本思想是什么？

答：微程序控制技術(shù)在現(xiàn)今計(jì)算機(jī)設(shè)計(jì)中得到廣泛的采用，其實(shí)質(zhì)是用程序設(shè)計(jì)的思想

方法來組織操作控制邏輯。

32、說明機(jī)器指令和微指令的關(guān)系。

答：抽象級(jí)別不同。機(jī)器指令是由一組二進(jìn)制代碼組成的。微指令是具有微地址的控制

字。一系列微指令的有序集合構(gòu)成微程序。在微程序控制邏輯法中，機(jī)器指令由微程序?qū)崿F(xiàn)。

格式不同。機(jī)器指令涉及操作碼和操作數(shù)地址碼字段，微指令根據(jù)編譯法的不同有多種情況,

一般涉及微操作信息和下地址字段。

33、控制器有哪幾種控制方式？各自有什么特點(diǎn)？

答：控制器的控制方式可以分為3種：同步控制方式、異步控制方式和聯(lián)合控制方式。

同步控制控制方式的各項(xiàng)操作都由統(tǒng)一的時(shí)序信號(hào)控制，在每個(gè)機(jī)器周期中產(chǎn)生統(tǒng)一數(shù)

目的節(jié)拍電位和工作脈沖。這種控制方式設(shè)計(jì)簡樸，容易實(shí)現(xiàn)；但是對(duì)于許多簡樸指令來說

會(huì)有較多的空閑時(shí)間，導(dǎo)致較大數(shù)量的時(shí)間浪費(fèi)，從而影響了指令的執(zhí)行速度。

異步控制方式的各項(xiàng)操作不采用統(tǒng)一的時(shí)序信號(hào)控制，而根據(jù)指令或部件的具體情況決

定，需要多少時(shí)間，就占用多少時(shí)間。異步控制方式?jīng)]有時(shí)間上的浪費(fèi)，因而提高了機(jī)器的

效率，但是控制比較復(fù)雜。

聯(lián)合控制方式是同步控制和異步控制相結(jié)合

34、指令和數(shù)據(jù)都存放在主存，婦何辨認(rèn)從主存儲(chǔ)器中取出的是指令還是數(shù)據(jù)？

答：指令和數(shù)據(jù)都存放在主存，它們都以二進(jìn)制代碼形式出現(xiàn)，區(qū)分的方法為：

（1）取指令或數(shù)據(jù)時(shí)所處的機(jī)器周期不同：取指周期取出的是指令；分析、取數(shù)或執(zhí)

行周期取出的是數(shù)據(jù)。

（2）取指令或數(shù)據(jù)時(shí)地址的來源不同：指令地址來源于程序計(jì)算器；數(shù)據(jù)地址來源于

地加形成部件C

35、什么是微指令和微操作？微程序和機(jī)器指令有何關(guān)系？微程序和程序之間有何關(guān)系？

答：微指令是控制計(jì)算機(jī)各部件完畢某個(gè)基本微操作的命令。微操作是指計(jì)算機(jī)中最

基本的、不可再分解的操作。微指令和微操作是一一相應(yīng)的，微指令是微操作的控制信號(hào)，

微操作是微指令的操作過程。微指令是若干個(gè)微命令的集合。微程序是機(jī)器指令的實(shí)時(shí)解釋

器，每一條機(jī)器指令都相應(yīng)一個(gè)微程序。

微程序和程序是兩個(gè)不同的概念。微程序是由微指令組成的，用于描述機(jī)器指令，事實(shí)

上是機(jī)器指令的實(shí)時(shí)解釋器，微程序是由計(jì)算機(jī)的設(shè)計(jì)者事先編制好并存放在控制存儲(chǔ)器中

的，一般不提供應(yīng)用戶；程序是由機(jī)器指令組成的，由程序員事先編制好并存放在主存放器

中。

36、比較水平微指令和垂直微指令的優(yōu)缺陷。

答：（1）水平型微指令并行操作能力強(qiáng)、效率高并且靈活性強(qiáng)，而垂直型微指令則較

差。（2）水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。3）由水平型微

指令解釋指令的微程序，因而具有微指令字比較長，但微程序短的特點(diǎn)，而垂直型微指令則

正好相反。

（4）水平型微指令用戶難以掌握，而垂直型微指令與指令相似，相對(duì)來說比較容易。

37、比較單總線、雙總線和多總線結(jié)構(gòu)的性能特點(diǎn)。

答：在單總線結(jié)構(gòu)中，規(guī)定連接到總線上的邏輯部件必須高速運(yùn)營，以便在某些設(shè)備需

要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否

則，由于一條總線由多種功能部件共用，也許導(dǎo)致很大的時(shí)間延遲。

在雙總線結(jié)構(gòu)中，存在2種總線：存儲(chǔ)總線，用于CPU與主存儲(chǔ)器的信息互換；I/O

總線，用于外設(shè)與主機(jī)的信息互換。

在雙總線結(jié)構(gòu)的基礎(chǔ)之上，為了使高速外設(shè)（如磁盤機(jī)）能高速度地與主存儲(chǔ)器進(jìn)行數(shù)據(jù)

互換，在高速外設(shè)與主存儲(chǔ)器之間可以增設(shè)直接存儲(chǔ)器訪問（DMA：DirectMemoryAccess）

方式的高速I/O總線（DMA總線），從而形成多總線結(jié)構(gòu)

38、什么叫總線周期、時(shí)鐘周期、指令周期？它們之間一般芍什么關(guān)系？

答：時(shí)鐘周期是系統(tǒng)T作的最小時(shí)間單位.它由計(jì)算機(jī)主頻決定：總線周期指總線卜兩

個(gè)設(shè)備進(jìn)行一次信息傳輸所需要的時(shí)間（如CPU對(duì)存儲(chǔ)器或I/O端匚進(jìn)行一次讀/寫操作所

需的時(shí)間）；指令周期指CPU執(zhí)行一條指令所需要的時(shí)間。

三者之間的關(guān)系是:時(shí)鐘周期是基本動(dòng)作單位;一個(gè)總線周期通常由n個(gè)時(shí)鐘周期組成:

而一個(gè)指令周期中也許包具有一個(gè)或幾個(gè)總線周期，也也許一個(gè)總線周期都沒有，這取決于

該指令的功能。

39、說明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。

答：重要影響有以下三方面：

（1）最大存儲(chǔ)容量

單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長所決定的也許地址總線。

雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響

（2）指令系統(tǒng)

雙總線系統(tǒng)，必須有專門的I/O指令系統(tǒng)

單總線系統(tǒng)，訪問內(nèi)存和I/O使用相同指令

（3）吞吐量

總線數(shù)量越多，吞吐能力越大

40、接口電路在系統(tǒng)結(jié)構(gòu)中的作用是什么？

答：外設(shè)接口（或叫作I/O接口）是主機(jī)和外設(shè)（控制器）之間的實(shí)體部件，是實(shí)現(xiàn)主機(jī)與

外設(shè)之間信息互換所必不可少的硬件支持。

41、接口電路應(yīng)具有哪些基本功能？

答：接口電路應(yīng)具有的基本的功能：（1）數(shù)據(jù)的暫存與緩沖；（2）保存設(shè)備的工作

狀態(tài)；（3）信息互換方式的控制：（4）通信聯(lián)絡(luò)控制；（5）外設(shè)的辨認(rèn)；（6）數(shù)據(jù)格式

的變換控制。

42、外部設(shè)備在系統(tǒng)中如何編址，如何與主機(jī)連接？

答：通常根據(jù)與存儲(chǔ)器地址的關(guān)系，有兩種編址方式。

（1）統(tǒng)一編址：指外設(shè)接口中的I/O寄存器和主存單元同樣看待，將它們和主存單元

絹合在一起編排地址：或者說,將中存的一部分地址空間用作I/O地處空間.這樣就可以用

訪問主存的指令去訪問外設(shè)的某個(gè)寄存器，因而也就不需要專門的I/O指令，可以簡化CPU

的設(shè)計(jì)。

（2）單獨(dú)編址：為了更清楚地區(qū)別I/O操作和存儲(chǔ)器操作，I/O地址通常與存儲(chǔ)地址分

開獨(dú)立編址。這樣，在系統(tǒng)中就存在了另一種與存儲(chǔ)地址無關(guān)的I/O地址，CPU也必須具有

專用于輸入輸出操作的I/O指令和控制邏輯。

43、什么是I/O組織方式？有哪幾種I/O組織方式？各自的特點(diǎn)是什么？

答：I/O組織是指計(jì)算機(jī)主機(jī)與外部設(shè)備之間的信息互換方式。計(jì)算機(jī)主機(jī)與外設(shè)之間

的信息互換方式有5種：程序查詢式、中斷式、DMA式、通道式、外圍解決機(jī)方式。

從系統(tǒng)結(jié)構(gòu)的觀點(diǎn)看，前兩種方式是以CPU為中心的控制，都需要CPU執(zhí)行程序來進(jìn)

行I/O數(shù)據(jù)傳送，而DMA式和通道式這兩種方式是以主存貯器為中心的控制，數(shù)據(jù)可以在

主存和外設(shè)之間直接傳送。對(duì)于最后一種方式，則是用微型或小型計(jì)算機(jī)進(jìn)行輸入和輸出控

制。程序查詢和程序中斷方式合用于數(shù)據(jù)傳輸率比較低的外設(shè)，而DMA、通道和外圍解決

機(jī)使用于數(shù)據(jù)傳輸率比較高的外設(shè)。程序查詢式控制簡樸，但系統(tǒng)效率很低；中斷式通過服

務(wù)程序完畢數(shù)據(jù)互換，實(shí)現(xiàn)了主機(jī)與外設(shè)的并行性；DMA式通過硬件實(shí)現(xiàn)了數(shù)據(jù)傳送，速

度快，但只能控制同一類外設(shè);通道式采用執(zhí)行通道程序?qū)崿F(xiàn)對(duì)不同類型設(shè)備的控制和管理,

并行性進(jìn)一步提高；外圍解決機(jī)方式具有更大的靈活性和并行性。

44、查詢方式和中斷方式的重要異同點(diǎn)是什么？

答：兩種方式都是以CPU為中心的控制方式，都需要CPU執(zhí)行程序來進(jìn)行I/O數(shù)據(jù)傳

送。程序查詢式控制簡樸，但系統(tǒng)效率很低，無法實(shí)現(xiàn)并行操作；中斷式通過服務(wù)程序完畢

數(shù)據(jù)互換，實(shí)現(xiàn)了主機(jī)與外設(shè)的并行性。

45、什么是中斷？中斷技術(shù)給計(jì)算機(jī)系統(tǒng)帶來了什么作用？

答：中斷是指這樣一個(gè)過程：當(dāng)計(jì)算機(jī)執(zhí)行正常程序時(shí)，系統(tǒng)中已現(xiàn)某些異常情況或特

殊請(qǐng)求，CPU暫停它正在執(zhí)行的程序，而轉(zhuǎn)去解決所發(fā)生的事件；CPU解決完畢后，自動(dòng)

返回到本來被中斷了的程序繼續(xù)運(yùn)營。中斷的作用：（1）主機(jī)與外部設(shè)備并行工作；（2）

實(shí)現(xiàn)實(shí)時(shí)解決；（3）硬件故障解決；（4）實(shí)現(xiàn)多道程序和分時(shí)操作。

46、中斷系統(tǒng)為什么要進(jìn)行中斷判優(yōu)？何時(shí)進(jìn)行中斷判優(yōu)？如何進(jìn)行判優(yōu)？

答：（1）中斷優(yōu)先級(jí)有兩個(gè)方面的含義：（A）一是中斷請(qǐng)求與CPU現(xiàn)行程序優(yōu)先級(jí)

的問題；（B）另一含義是各中斷源之間，誰更迫切的問題。（2）方法：（A）軟件；（B）

硬件：為了得到較高的效率，一般采用硬件判優(yōu)方法。判優(yōu)邏輯隨著判優(yōu)方案的不同可有不

同的結(jié)構(gòu)，其組成部分既也許在設(shè)備接口之中，也也許在CPU內(nèi)部，也也許這兩部分都有。

其作用是決定CPU的響應(yīng)并且找出最高優(yōu)先請(qǐng)求者,假如擬定接受這個(gè)請(qǐng)求的話，就由CPU

發(fā)出中斷響應(yīng)信號(hào)INTA.（C）軟硬件結(jié)合。中斷判優(yōu)發(fā)生在中斷過程的第二步，中斷請(qǐng)

求之后，中斷響應(yīng)之前。

47、外部設(shè)備有哪些重要功能？可以分為哪些大類？各類中有哪些典型設(shè)備？

答：外部設(shè)備的重要功能有數(shù)據(jù)的輸入、輸出、成批存儲(chǔ)以及對(duì)信息的加工解決等。

外部設(shè)備可以分為五大類：輸入輸出設(shè)備、輔助存儲(chǔ)器、終端設(shè)備、過程控制設(shè)備和脫機(jī)設(shè)

備。其典型設(shè)備有鍵盤、打印機(jī)、磁盤、智能終端、數(shù)/模轉(zhuǎn)換器和鍵盤一軟盤數(shù)據(jù)站等。

48、磁表面存儲(chǔ)器的特點(diǎn)有哪些？

答：磁表面存儲(chǔ)器有如下顯著的特點(diǎn)：

（1）存儲(chǔ)密度高，記錄容量大，每位價(jià)格低；

（2）記錄介質(zhì)可以反亞使用；

（3）記錄信息可長時(shí)間保存而不致丟失;

(4)非破壞性讀出，讀出時(shí)不需再生信息;

(5)存取速度較低，機(jī)械結(jié)構(gòu)復(fù)雜，對(duì)工作環(huán)境規(guī)定較嚴(yán)。

三、分析與計(jì)算題

1、設(shè)機(jī)器字長32位，定點(diǎn)表達(dá)，尾數(shù)31位，數(shù)符1位，問：

(1)定點(diǎn)原碼整數(shù)表達(dá)時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少?

(2)定點(diǎn)原碼小數(shù)表達(dá)時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少?

答：(1)定點(diǎn)原碼整數(shù)表達(dá)：

n111111111111111111111111111

數(shù)值=(23-1))0

n111111111111111111111111111

最大負(fù)數(shù)：

數(shù)值=-(231-1)io

(2)定點(diǎn)原碼小數(shù)表達(dá)：

最大正數(shù)=(1-2-31)io

最大負(fù)數(shù)=-(1-2-31)io

2、現(xiàn)有1024X1的存儲(chǔ)芯片，若用它組成容量為16Kx8的存儲(chǔ)器。試求：

(1)實(shí)現(xiàn)該存儲(chǔ)器所需的芯片數(shù)量？

(2)若將這些芯片分裝在若干個(gè)塊板上，每塊板的容量為4KX8,該存儲(chǔ)器所需的地

址線總位數(shù)是多少？其中幾位用于選板？幾位用于選片？幾位用作片內(nèi)地址？

答：(1)需1024X1的芯片128片。

(2)該存儲(chǔ)器所需的地址線總位數(shù)是14位，其中2位用于選板，2位用于選片，10位用

作片內(nèi)地址。

3、設(shè)存儲(chǔ)器容量為32位，字長64位，模塊數(shù)m=8,分別用順序方式和交叉方式進(jìn)行組

織。若存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為64位，總線傳送周期為50ns,則順序存儲(chǔ)

器和交叉存儲(chǔ)器帶寬各是多少？

答：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=8個(gè)字的信息總量都是：

q=64位x8=512位

順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是：

t2=mT=8x200ns=1600ns=16x107（S）

tl=T+（m-1）t=200ns+7x50ns=550ns=5.5x107（S）

順序存儲(chǔ)器帶寬W2=q/t2=512/（16x10，）=32xl（）7（位/S）

交叉存儲(chǔ)器帶寬W1=q/tl=512/（5.5X10-7）=73x0（位/S）

4、CPU的地址總線16根（A15~A0,AO是低位），雙向數(shù)據(jù)總線16根（D15~D0）,控制總線

中與主存有關(guān)的信號(hào)有!MREQ（允許訪存，低電平有效），R/!W（高電平讀命令，低電平

寫命令）。主存地址空間分派如下：0-8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192

起一共32K地址空間為用戶程序區(qū)，最后（最大地址）4K地址空間為系統(tǒng)程序工作區(qū)。如

圖1所示。上述地址為十進(jìn)制，按字編址?，F(xiàn)有如下芯片。

EPROM：8KX16位（控制端僅有!CS）,16位X8位

SRAM：16Kxi位，2KX8位，4Kxi6位，8Kxi6位

請(qǐng)從上述芯片中選擇芯片設(shè)計(jì)該計(jì)算機(jī)的主存儲(chǔ)器，畫出主存邏輯框圖。

圖1地址分派情況

答:主存地址分布及芯片連接圖如圖2所示。根據(jù)給定條件，選用EPROM8Kxi6位芯

片1片，SRAM8Kxi6位芯片4片，4Kxi6位芯片1片、3:8譯碼器1片，，與非門及反向

器。

A|2-Ao進(jìn)行片內(nèi)譯碼

AFA”進(jìn)行片外譯碼A組)

圖2主存地址分布及芯片連接圖

5、某計(jì)算機(jī)指令字長16位，地址碼是6位，指令有無地址、一地力二和二地址3種格式，

設(shè)有N條二地址指令，無地址指令M條，試問1地址指令最多有多少條？

解：設(shè)1地址指令有X條

((24-N)*26-X)*26=M

得：X=(24-N)*26-M*2-6

6、假設(shè)某計(jì)算機(jī)指令長度為20位，具有雙操作數(shù)、單操作數(shù)和無操作數(shù)3類指令格式，

每個(gè)操作數(shù)地址規(guī)定用6位表達(dá)。問：若操作碼字段固定為8位，現(xiàn)已設(shè)計(jì)出m條雙

操作數(shù)指令，n條無操作數(shù)指令，在此情況下，這臺(tái)計(jì)算機(jī)最多可以設(shè)計(jì)出多少條單操

作數(shù)指令？

答：由于設(shè)定所有指令采用8位固定的OP字段，故這臺(tái)計(jì)算機(jī)最多的指令條數(shù)為28=256

條。因此最多還可以設(shè)計(jì)出(256-m-n)條單操作數(shù)指令。

7、有4級(jí)流水線分別完畢取指、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果4步操作，假設(shè)完畢各步

操作的時(shí)間依次為100ns、80ns、50ns0

(1)流水線的操作周期應(yīng)設(shè)計(jì)為多少？

(2)若相鄰2條指令發(fā)生數(shù)據(jù)相關(guān)，井且在硬件上不采用措施，那么第2條指令要推遲

多少時(shí)間進(jìn)行？

(3)假如在硬件設(shè)計(jì)上加以改善，至少需推遲多少時(shí)間？

解：

(1)流水線的操作時(shí)鐘周期I按四步操作中最長時(shí)間來考慮，所以l=100ns。

(2)兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：

ADDR)?R2，R3;R，2+R3->RI

SUBR4,RI，R5；RI-R5->R4

兩條指令在流水線中執(zhí)行情況如表6-4所示：

ADD指令在時(shí)鐘4時(shí)將結(jié)果寫入寄存器堆(R),但SUB指令在時(shí)鐘3時(shí)讀寄存器堆

(Ri)o本來ADD指令應(yīng)先寫入Ri，SUB指令后讀RI，結(jié)果變成SUB指令先讀RI,ADD

指令后寫Ri，因而了發(fā)生兩條指令間數(shù)據(jù)相關(guān)。假如硬件上不采用措施，第2條指令SUB

應(yīng)至少推遲2個(gè)操作時(shí)鐘周期(2X100ns)0

(3)假如硬件上加以改善(采用旁路技術(shù))，可推遲1個(gè)操作時(shí)鐘周期(100ns)0

8、指令流水線右取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(MEM)、寫回寄存器堆(WB)五個(gè)

過程段，共有20條指令連續(xù)輸入此流水線。

(1)畫出流水解決的時(shí)空?qǐng)D，假設(shè)時(shí)鐘周期為100ns。

(2)求流水線的實(shí)際吞吐率(單位時(shí)間里執(zhí)行完畢的指令數(shù))。

解：⑴

n________20=8.33*106條/秒

(K+n-\)T~(5+20-l)H00*10-9

9、某系統(tǒng)總線的一個(gè)存取