《電工與電子技術(shù)》課件第18章

第18章觸發(fā)器18.1觸發(fā)器的基本概念及邏輯功能18.2觸發(fā)器邏輯功能的表示方法18.1觸發(fā)器的基本概念及邏輯功能

18.1.1觸發(fā)器的基本概念

在復(fù)雜的數(shù)字電路中，不但要對二進制信號進行算術(shù)運算和邏輯運算，而且還經(jīng)常要求將這些信號和運算的結(jié)果保存起來。這樣，就要求數(shù)字電路中應(yīng)包含有記憶功能的基本單元，觸發(fā)器就是具有記憶一位二進制碼功能的基本單元。

觸發(fā)器有兩個基本特征：①它有兩個穩(wěn)定狀態(tài)，可以分別用于表示二進制碼0和1；②在輸入信號的作用下，它的兩個穩(wěn)定的工作狀態(tài)可以相互轉(zhuǎn)換(被置1或0)，輸入信號消失后，新的穩(wěn)定狀態(tài)能夠保持下來。從這兩個特征可說明觸發(fā)器具有記憶功能。18.1.2觸發(fā)器的邏輯功能

1.基本RS觸發(fā)器

基本RS觸發(fā)器又稱為RS鎖存器，它是一種形式最簡單的觸發(fā)器，其電路結(jié)構(gòu)和邏輯符號如圖18.1所示。

從圖18.1(a)可知基本RS觸發(fā)器是用兩個與非門組成的，且G1和G2兩個與非門的性能和作用都相同，SD稱為置位端，RD稱為復(fù)位端。其邏輯功能分析如下：

當(dāng)SD=1，RD=0時，Q=1，Q=0，觸發(fā)器被置于1。此時SD=1，則SD=0，G1門輸入為0(SD·Q=0)，使輸出為Q=0，Q=1，觸發(fā)器置1，Qn+1=1。圖18.1基本RS觸發(fā)器(a)電路結(jié)構(gòu)；(b)邏輯符號當(dāng)SD=0，RD=1時，Q=0，Q=1，觸發(fā)器被置于0。此時SD=0，則SD=1，RD=1，則RD=0，G2門的輸入為0(RD·Q=0)，使輸出Q=1，Q=0，觸發(fā)器置0，Qn+1=0。

當(dāng)SD=RD=0，SD=RD=1時，電路處于保持功能，Qn=Qn+1=1。

當(dāng)SD=RD=1，SD=RD=0時，Q=Q=0或Q=Q=1，是一個不確定狀態(tài)，此時無法確定觸發(fā)器的狀態(tài)。

把觸發(fā)器原來的狀態(tài)(現(xiàn)態(tài))用Qn表示，觸發(fā)器變化后新狀態(tài)(次態(tài))用Qn+1表示，可將上述邏輯關(guān)系列成真值表18.1，稱為觸發(fā)器特性表(功能表)。從表18.1可見，基本RS觸發(fā)器有三個穩(wěn)定的工作狀態(tài)，即保持功能、置1功能和置0功能，還存在一個不確定狀態(tài)。

【例18.1】

圖18.2所示為基本RS觸發(fā)器電路和輸入端SD、RD的信號波形，試求Q和Q端的輸出波形，設(shè)t=0時刻Qn=0(初始狀態(tài))。

解根據(jù)表18.1觸發(fā)器的狀態(tài)，可畫出Q和Q的波形(見圖18.2)。

由于RS觸發(fā)器的輸出受到輸入信號電平的直接控制，因而其輸出隨輸入信號的變化而變化。此時的輸入信號易受到干擾，影響輸出正確結(jié)果。另外，其同步性較差，與其它觸發(fā)器配合使用時工作也無法協(xié)調(diào)，為此，需引入由時鐘控制的觸發(fā)器。圖18.2例18.1基本RS觸發(fā)器及信號波形

2.同步RS觸發(fā)器

在數(shù)字系統(tǒng)中，往往要求觸發(fā)器最終的輸出狀態(tài)不僅由輸入端所加的觸發(fā)信號來決定，而且對觸發(fā)信號的響應(yīng)時間需要有另一個輔助控制信號來決定。即要求觸發(fā)器在輔助信號沒有到來之前，即使有觸發(fā)信號，它對觸發(fā)器也不起作用。這個起輔助作用的信號稱為同步信號或時鐘脈沖，也稱為時鐘信號，簡稱時鐘，用CP(ClockPulse)表示。受時鐘信號控制的觸發(fā)器稱為時鐘控制觸發(fā)器。圖18.3所示為同步RS觸發(fā)器的邏輯圖和邏輯符號。圖18.3同步RS觸發(fā)器(a)邏輯圖；(b)邏輯符號

(1)同步RS觸發(fā)器的電路結(jié)構(gòu)由兩部分組成：與非門G1、G2組成基本RS觸發(fā)器，與非門G3、G4組成輸入控制電路。圖中CP為時鐘脈沖輸入端，簡稱時鐘控制端或CP端。

(2)邏輯功能：當(dāng)CP=0時，G3、G4門被封鎖，輸出為1(SD=RD=1)，無論S、R的信號如何變化，觸發(fā)器的狀態(tài)都保持不變，即Qn+1=Qn。當(dāng)CP=1時，G3、G4門開放，R、S端的輸入信號經(jīng)G3、G4反相后加到G1、G2組成的基本RS觸發(fā)器，使Q和Q隨輸入信號(R、S)狀態(tài)變化而變化。它的特性如表18.2所示。從表18.2可看出，在R=S=1時，觸發(fā)器的輸出狀態(tài)不定。為了避免出現(xiàn)這種情況，應(yīng)使RS=0作為一項約束條件，使得觸發(fā)器在CP=1時的輸出狀態(tài)受到輸入信號的控制。

【例18.2】

已知同步RS觸發(fā)器的輸入信號波形如圖18.4所示，試畫出Q和Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Qn=0。

解

Q和Q端電壓波形如圖18.4所示。圖18.4例18.2信號波形

3.同步D觸發(fā)器

為避免同步RS觸發(fā)器同時出現(xiàn)R和S都為1的情況，可在R和S之間接入非門G5，如圖18.5所示。這種單輸入的觸發(fā)器稱為D觸發(fā)器，又稱為D鎖存器。

當(dāng)CP=0時，G3、G4被封鎖，輸出都為1，觸發(fā)器輸出保持原狀態(tài)不變，不受D端輸入信號的控制；當(dāng)CP=1時，G3、G4解除封鎖，可接收D端輸入的信號，當(dāng)D=1時，D=0，觸發(fā)器翻轉(zhuǎn)到1狀態(tài)，即Qn+1=1；當(dāng)D=0時，D=1，觸發(fā)器翻轉(zhuǎn)到0狀態(tài)，即Qn+1=0。由此可列出同步D觸發(fā)器的特性表，見表18.3。圖18.5D觸發(fā)器

(a)邏輯圖；(b)邏輯符號

4.主從結(jié)構(gòu)觸發(fā)器

同步觸發(fā)器在CP=1期間，當(dāng)輸入信號S、R的狀態(tài)多次改變時，同步觸發(fā)器的狀態(tài)也隨之多次發(fā)生改變，即觸發(fā)器的輸出狀態(tài)很不穩(wěn)定。為了提高觸發(fā)器工作的穩(wěn)定性和可靠性，要求在每個CP脈沖周期內(nèi)觸發(fā)器的輸出狀態(tài)只能變化一次，為此，又在同步觸發(fā)器的基礎(chǔ)上設(shè)計出了主從結(jié)構(gòu)觸發(fā)器。

1)主從RS觸發(fā)器

主從RS觸發(fā)器是由兩個同樣的同步RS觸發(fā)器組成的，但它們的時鐘信號相位相反。其電路結(jié)構(gòu)及邏輯符號如圖18.6所示。圖18.6主從RS觸發(fā)器

(a)電路結(jié)構(gòu)；(b)邏輯符號從圖18.6(a)中可知，G1~G4組成從觸發(fā)器，G5~G8組成主觸發(fā)器，反相器G9的作用是使主觸發(fā)器和從觸發(fā)器受時鐘脈沖控制。主從RS觸發(fā)器的工作原理和邏輯功能如下：

當(dāng)CP=1時，G7、G8被打開，G3、G4被封鎖，主觸發(fā)器根據(jù)R、S的狀態(tài)確定輸出狀態(tài)，而從觸發(fā)器保持原來的狀態(tài)不變。主觸發(fā)器的輸出是從觸發(fā)器的輸入。因此，從觸發(fā)器的狀態(tài)由主觸發(fā)器的狀態(tài)決定。

當(dāng)CP由1變到0時，G7、G8被鎖，即主觸發(fā)器被封鎖，其輸出不受R、S端信號的控制，保持原狀態(tài)不變。與此同時，G3、G4打開，從觸發(fā)器按主觸發(fā)器的狀態(tài)變化(翻轉(zhuǎn))，因此，在CP的周期內(nèi)觸發(fā)器只變化一次。從上面的分析可知，主從RS觸發(fā)器的邏輯功能與同步RS觸發(fā)器相同，它的工作是分兩拍進行的。在CP的一個周期中(從0到1，再從1到0)，主從結(jié)構(gòu)RS觸發(fā)器的輸出只能改變一次。主從RS觸發(fā)器在CP脈沖的下降沿觸發(fā)翻轉(zhuǎn)，其特性如表18.4所示。

從同步RS觸發(fā)器到主從RS觸發(fā)器的這一變化，克服了CP=1期間觸發(fā)器輸出狀態(tài)多次翻轉(zhuǎn)的問題。但由于主觸發(fā)器本身就是同步RS觸發(fā)器，因此輸入端S、R之間仍需遵守約束條件SR=0。

2)主從JK觸發(fā)器

雖然采用了主從結(jié)構(gòu)的觸發(fā)器能夠保證輸出狀態(tài)在每個時鐘周期內(nèi)只能改變一次，但主從RS觸發(fā)器仍需遵守RS=0的約束條件。為了在R=S=1時，觸發(fā)器的狀態(tài)也能確定，引入主從結(jié)構(gòu)JK觸發(fā)器，其電路結(jié)構(gòu)和邏輯符號如圖18.7所示。

將圖18.6和圖18.7相比較可發(fā)現(xiàn)，主從JK觸發(fā)器和主從RS觸發(fā)器的不同之處是:JK觸發(fā)器從Q引到G8門和Q引到G7門的連線將輸出信號反饋到輸入端。這兩根線在制作集成電路時已在內(nèi)部連好。為了表示與RS觸發(fā)器邏輯功能上的區(qū)別，以J、K表示兩個信號輸入端。圖18.7主從JK觸發(fā)器(a)電路結(jié)構(gòu)；(b)邏輯符號主從JK觸發(fā)器的邏輯功能如下：

當(dāng)J=0，K=0時，在CP脈沖下降沿到來時，Qn+1=Qn，保持原狀態(tài)；

當(dāng)J=0，K=1時，在CP脈沖下降沿到來時，Qn+1=0，置0狀態(tài)；

當(dāng)J=1，K=0時，在CP脈沖下降沿到來時，Qn+1=1，置1狀態(tài)；

當(dāng)J=1，K=1時，在CP脈沖下降沿到來時，Qn+1=Qn，翻轉(zhuǎn)一次。

由上述的邏輯關(guān)系可得到主從JK觸發(fā)器的特性表，如表18.5所示。從表18.5可知，觸發(fā)器的狀態(tài)轉(zhuǎn)換次數(shù)正好反映了CP脈沖的個數(shù)。由此可見，當(dāng)J、K端接高電平時，JK觸發(fā)器具有計數(shù)功能，因此時鐘脈沖又稱為計數(shù)脈沖。

【例18.3】

設(shè)JK觸發(fā)器的初始狀態(tài)Qn=0，試根據(jù)

圖18.8所示輸入波形圖畫出輸出波形圖。

解輸出波形如圖18.8所示。圖18.8例18.3波形圖

5.T觸發(fā)器

T觸發(fā)器是在時鐘脈沖CP的作用下，具有保持和翻轉(zhuǎn)功能的觸發(fā)器。T觸發(fā)器只有一個輸入端T，當(dāng)T=0時，觸發(fā)器保持原狀態(tài)；當(dāng)T=1時，在CP脈沖到達后，觸發(fā)器就翻轉(zhuǎn)一次。T觸發(fā)器的邏輯符號如圖18.9所示，其特性表如表18.6所示。從表中可看出，T=0時觸發(fā)器的狀態(tài)保持不變，T=1時在CP脈沖的作用下觸發(fā)器翻轉(zhuǎn)。圖18.9T觸發(fā)器的邏輯符號18.1.3邊沿觸發(fā)器

邊沿觸發(fā)器是指只有在時鐘信號CP的上升沿或下降沿時刻接收信號，電路的狀態(tài)才能發(fā)生翻轉(zhuǎn)，從而提高了觸發(fā)器工作時的可靠性和干擾能力，它沒有空翻現(xiàn)象。邊沿觸發(fā)器主要有維持阻塞D觸發(fā)器、邊沿JK觸發(fā)器、CMOS邊沿觸發(fā)器等。由于其邏輯功能與前面介紹的觸發(fā)器相同，因此這里不再詳述。

邊沿觸發(fā)器的邏輯符號是在CP脈沖信號上畫“∧”表示邊沿觸發(fā)有效，在其下端畫“°”稱為下降沿觸發(fā)有效，無“°”稱為上升沿觸發(fā)有效。圖18.10所示為邊沿JK觸發(fā)器、邊沿D觸發(fā)器、邊沿T觸發(fā)器的邏輯符號。圖18.10邊沿JK觸發(fā)器、邊沿D觸發(fā)器、邊沿T觸發(fā)器的邏輯符號

18.2觸發(fā)器邏輯功能的表示方法

18.2.1觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關(guān)系

每一種觸發(fā)器都具有一定的電路結(jié)構(gòu)形式和一定的邏輯功能。邏輯功能和電路結(jié)構(gòu)是兩個不同的概念。邏輯功能指觸發(fā)器的次態(tài)(Qn+1)和現(xiàn)態(tài)(Qn)及輸入信號之間在穩(wěn)態(tài)下的邏輯關(guān)系。根據(jù)邏輯功能的不同，觸發(fā)器可分為RS、JK、D、T觸發(fā)器等。根據(jù)電路結(jié)構(gòu)的不同，觸發(fā)器可分為：基本RS觸發(fā)器、同步RS觸發(fā)器、主從結(jié)構(gòu)觸發(fā)器、邊沿觸發(fā)器等。

同一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)來實現(xiàn)，這就是觸發(fā)器的電路結(jié)構(gòu)和邏輯功能之間的關(guān)系。18.2.2觸發(fā)器邏輯功能的表示方法

觸發(fā)器的邏輯功能一般可用特性表、特性方程、狀態(tài)轉(zhuǎn)換圖和波形來描述。

1.RS觸發(fā)器的邏輯功能及表示方法

無論電路結(jié)構(gòu)如何，凡在時鐘信號作用下，符合特性表18.7所規(guī)定邏輯功能的觸發(fā)器均稱為RS觸發(fā)器。RS觸發(fā)器的特性方程為

RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖18.11所示，其中的箭頭表明狀態(tài)轉(zhuǎn)換的走向，同時也表明轉(zhuǎn)換的條件。圖18.11RS觸發(fā)器狀態(tài)轉(zhuǎn)換圖

2.JK觸發(fā)器的邏輯功能及表示方法

無論電路結(jié)構(gòu)如何，凡在時鐘信號作用下，符合特性表18.8所示邏輯功能的觸發(fā)器都稱為JK觸發(fā)