電子技術(shù)基礎(chǔ)項目化教程 課件 項目6 邏輯代數(shù)與邏輯門電路

6.1項目分析1.項目內(nèi)容3.能力要求下頁總目錄2.知識點項目六邏輯代數(shù)與邏輯門電路1.項目內(nèi)容本項目將討論數(shù)制與碼制、邏輯代數(shù)的基本公式和定理、邏輯函數(shù)表示方法及相互轉(zhuǎn)換和邏輯函數(shù)的化簡，以及邏輯門電路及其應(yīng)用等。2.知識點①數(shù)制與碼制；②邏輯代數(shù)的基本概念、公式和定理；

6.1項目分析下頁首頁上頁下頁上頁首頁③邏輯函數(shù)表示方法及相互轉(zhuǎn)換；④邏輯函數(shù)的化簡；⑤邏輯門電路及其應(yīng)用。3.能力要求①會對各種進制數(shù)進行相互轉(zhuǎn)換；②能熟練使用邏輯函數(shù)的公式化簡法和卡諾圖化簡法法進行化簡；③能熟練使用邏輯門電路實現(xiàn)相關(guān)功能。6.2相關(guān)知識6.2.1數(shù)制和碼制6.2.2邏輯代數(shù)的基本概念、公式和定理6.2.3邏輯函數(shù)表示方法及相互轉(zhuǎn)換總目錄下頁6.2.4邏輯函數(shù)的化簡6.2.5TTL集成門電路6.2.6CMOS集成門電路6.2相關(guān)知識6.2.1數(shù)制和碼制總目錄下頁6.2.1數(shù)制和碼制下頁上頁首頁1.數(shù)制數(shù)制全稱為計數(shù)體制是用以表示數(shù)值大小的方法。人們是按照進位的方式來計數(shù)的，稱為進位制，簡稱進制，根據(jù)需要可以有多種不同的進制。在講述數(shù)制之前，必須先說明幾個概念。

基數(shù)或基：在某種數(shù)制中，允許使用的數(shù)字符號的個數(shù)，稱為這種數(shù)制的基數(shù)或基。

系數(shù)：任一種N進制中，第i位的數(shù)字符號Ki，稱為第i位的系數(shù)。

權(quán)：任一種N進制中，Ni稱為第i位的權(quán)。

十進制是我們最熟悉的計數(shù)制。它用0～9十個數(shù)字符號，以一定的規(guī)律排列起來表示數(shù)值的大小。相鄰位之間，低位逢十向高位進一，即為十進制。它的基數(shù)為10，各位的系數(shù)Ki可以是0～9十個數(shù)字中任一個，各位的權(quán)為10i。因而，任意一個n位十進制數(shù)[M]10可以表示為

（1）十進制數(shù)下頁上頁首頁[M]10=Kn-1×10n-1+Kn-2×10n-2+……+K1×101+K0×100

=

×10i如[1898]10=1×103+8×102+9×101+8×100

下頁上頁首頁（2）二進制數(shù)

二進制是數(shù)字電路中應(yīng)用最廣泛的計數(shù)制。因為在數(shù)字電路中通常只有低電平和高電平兩個狀態(tài)，這兩個狀態(tài)剛好可以用二進制數(shù)中的兩個符號0和1來表示。它的運算規(guī)則簡單，在電路中易于實現(xiàn)。在二進制中，相鄰位之間，低位逢二向高位進一，即為二進制。它的基數(shù)為2，各位的系數(shù)Ki可以是0或1，各位的權(quán)為2i。因而任一個n位二進制數(shù)[M]2表示為

[M]2=Kn-1×2n-1+Kn-2×2n-2+……+K1×21+K0×20=

×2i

如[101110]2=1×25+0×24+1×23+1×22+1×21+0×20

下頁上頁首頁（3）八進制數(shù)如果將一個十進制數(shù)變換為二進制數(shù)，不僅位數(shù)多，難以記憶，且不便書寫，易出錯。因而在數(shù)字系統(tǒng)中，常用與二進制有對應(yīng)關(guān)系的八進制或十六進制。八進制中，各相鄰位之間，低位逢八向高位進一。它的基數(shù)為8，各位的權(quán)為8i，各位的系數(shù)Ki可以是0～7八個數(shù)字中任一個，因而任一個n位八進制數(shù)[M]8可以表示為

[M]8=Kn-1×8n-1+Kn-2×8n-2+……+K1×81+K0×80=

×8i

如

[267]8=2×82+6×81+7×80

下頁上頁首頁（4）十六進制數(shù)

在十六進制數(shù)中，各相鄰位之間，低位逢十六向高位進一。它的基數(shù)為16，為了書寫和計算方便，在十六進制數(shù)中，各位的系數(shù)Ki可以是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六個數(shù)字符號中任一個。各位的權(quán)為16i，因而任一個n位十六進制數(shù)[M]16可以表示為[M]16=Kn-1×16n-1+Kn-2×16n-2+…+K1×161+K0×160

=

×16i

如[9FE]16=9×162+14×161+15×160

表6-1幾種常用進制及對應(yīng)關(guān)系下頁上頁首頁2.不同數(shù)制間的相互轉(zhuǎn)換（1）二進制數(shù)與八進制數(shù)之間的相互轉(zhuǎn)換三位二進制數(shù)轉(zhuǎn)換為八進制數(shù)：三位二進制代碼可以組合為0～7八個數(shù)字符號，所以用三位二進制數(shù)正好可以表達一位八進制數(shù)。因而二進制數(shù)轉(zhuǎn)換為八進制數(shù)的方法為：以小數(shù)點為界，將二進制數(shù)的整數(shù)部分從低位開始，小數(shù)部分從高位開始，每三位一組，首尾不足三位的補零，然后將每組三位二進制數(shù)用一位八進制數(shù)表示。

下頁上頁首頁例6-1將二進制數(shù)（1111010010.01）2轉(zhuǎn)換為八進制數(shù)。解：（001，111，010，010.010）2=（1722.2）8↓↓↓↓↓1722.

2

將八進制數(shù)轉(zhuǎn)換為二進制數(shù)：與上面的轉(zhuǎn)換相反，將一位八進制數(shù)用三位二進制數(shù)表示即可。

例6-2將八進制數(shù)（6407.2）8轉(zhuǎn)換為二進制數(shù)。

解：（6407.

2）8=（110100000111.010）2↓↓↓↓↓110100000111.010

下頁上頁首頁（2）二進制數(shù)與十六進制數(shù)間的轉(zhuǎn)換二進制數(shù)轉(zhuǎn)換為十六進制數(shù)：四位二進制數(shù)可以組合為0～15十六個數(shù)字符號，所以用四位二進制數(shù)正好可以表示一位十六進制數(shù)。二進制數(shù)轉(zhuǎn)換為十六進制數(shù)方法：以小數(shù)點為界，將二進制數(shù)整數(shù)部分從低位開始，小數(shù)部分從高位開始，每四位一組，首尾不足四位的補零，然后將每組四位二進制數(shù)用一位十六進制數(shù)表示。

下頁上頁首頁例6-3將二進制數(shù)（10110100111100.01001）2轉(zhuǎn)換為十六進制數(shù)。解：（0010，1101，0011，1100.0100，1000）2=（2D3C.48）16

↓↓↓↓↓↓

2D

3

C.48

下頁上頁首頁十六進制轉(zhuǎn)換為二進制數(shù)：上面的轉(zhuǎn)換方法相反，將一位十六進制數(shù)用四位二進制數(shù)表示即可。

例6-4將十六進制數(shù)（4FB.CA）16轉(zhuǎn)換為二進制數(shù)。解：（4FB.CA）16=（010011111011.11001010）2↓↓↓↓↓010011111011.11001010

下頁上頁首頁（3）十進制數(shù)轉(zhuǎn)換為二進制數(shù)、八進制數(shù)、十六進制數(shù)將十進制整數(shù)轉(zhuǎn)換為其它進制數(shù)一般采用除基取余法。

將十進制小數(shù)轉(zhuǎn)換為其它進制數(shù)一般采用乘基取整法。

具體方法是將十進制整數(shù)連續(xù)除以N進制的基數(shù)N，取得各次的余數(shù)，將先得到的余數(shù)列在低位，后得到的余數(shù)列在高位，即得N進制的整數(shù)。再將十進制小數(shù)連續(xù)乘以N進制的基數(shù)N，求得各次乘積的整數(shù)部分，將其轉(zhuǎn)換為N進制的數(shù)字符號，先得到的整數(shù)列在高位，后得到的整數(shù)列在低位，即得到N進制的小數(shù)。

下頁上頁首頁例6-5將十進制數(shù)（342.6875）10分別轉(zhuǎn)換為二進制數(shù)、八進制數(shù)、十六進制數(shù)?！?/p>

解：整數(shù)部分（342）10

=（101010110）2

=（526）8=（156）16

下頁上頁首頁小數(shù)部分（0.6875）10=（0.1011）2=（0.54）8=（0.B）16

所以（342.6875）10=（101010110.1011）2

=（526.54）8=（156.B）16

下頁上頁首頁（4）二進制數(shù)、八進制數(shù)、十六進制數(shù)轉(zhuǎn)換為十進制數(shù)二進制、八進制、十六進數(shù)按權(quán)展開，求各位數(shù)值之和即可得到相應(yīng)的十進制數(shù)。

例6-6分別將（1001111）2、（246）8、（8E）16轉(zhuǎn)換為十進制數(shù)。解:（1001111）2=1×26+0×25+0×24+1×23+1×22+1×21+1×20

=（47）10（246）8=2×82+4×81+6×80=（166）10

（8E）16=8×161+14×160=（144）10

下頁上頁首頁3.碼制碼制是指利用二進制代碼表示數(shù)字或符號的編碼規(guī)則。在數(shù)字系統(tǒng)中，各種數(shù)據(jù)、信息、文檔、符號等，都必須轉(zhuǎn)換成二進制字符號來表示，這個過程稱為編碼。這些特定的二進制數(shù)字符號稱為二進制代碼。用四位二進制代碼表示一位十進制數(shù)的編碼方法，稱為二－十進制代碼，或稱BCD碼。BCD碼有多種形式常用的有8421碼、2421碼、5421碼、余3碼，如表6-2所示。

下頁上頁首頁表6-2幾種常用的BCD碼下頁上頁首頁（1）8421碼8421碼是恒權(quán)代碼，用四位二進制代碼表示一位十進制數(shù)，從高位到低位各位的權(quán)分別為8、4、2、1，即23、22、21、20。它們代表的值為M=K3×23+K2×22+K1×21+K0×20，與普通四位二進制數(shù)權(quán)值相同。但在8421碼中只利用了四位二進制數(shù)0000～1111十六種組合的前十種0000～1001，分別表示0～9十個數(shù)碼，其余6種組合1010～1111是無效的。8421碼與十進制間直接按各位轉(zhuǎn)換。

（86）10=（10000110）BCD

↓↓10000110

下頁上頁首頁（2）2421碼和5421碼2421碼和5421碼也屬于恒權(quán)碼，也是用四位二進制數(shù)代表一位十進制數(shù)，從高位到低各位的權(quán)分別為2、4、2、1和5、4、2、1。

由表6-2可見2421碼分為A碼和B碼，在2421(B)碼中0和9，1和8，2和7，3和6，4和5互為反碼。設(shè)各位系數(shù)為K3、K2、K1、K0，則它們所代表的值分別為：

（M）2421=K3×2+K2×4+K1×2+K0×1（M）5421=K3×5+K2×4+K3×2+K0×1下頁上頁首頁（3）余3碼余3碼是無權(quán)碼，每位無固定權(quán)值。它也是用四位二進制數(shù)代表一位十進制數(shù)，但不能由各位二進制數(shù)的權(quán)求得代表的十進制數(shù)。它們組成的四位二進制數(shù)比它代表的十進制數(shù)多3，它是將普通的四位二進制數(shù)的首尾3組去掉而得到（即0000、0001、0010、1101、1110、1111），故稱余3碼。由表6-2可見，這種碼對應(yīng)0和9，1和8，2和7，3和6，4和5各位也是互為反碼。

如（86.2）10=（10111001.0101）余3碼

下頁上頁首頁（4）格雷碼格雷碼又稱循環(huán)碼，是無權(quán)碼。

它有多種編碼形式，但有一個特點：相鄰兩個代碼之間僅有一位不同，且以中間為對稱的兩個代碼也只有一位不同。當(dāng)計數(shù)狀態(tài)按格雷碼遞增或遞減時，每次狀態(tài)更新僅有一位代碼變化，減少了出錯的可能性。實際應(yīng)用中很有意義。表6-3所示為四位循環(huán)碼編碼表。

下頁上頁首頁表6-3四位循環(huán)碼編碼表6.2相關(guān)知識6.2.2邏輯代數(shù)的基本概念、公式和定理總目錄下頁下頁上頁首頁6.2.2邏輯代數(shù)的基本概念、公式和定理

1.三種基本邏輯關(guān)系（1）基本概念1）邏輯常量與變量：邏輯常量只有兩個，即0和1，用來表示兩個對立的邏輯狀態(tài)。邏輯變量與普通代數(shù)一樣，也可以用字母、符號、數(shù)字及其組合來表示，但它們之間有著本質(zhì)區(qū)別，因為邏輯變量的取值只有兩個，即0和1，而沒有中間值。

2）邏輯運算：在邏輯代數(shù)中，有與、或、非三種基本邏輯運算。表示邏輯運算的方法有多種，如語句描述、邏輯代數(shù)式、真值表、卡諾圖等。

下頁上頁首頁

3）邏輯函數(shù)：邏輯函數(shù)是由邏輯變量、常量通過運算符連接起來的代數(shù)式。同樣，邏輯函數(shù)也可以用表格和圖形的形式表示。

4）邏輯代數(shù)：邏輯代數(shù)是研究邏輯函數(shù)運算和化簡的一種數(shù)學(xué)系統(tǒng)。邏輯函數(shù)的運算和化簡是數(shù)字電路課程的基礎(chǔ)，也是數(shù)字電路分析和設(shè)計的關(guān)鍵。

下頁上頁首頁

（2）“與”運算

“與”運算又叫“邏輯乘”，它所對應(yīng)的邏輯關(guān)系為：只有當(dāng)一件事情（燈L亮）的幾個條件（開關(guān)A與B都接通）全部具備之后，這件事情才會發(fā)生，這種關(guān)系稱與運算。

下頁上頁首頁用如圖6-1所示開關(guān)串聯(lián)控制電路來描述“與”邏輯關(guān)系。設(shè)開關(guān)A、B閉合為1，打開為0；燈Y亮為1，滅為0。Y是A、B的函數(shù)，當(dāng)且僅當(dāng)A=B=1(都閉合)時，Y才等于1(亮)，真值表如表6-4所示。

圖6-1開關(guān)串聯(lián)控制電路表6-4與運算真值表

下頁上頁首頁根據(jù)表6-4可以得出與運算邏輯表達式為：Y=A·B邏輯符號如圖6-2所示。

（a）曾用符號（b）國際符號圖6-2與運算邏輯符號表6-4與運算真值表

下頁上頁首頁（3）“或”運算“或”運算又稱為“邏輯加”，它所對立的邏輯關(guān)系為：當(dāng)一件事情（燈L亮）的幾個條件（開關(guān)A、B接通）中只要有一個條件得到滿足，這件事就會發(fā)生，這種關(guān)系稱為或運算。下頁上頁首頁用如圖6-3開關(guān)并聯(lián)控制電路來描述“或邏輯”關(guān)系。設(shè)開關(guān)A、B閉合為“1”狀態(tài)，打開為“0”狀態(tài)；燈Y亮為“1”狀態(tài)，滅為“0”狀態(tài)。當(dāng)A=1或B=1或A=B=1，燈都會亮。真值表同表6-5所示。

圖6-3并聯(lián)控制電路表6-5或運算真值表下頁上頁首頁表6-5或運算真值表根據(jù)表6-5可以得出或運算邏輯表達式為：Y=A+B邏輯符號如圖6-4所示。

（a）常用符號（b）國際符號圖6-4或運算邏輯符號下頁上頁首頁

（4）“非”運算“非”運算又稱求反運算。它所對應(yīng)的邏輯關(guān)系為：一件事情（燈亮）的發(fā)生是以其相反的條件為依據(jù)。這種邏輯關(guān)系為非運算。

下頁上頁首頁用如圖6-5燈與開關(guān)并聯(lián)電路來描述“非”邏輯關(guān)系。設(shè)A閉合為1狀態(tài)，打開為0狀態(tài)；燈Y亮為1狀態(tài)，燈滅為0狀態(tài)。當(dāng)A等于1時，燈被旁路，Y=0；而A等于0時，電流流過燈，Y=1。真值表同表6-6所示。

圖6-5燈與開關(guān)并聯(lián)電路表6-6或運算真值表下頁上頁首頁表6-6或運算真值表

根據(jù)表6-6可以得出非運算邏輯表達式為：邏輯符號如圖6-6所示。

（a）常用符號（b）國際符號圖6-6非運算邏輯符號下頁上頁首頁2.邏輯代數(shù)的基本公式（1）常量之間的關(guān)系

因為邏輯變量的取值是0和1，而邏輯代數(shù)中只有0和1兩個常量，最基本的邏輯運算是與、或、非三種，因而常量之間的關(guān)系也只有與、或、非三種。

公式1:0·0=0

公式2:0·1=0

公式3:1·0=0

公式4:1·1=1

公式5:0＋0=0

公式6:0＋1=1

公式7:1＋0=1

公式8:1＋1=1

公式9:

公式10:

下頁上頁首頁（2）常量和變量之間的關(guān)系

公式11:A·1=A

公式12:A·0=0

公式13:A＋1=1

公式14:A＋0=A

公式15:

公式16:

公式17:A＋A=A

公式18:A·A=A

公式19:

公式20:

公式21:

公式22:

公式23:

下頁上頁首頁

（3）邏輯代數(shù)的基本定律0-1律：A·1=AA+0=AA·0=0A+1=1

交換律：A·B=B·AA＋B=B＋A

結(jié)合律：(A·B)·C=A·(B·C)(A＋B)＋C=A＋(B＋C)

分配律：A·(B＋C)=A·B＋A·CA＋B·C=(A＋B)·(A＋C)

互補律：

重疊律：A·A=AA+A=A

反演律(德·摩根定理)：

吸收律：A·(A+B)=AA+A·B=A(A+B)·(A+C)=A+BC

還原律：

需要注意的是，上述基本公式只反映邏輯關(guān)系，而不是數(shù)量之間的關(guān)系，因此，初等代數(shù)中的移項規(guī)則不能使用?？筛鶕?jù)邏輯代數(shù)基本運算規(guī)則從上述定律中可以得到更多的公式，從而擴充基本定律的使用范圍。下頁上頁首頁3.邏輯代數(shù)的基本運算規(guī)則（1）代入規(guī)則在任何邏輯等式中，如果等式兩邊所有出現(xiàn)某一變量的地方，都代之以一個函數(shù)，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。利用代入規(guī)則可以擴展公式和證明恒等式，從而擴大了等式的應(yīng)用范圍。下頁上頁首頁

例6-7

證明：

證：因為

，

若用Y=B·C根據(jù)代入規(guī)則，

則有

所以

下頁上頁首頁（2）反演規(guī)則

對于任何一個邏輯函數(shù)式Y(jié)，若將式中所有的“·”換成“＋”，“＋”換成“·”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，那么所得到的結(jié)果為

。這一規(guī)則稱為反演規(guī)則。利用反演規(guī)則可以很方便的求出一個邏輯函數(shù)的反函數(shù)。在使用反演規(guī)則時應(yīng)保持原來的運算順序，而且不屬于單個變量上的反號保持不變。

在使用反演規(guī)則求反函數(shù)時，應(yīng)需要注意的問題

注意運算的順序：先括號，再與，再或；不是一個變量上的反號保持不變。

下頁上頁首頁

例6-8

求

的反函數(shù)。解：根據(jù)反演規(guī)則

下頁上頁首頁（3）對偶規(guī)則對于任何一個邏輯函數(shù)式Y(jié)，若將式中所有的“·”換成“＋”，“＋”換成“·”，0換成1，1換成0，就可以得到一個新的邏輯式Y(jié)′，則Y和Y?互為對偶式.如果兩個邏輯式相等，那么它們的對偶式也一定相等，這就是對偶規(guī)則.利用對偶規(guī)則可以證明恒等式。

例6-9求

的對偶式

解：根據(jù)對偶規(guī)則

Y′

下頁上頁首頁4.邏輯代數(shù)的復(fù)合運算復(fù)合邏輯運算是由與、或、非三種基本邏輯運算組合而成的。

在數(shù)字電子技術(shù)中被廣泛采用的有與非、或非、與或非、異或及同或等運算。它們對應(yīng)的表達式和邏輯符號見下表。下頁上頁首頁復(fù)合邏輯運算邏輯運算邏輯表達式標(biāo)準(zhǔn)符號邏輯關(guān)系與非全1出0，有0出1或非有1出0，全0出1與或非A、B全1或C、D全1出0異或相同出0，不同出1同或相同出1，不同出06.2相關(guān)知識6.2.3邏輯函數(shù)表示方法及相互轉(zhuǎn)換總目錄下頁下頁上頁首頁6.2.3邏輯函數(shù)表示方法及相互轉(zhuǎn)換邏輯函數(shù)是反映了輸入邏輯變量與輸出邏輯變量之間的邏輯關(guān)系，或稱因果關(guān)系。設(shè)某一邏輯系統(tǒng)輸入邏輯變量為A1，A2，……An，輸出邏輯變量為Y。當(dāng)A1，A2，……An取值確定后，Y的值就唯一地被確定下來，則稱Y是A1，A2，……An的邏輯函數(shù).函數(shù)式為：Y=F（A1，A2，……An）下頁上頁首頁邏輯變量和邏輯函數(shù)都只有0和1兩種取值，邏輯函數(shù)常用表示方法有邏輯函數(shù)式、真值表法、邏輯圖、卡諾圖和波形圖，并且可以任意進行轉(zhuǎn)換。在使用時，可以根據(jù)具體情況選用最簡潔或最適當(dāng)?shù)囊环N方法來表示所研究的邏輯函數(shù)。

下頁上頁首頁1.邏輯函數(shù)表示方法

（1）邏輯函數(shù)表達式法

邏輯函數(shù)表達式是將邏輯變量用與、或、非等邏輯運算組合起來的邏輯函數(shù)表達式。

例如：

用函數(shù)式表達的特點是直接反映各個邏輯變量間的運算關(guān)系，便于化簡、運算、變換。但它不能直接反映變量取值的對應(yīng)關(guān)系，而且一個邏輯函數(shù)通常有多種函數(shù)式，一般取兩種表達形式：與或式和或非式。

（2）邏輯函數(shù)的真值表法真值表法是將輸入邏輯變量各種可能的取值組合下分別對應(yīng)的函數(shù)值全部排列在一起組成的表格

如：邏輯函數(shù)Y=A·B。因為每個邏輯變量都有兩種取值0和1，所以A、B有四種可能的組合，每種組合下可得到一個邏輯函數(shù)的值，結(jié)果如表6-7所示，即為Y=A·B的真值表。

表6-7Y=A·B真值表下頁上頁首頁（3）邏輯函數(shù)的邏輯圖法

用規(guī)定的邏輯符號表示邏輯函數(shù)的運算關(guān)系。利用三種最基本的邏輯符號可以化出

的邏輯圖。如圖所示。

邏輯圖與數(shù)字電路與門、或門、非門器件有直接對應(yīng)關(guān)系，也作為邏輯原理圖，便于用器件實現(xiàn)，但同樣不能運算和變換。

下頁上頁首頁（4）邏輯函數(shù)的波形圖

波形圖是根據(jù)邏輯變量與函數(shù)的邏輯關(guān)系，在給出輸入變量隨時間變化的波形后，用電平的高、低變化描述輸出變量隨時間變化的波形。它反映輸入與輸出信號間的對應(yīng)關(guān)系，又稱時序圖。圖6-8所示為給出A、B波形后得到的

的對應(yīng)波形圖，可用于對電路的測試、動態(tài)分析，但不能直接表示變量間的邏輯關(guān)系。

圖6-8波形圖下頁上頁首頁（5）邏輯函數(shù)的卡諾圖卡諾圖是同圖形表示邏輯函數(shù)的方法，又稱圖形法?？ㄖZ圖是對邏輯函數(shù)化簡的主要方法之一，它直觀、完整地描述函數(shù)的邏輯關(guān)系。

2.邏輯函數(shù)表示方法的相互轉(zhuǎn)換邏輯函數(shù)的幾種描述方法各有特點，各種方法相互關(guān)系由一種形式可以轉(zhuǎn)化為其它形式，轉(zhuǎn)換方法如下：

（1）由真值表寫函數(shù)式

將函數(shù)值為1的項，各寫一個與項，用1代表原變量，用0代表反變量。所有函數(shù)值為1的項之間用或的關(guān)系表示，寫成與或式表達式。例如由表6-8所示，可得：

。

表6-8真值表轉(zhuǎn)換函數(shù)式下頁上頁首頁（2）由函數(shù)式畫真值表

將變量所有取值組合列于真值表中，原變量表示1，反變量表示0。函數(shù)式中所包含的每一項對應(yīng)的函數(shù)值，而不包含的取值組合對應(yīng)的函數(shù)值為0。

例如：

其中A、B所有組合為：00、01、10、11，在取值為01和10時，Y=1；而00和11取值時，Y=0。

下頁上頁首頁（3）由函數(shù)式畫邏輯圖用相應(yīng)邏輯符號表示邏輯函數(shù)式可得到相應(yīng)邏輯圖，如上例可得圖6-9所示。

圖6-9函數(shù)式轉(zhuǎn)換邏輯圖下頁上頁首頁（4）由邏輯圖寫函數(shù)式

由邏輯圖輸入端逐級寫出各邏輯符號輸出端的表達式。由圖6-9可得：

，

，

,，

下頁上頁首頁（5）由真值表或函數(shù)式畫波形已知輸入變量波形，根據(jù)真值表或函數(shù)式中輸入輸出的對應(yīng)關(guān)系畫出波形圖。如圖所示。

6.2相關(guān)知識總目錄下頁6.2.4邏輯函數(shù)的化簡下頁上頁首頁6.2.4邏輯函數(shù)的化簡

1.邏輯函數(shù)化簡的意義及其最簡形式邏輯函數(shù)的化簡是分析和設(shè)計數(shù)字系統(tǒng)的重要步驟?；喌哪康氖抢蒙鲜龉?、規(guī)則和圖形通過等價邏輯變換，使邏輯函數(shù)式成為最簡式，從而使用最少的元器件實現(xiàn)設(shè)計的數(shù)字電路的邏輯功能。不同的條件下，化簡得到的結(jié)果有不同的形式?？梢允亲詈喤c或式、或與式、與或非式、與非—與非式、或非－或非式等，但它們的邏輯功能是相同的。最常用的是最簡與或式和或與式。

下頁上頁首頁

最簡式的標(biāo)準(zhǔn)是指表達式中項數(shù)最少，而且每項內(nèi)變量的個數(shù)也是最少。有了與或式可以通過變換，得到其他所需形式的表達式。

下頁上頁首頁例如：

與或式或與式

與非-與非式或非-或非式與或非式

由以上五種表達式可見，與或式最簡單，實現(xiàn)起來所用元器件最少。

下頁上頁首頁2.邏輯函數(shù)的公式化簡法公式化簡是利用邏輯函數(shù)的基本公式、定律、常用公式化簡函數(shù)，消去函數(shù)式中多余的乘積項和每個乘積項中多余的因子，使之成為最簡“與或”式。公式化簡過程中常用以下幾種方法。

（1）吸收法利用公式：A+AB=A

（消去多余的乘積項AB）

例6-10Y=AB+ABCD

=AB(1+CD)

=AB下頁上頁首頁（2）并項法利用公式：（將兩項合并為一項，消去一個變量）

例6-11下頁上頁首頁（3）消去冗余項法利用公式：（將冗余項BC消去）例6-12（消去冗余項BC）下頁上頁首頁（4）配項法利用公式：（某項乘以等于1的項配上所缺的因子）利用公式：（為使某項能合并）利用公式：（添加等于0的項便于合并）例6-13下頁上頁首頁例6-14化簡函數(shù)時，應(yīng)將上述公式綜合靈活應(yīng)用，以得到較好的結(jié)果。這不僅要熟悉公式、定理，還要有一定的運算技巧，而且難予判斷所得結(jié)果是否為最簡式。因而在化簡復(fù)雜函數(shù)時，更多地采用圖形法化簡。下頁上頁首頁例題：化簡公式法化簡應(yīng)用：解：下頁上頁首頁例題：化簡公式法化簡應(yīng)用：解：下頁上頁首頁例題：化簡公式法化簡應(yīng)用：解：下頁上頁首頁3.邏輯函數(shù)的卡諾圖化簡法卡諾圖化簡法是將邏輯函數(shù)用卡諾圖表示。在圖上進行函數(shù)化簡，它既簡便，又直觀地得到最簡函數(shù)式，是邏輯函數(shù)常用的化簡方法。

下頁上頁首頁（1）邏輯函數(shù)的最小項邏輯函數(shù)的最小項的定義：在n個變量組成的乘積項中，若每個變量都以原變量或反變量的形式作為一個因子出現(xiàn)一次，那么該乘積項稱為n變量的一個最小項。根據(jù)最小項的定義，二變量A、B的最小項：、、

、。三變量的最小項：、、、、、

、、。n個變量的最小項有2n個下頁上頁首頁

為了便于書寫，通常用mi對最小項編號。如把某最小項中原變量記為1，反變量記0，該最小項按確定的順序排列成一個二進制數(shù)，則與該二進制數(shù)對應(yīng)的十進制數(shù)就是下標(biāo)i的值。如三變量最小項的取值組合為011，對應(yīng)的十進制數(shù)為3，則該項的編號為m3。按此原則，三變量的全部八個最小項的編號分別為m0、m1、m2、m3、m4、m5、m6、m7。表6-9所示為三變量A、B、C不同取值組合時的全部最小項真值表。

表6-9三變量A、B、C不同取值組合時的全部最小項真值表下頁上頁首頁從表6-9中可得到最小項的三個重要性質(zhì)：（1）任何一組變量取值下，只有一個最小項的對應(yīng)值為1，其它最小項的值均為0。（2）任何兩個不同的最小項的乘積為0。（3）任何一組變量取值下，全部最小項的和為1。

下頁上頁首頁（2）邏輯函數(shù)最小項表達式

任何一個邏輯函數(shù)都可以表示為一組最小項的和的形式，稱為最小項表達式或標(biāo)準(zhǔn)與或式。如果函數(shù)式中某些項不是最小項形式，可以化成最小項。方法是在不是最小項形式的乘積項中乘以（），補齊所缺因子，便可以得到最小項表達式，因而任何一個n變量的邏輯函數(shù)都有一個且僅有一個最小項表達式。下頁上頁首頁例6-15將邏輯函數(shù)化成最小項表達式

解:下頁上頁首頁

（3）邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法也稱為圖形化簡法，它是將邏輯函數(shù)用卡諾圖表示，并在圖上進行化簡的方法。1）卡諾圖的構(gòu)成卡諾圖是由美國工程師卡諾（Karnaugh）設(shè)計的，故稱為卡諾圖。它是最小項的方格圖，每個小方格中填入一個最小項。n個變量的卡諾圖有2n個小方格組成矩形或正方形，圖中橫方向和縱方向的變量取值按照邏輯相鄰性排列，具有幾何對稱的最小項也具有相鄰性，這是構(gòu)成卡諾圖的關(guān)鍵。

下頁上頁首頁

所謂邏輯相鄰性是指：由n個變量組成的2n個最小項中，如果兩個最小項僅有一個因子不同，其余因子均相同，則稱這兩個最小項為邏輯相鄰項。如

和

、

和

等。圖6-10（a）、（b）、（c）、（d）分別為二變量、三變量、四變量、五變量卡諾圖。

二變量卡諾圖三變量卡諾圖五變量卡諾圖四變量卡諾圖五變量另一種卡諾圖2）邏輯函數(shù)的卡諾圖用卡諾圖表示邏輯函數(shù)，通常有三種情況：①直接給出邏輯函數(shù)真值表：在卡諾圖中對應(yīng)于變量取值組合的每個小方格內(nèi)，根據(jù)真值表中的函數(shù)值直接填入，是1的填1，是0的填0或不填。②給出邏輯函數(shù)的最小項表達式：在對應(yīng)于函數(shù)最小項的每個小方格中直接填1，其它給定函數(shù)中不包含的最小項方格中填0或不填。③給出的不是最小項表達式：首先將函數(shù)變換成最小項表達式(或者變換成與或式)，在卡諾圖中對應(yīng)的最小項方格中填入1（或把每個乘積項包含的最小項處都填入1），剩下的填0或不填。下頁上頁首頁例6-16用卡諾圖表示下列邏輯函數(shù)

解：下頁上頁首頁3）邏輯函數(shù)的卡諾圖化簡法利用卡諾圖能夠直觀地將邏輯相鄰項中不同的因子，利用公式+=1，，將其合并，消去不同因子，保留公因子，從而化簡函數(shù)。①將卡諾圖中兩個填入1的相鄰最小項合并為一項，消去一個變量，見圖6-12所示。圖6-12②將卡諾圖中四個填入1的相鄰最小項合并為一項，消去兩個變量，見圖6-13所示。

圖6-13③將卡諾圖中八個填入1的相鄰最小項合并為一項，消去三個變量，見圖6-14所示。

圖6-14下頁上頁首頁可見2i個相鄰最小項合并可以消去i個變量。綜合以上方法，用卡諾圖化簡邏輯函數(shù)步驟如下：①畫卡諾圖：根據(jù)函數(shù)中變量的個數(shù)，畫出對應(yīng)的函數(shù)卡諾圖。②填最小項值：將函數(shù)中包含的變量取值組合填入相應(yīng)的最小項方格中。③畫圈合并最小項：按照邏輯相鄰性將可以合并的最小項圈起來消去不同因子。④寫邏輯函數(shù)式：由畫圈合并后的結(jié)果寫出邏輯函數(shù)表達式，每個圈是一個乘積項。

下頁上頁首頁利用邏輯函數(shù)卡諾圖合并最小項應(yīng)注意幾個問題：①圈越大越好，圈中包含的最小項越多消去的變量越多。②必須按2i個最小項畫圈。③每個圈中至少包含一個新的最小項。④必須把組成函數(shù)的所有最小項圈完。

下頁上頁首頁4.具有約束項的邏輯函數(shù)的化簡（1）約束項與約束條件

1)約束項以上所討論的邏輯函數(shù)，對于自變量的各種取值，都有一個確定的函數(shù)值0或1與之對應(yīng)，而在實際的數(shù)字系統(tǒng)中，往往出現(xiàn)輸入變量的某些取值組合，與輸出函數(shù)無關(guān)，電路正常工作時它們不可能出現(xiàn)。這些不會出現(xiàn)的變量取值組合所對應(yīng)的最小項稱為約束項。而在另一些邏輯函數(shù)中，某些變量取值可以是任意的，既可以是1，也可以是0。具體取何值，應(yīng)根據(jù)使函數(shù)盡量便于化簡來確定，這樣的最小項稱為任意項。下頁上頁首頁約束項和任意項統(tǒng)稱為無關(guān)項，在函數(shù)中的取值可以取0，也可以取1。這個特殊的函數(shù)值在卡諾圖上通常用或×來表示，填入相應(yīng)的方格中。2)約束條件把所有約束項加起來構(gòu)成的最小項表達式，成為約束條件。通常用等于0的條件等式表示，即。相當(dāng)于約束項的加入不改變原最小項表達式所描述的邏輯功能。下頁上頁首頁（2）利用約束項化簡邏輯函數(shù)化簡帶有約束項的邏輯函數(shù)，應(yīng)該充分利用約束項可以取1，也可以取0的特點，靈活地擴大卡諾圈，盡量消除變量個數(shù)和最小項的個數(shù)。但是不需要的約束項，不應(yīng)單獨或和全部已圈過的1作卡諾圈，避免增加多余項。

下頁上頁首頁例6-17用卡諾圖化簡帶約束項的函數(shù)，并寫出最簡與或式。

解：下頁上頁首頁例6-18已知函數(shù)，約束條件為化簡并寫出最簡與或式。解：將已知條件變換為

填入卡諾圖。6.2相關(guān)知識總目錄下頁6.2.5TTL集成門電路下頁上頁首頁6.2.5

TTL集成門電路

1.分立元件門電路分立元器件門電路是由分立的半導(dǎo)體二極管、晶體管和MOS管以及電阻等元件組成的門電路。比如由兩個二極管組成的與門、或門電路，由一個晶體管構(gòu)成的非門電路，以及由它們構(gòu)成的復(fù)合門，如與非門/或非門都屬于分立元器件門電路。

下頁上頁首頁（1）二極管與門電路輸入與輸出量之間能滿足與邏輯關(guān)系的電路，稱為與門電路。圖6-17表示由二極管組成的與門電路，圖6-18為它的邏輯符號。圖中A、B為輸入端,Y為輸出端。圖6-17二極管門電路

圖6-18與運算邏輯符號下頁上頁首頁用電子電路來實現(xiàn)邏輯運算時，當(dāng)A=0V，B=0V時，VD1、VD2都截止，輸出的Y=0.1V；當(dāng)A=0V，B=5V時，由于鉗位作用，VD1優(yōu)先導(dǎo)通，VD2反向截止，輸出的Y=0.1V；當(dāng)A=5V，B=0V時，由于鉗位作用，VD2優(yōu)先導(dǎo)通，VD1反向截止，輸出的Y=0.1V；當(dāng)A=5V，B=5V時，VD1、VD2都導(dǎo)通，輸出的Y=3.6V。下頁上頁首頁如果高電平用邏輯“1”表示，低電平用邏輯“0”表示，利用表格描述電路輸出和輸入之間的邏輯關(guān)系，那么得到表6-10所對應(yīng)的真值表。

表6-10與運算真值表由表6-10可以看出，當(dāng)輸入A、B中有低電平“0”時，輸出Y為低電平“0”，只有當(dāng)輸入A、B都為高電平“1”時，輸出Y才為高電平“1”。因此，圖6-17電路實現(xiàn)了與運算，其輸入輸出之間的邏輯關(guān)系為：Y=A·B

下頁上頁首頁（2）二極管或門電路輸入與輸出量之間能滿足或邏輯關(guān)系的電路，稱為或門電路。

圖6-19表示由二極管組成的或門電路，圖6-20為它的邏輯符號。圖中A、B為輸入端,Y為輸出端。圖6-19二極管或門電路圖6-20或運算邏輯符號用電子電路來實現(xiàn)邏輯運算時，當(dāng)A=0V，B=0V時，VD1、VD2都截止，輸出的Y=0.1V；當(dāng)A=0V，B=5V時，由于鉗位作用，D2優(yōu)先導(dǎo)通，D1反向截止，輸出的Y=3.6V；當(dāng)A=5V，B=0V時，由于鉗位作用，D1優(yōu)先導(dǎo)通，D2反向截止，輸出的Y=3.6V；當(dāng)A=5V，B=5V時，D1、D2都導(dǎo)通，輸出的Y=3.6V。因而可以得到二極管或門電路的真值表，如表6-11所示。

表6-11下頁上頁首頁由表6-11可以看出，當(dāng)輸入A、B中全為低電平“0”時，輸出Y為低電平“0”，只有當(dāng)輸入A、B為高電平“1”或全為高電平“1”時，輸出Y才為高電平“1”。因此，圖6-19電路實現(xiàn)了與運算，其輸入輸出之間的邏輯關(guān)系為：Y=A+B。

（3）晶體管非門電路輸入與輸出量之間能滿足非邏輯關(guān)系的電路，稱為非門電路。

圖6-21a表示由晶體管組成的非門電路，圖6-21b為其邏輯符號。

圖6-21晶體管非門電路及與非門運算邏輯符號下頁上頁首頁通過合理設(shè)計該電路相關(guān)元件參數(shù)，使晶體管能可靠地工作在飽和區(qū)和截止區(qū)。在理想情況下，當(dāng)A=5V時，晶體管飽和導(dǎo)通，輸出Y≈0V；當(dāng)A=0時，晶體管截止，輸出電壓Y≈5V。同樣可以得到如表6-12所示的真值表。

表6-12下頁上頁首頁由表6-12可以看出，當(dāng)輸入A為低電平“0”時，輸出Y為高電平“1”，當(dāng)輸入A為高電平“1”時，輸出Y才為低電平“0”。因此，圖6-20電路實現(xiàn)了非運算，其輸入輸出之間的邏輯關(guān)系為：Y=下頁上頁首頁

（4）復(fù)合門電路將前面介紹的與門、或門和非門三種基本的邏輯電路進行適當(dāng)?shù)倪B接，就可以實現(xiàn)其他門電路邏輯功能，相應(yīng)的電路統(tǒng)稱為復(fù)合門電路。

下頁上頁首頁1）與非門將與門和非門串聯(lián)便可以實現(xiàn)與非門電路，如圖6-22所示，其邏輯符號如圖6-23所示。A、B為輸入變量，Y為輸出變量，與門輸出同時作為非門的輸入變量。根據(jù)與門和非門的邏輯功能可得到與非門真值表，如表6-13所示。

圖6-22與非門邏輯電路圖圖6-23與非門運算邏輯符號下頁上頁首頁根據(jù)與門和非門的邏輯功能可得到與非門真值表，如表6-13所示。

表6-13與非門運算真值表下頁上頁首頁2）或非門將或門和非門串聯(lián)便可以實現(xiàn)或非門電路，如圖6-24所示，其邏輯符號如圖6-25所示。A、B為輸入變量，Y為輸出變量，或門輸出同時作為非門的輸入變量。

圖6-24或非門邏輯電路圖圖6-25或非運算邏輯符號下頁上頁首頁根據(jù)或門和非門的邏輯功能可得到與非門真值表，如表6-14所示。

表6-14或非運算真值表下頁上頁首頁2.TTL集成門電路標(biāo)準(zhǔn)TTL與非門電路原理如圖6-26所示，電路有三部分組成。

圖6-26TTL與非門邏輯電路圖輸入級：由一個多發(fā)射極晶體管VT1和電阻R1構(gòu)成，相當(dāng)于一個與門。

下頁上頁首頁中間級：由晶體管VT2和電阻R2、R3組成，起反相作用，在VT2的集電極和發(fā)射極各提供一個相位反相電壓信號，驅(qū)動下一級電路。

輸出級：它是由VT3、VT4、VT5和R4、R5組成的。VT3、VT4組成射極跟隨器，同時與VT5組成推挽電路，提高了電路的帶負(fù)載能力。下頁上頁首頁工作原理：（1）當(dāng)輸入端ABC中有一個或數(shù)個低電平UIL=0.3V時，對應(yīng)的發(fā)射結(jié)處于正偏導(dǎo)通狀態(tài)，此時，VT1基極電位被固定在1V上，而VT1集電結(jié)和VT2發(fā)射結(jié)因正偏電壓太小而工作在死區(qū)，VT2截止，VT5截止，VT3和VT4導(dǎo)通，輸出為高電平。

下頁上頁首頁

（2）當(dāng)輸入端ABC全部為高電平3.6V時，電源經(jīng)過R1和VT1的集電結(jié)向VT2提供較大的基極電流，使VT3和VT5工作在飽和導(dǎo)通狀態(tài)，輸出為低電平。當(dāng)電路輸入全部為高電平時，輸出為低電平，也稱電路處于開啟狀態(tài)；輸入中有一個或一個以上為低電平時，電路輸出為高電平，也稱電路處于關(guān)閉狀態(tài)。根據(jù)以上分析，輸出與輸入之間的邏輯關(guān)系為：下頁上頁首頁3.常用TTL門電路芯片

（1）TTL集成電路管腳識別方法在數(shù)字電路中，常用的TTL集成門電路多采用雙列直插式進行封裝。有些軟封裝類集成電路采用四列扁平式封裝結(jié)構(gòu)。下頁上頁首頁如圖6-27所示集成芯片管腳識別方法：將TTL集成門電路正面（印有集成門電路型號標(biāo)記）正對自己，有缺口或有圓點的一端置向左方，左下方第一管腳即為管腳“1”，按逆時針方向數(shù)，清點芯片管腳數(shù)，依次為1、2、3、4···········。

圖6-27TTL集成芯片管腳識別方法下頁上頁首頁

（2）TTL集成電路功能介紹1）集成與門74LS08實現(xiàn)與功能的集成門電路稱為集成與門，例如74LS08是四2輸入與門，其管腳排列及各管腳功能如圖6-28所示。

圖6-28集成74LS08管腳排列及各管腳功能

下頁上頁首頁2）集成或門74LS32實現(xiàn)或功能的集成門電路稱為集成或門，例如74LS32是四2輸入與門，其管腳排列及各管腳功能如圖6-29所示。

圖6-29集成74LS32管腳排列及各管腳功能

下頁上頁首頁3）集成非門74LS04實現(xiàn)非功能的集成門電路稱為集成非門，例如74LS04是六非門（六反相器），其管腳排列及各管腳功能如圖6-30所示。

圖6-30集成74LS04管腳排列及各管腳功能下頁上頁首頁4）集成與非門74LS00

實現(xiàn)與非功能的集成門電路稱為集成與非門，例如74LS00是四2輸入與門，其管腳排列及各管腳功能如圖6-31所示。

圖6-31集成74LS00管腳排列及各管腳功能下頁上頁首頁

另外常用的集成與非門電路還有74LS10（三3輸入與非門）、74LS20（二4輸入的與非門），其管腳排列及各管腳功能分別如圖6-32和圖6-33所示。

圖6-32集成74LS10管腳排列及各管腳功能下頁上頁首頁圖6-33集成74LS20管腳排列及各管腳功能下頁上頁首頁5）集成或非門74LS02實現(xiàn)或非功能的集成門電路稱為集成或非門，例如74LS02是四2輸入或非門，其管腳排列及各管腳功能如圖6-34所示。

圖6-34集成74LS02管腳排列及各管腳功能下頁上頁首頁6）集成或非門74LS86實現(xiàn)異或功能的集成門電路稱為集成異或門，例如74LS86是四2輸入異或門，其管腳排列及各管腳功能如圖6-35所示。

圖6-35集成74LS86管腳排列及各管腳功能6.2相關(guān)知識總目錄下頁6.2.6CMOS集成門電路下頁上頁首頁6.2.6CMOS集成門電路

MOS集成邏輯門是以MOS管作為開關(guān)器件的門電路，它按所用MOS管的不同一般可分為三種類型：一種是用P溝道增強型MOS管（PMOS管）構(gòu)成的PMOS門電路，其工作速度較低。第二種是N溝道增強型MOS管（NMOS管）構(gòu)成的NMOS門電路，其工作速度比PMOS門電路要高，但比TTL電路要低。第三種是由PMOS管和NMOS管按照互補對稱形式連接起來構(gòu)成的互補型MOS集成電路，稱為CMOS電路。MOS電路具有集成度高、制造工藝簡單、電源電壓使用范圍寬、功耗低、抗干擾能力強、扇出系數(shù)大等優(yōu)點。下頁上頁首頁1.CMOS反相器類型在MOS集成電路中，反相器是最基本的單元。按其結(jié)構(gòu)和負(fù)載不同，可大致分為四種類型：（1）電阻負(fù)載MOS反相器在這種反相器中，輸入器件是增強型MOS管，負(fù)載是線性電阻。這種反相器在集成電路中很少采用。（2）E/EMOS反相器在這種反相器中，輸入器件和負(fù)載均采用增強型MOS管，所以叫增強型－增強型MOS反相器，簡稱E/EMOS反相器。下頁上頁首頁（3）E/DMOS反相器在這種反相器中，輸入器件是增強型MOS管，負(fù)載是耗盡型MOS管，所以叫增強型－耗盡型MOS反相器，簡稱E/DMOS反相器。

（4）CMOS反相器在E/EMOS反相器和E/DMOS反相器中均采用同一溝道的MOS管。而CMOS反相器則由兩種不同溝道類型的MOS管構(gòu)成。如果輸入器件是N溝道增強型MOS管，則負(fù)載就為P溝道增強型MOS管，反之亦然。這種反相器具有互補對稱的結(jié)構(gòu)，故簡稱CMOS反相器。

下頁上頁首頁2.CMOS反相器（1）電路組成CMOS反相器的組成如圖6-36（a）所示。起開關(guān)作用的驅(qū)動管VFP是增強型NMOS管，假設(shè)其閾值電壓為UTN(th)=2V；負(fù)載管TP是增強型PMOS管，假設(shè)其閾值電壓為UTP(th)=-2V，二者連成互補對稱的結(jié)構(gòu)。它們的柵極連接起來作為信號輸入端，漏極連接起來作為信號輸出端，VFN的源極接地，

下頁上頁首頁VFP的源極接電源VDD。VFN、VFP特性對稱，UTN(th)=UTP(th)，如果UTN(th)=2V，則UTP(th)=-2V。一般情況下都要求電源電壓VDD＞UTN(th)＋UTP(th)。實際應(yīng)用中，VDD通常取5V，以便與TTL電路兼容。

下頁上頁首頁（2）工作原理①當(dāng)uA＝0V時，uGSN＝0V<UTN(th),VFN截止；uGSN＝uA－VDD＝0－10＝－10V<

UTP(th)，VFP導(dǎo)通。簡化等效電路如圖6-36（b）所示，輸出電壓uY＝VDD

＝10V。

下頁上頁首頁

②當(dāng)uA＝10V時，uGSN＝10V>UTN(th)

，VFN導(dǎo)通；uGSN＝uA－VDD＝10－10＝0V>UTP(th)，VFP截止。簡化等效電路如圖6-36（c）所示，輸出電壓uY＝0V。綜上所述，當(dāng)uA為低電平時，uY為高電平，而當(dāng)uA為高電平時，uY為低電平，可見電路實現(xiàn)了非邏輯運算。若用A、Y分別表示uA、uY，則可得：下頁上頁首頁CMOS反相器在工作時，由于在靜態(tài)下uA無論是高電平還是低電平，VFN和VFP中總有一個截止，且截止時阻抗極高，流過VFN和VFP靜態(tài)電流很小，因此CMOS反相器的靜態(tài)功耗非常低，這是CMOS電路最突出的優(yōu)點。

下頁上頁首頁3.CMOS與非門6-37所示為CMOS與非門電路。兩個增強型NMOS管VF2、VF1串聯(lián)，兩個增強型PMOS管VF3、VF4并聯(lián)。VF4和VF2的柵極連接起來作為信號輸入端A，VF3和VF1的柵極連接起來作為信號輸入端B。圖6-37

CMOS與非門下頁上頁首頁

當(dāng)A、B中有一個或全為低電平時，VF1、VF2中有一個或全部截止，VF3、VF4中有一個或全部導(dǎo)通，輸出為高電平。只有當(dāng)輸入A、B全為高電平時，VF1、VF2才會都導(dǎo)通，VF3、VF4才會都截止，輸出才會為低電平?？梢婋娐穼崿F(xiàn)了與非邏輯功能，即下頁上頁首頁4.CMOS或非門如圖6-38所示為或非門的電路。兩個增強型NMOS管VF1、VF2并聯(lián)，兩個增強型PMOS管VF3、VF4串聯(lián)。VF4和VF2的柵極連接起來作為信號輸入端A，VF3和VF1的柵極連接起來作為信號輸入端B。

圖6-38CMOS或非門下頁上頁首頁

當(dāng)A、B中有一個或全為高電平時，VF3、VF4中有一個或全部截止，VF1、VF3中有一個或全部導(dǎo)通，輸出Y低電平。只有當(dāng)輸入A、B全為低電平時，VF3、VF4才會都導(dǎo)通，VF1、VF2才會都截止，輸出Y才會為高電平?？梢婋娐穼崿F(xiàn)了或非邏輯功能，即下頁上頁首頁5.與門和或門在CMOS與非門電路的輸出端增加一個反相器，便構(gòu)成了一個與門；而在CMOS或非門電路的輸出端增加一個反相器，便構(gòu)成了一個或門。

6.或非門由3個與非門和一個反相器可構(gòu)成與或非門，如圖6-39（a）所示。由圖可得：CMOS與或非門也可由兩個與門和一個或非門構(gòu)成，如圖6-39（b）所示。圖6-39（c）所示為與或非門的邏輯符號。圖6-39CMOS與或非門下頁上頁首頁7.異或門

CMOS異或門可由4個與非門構(gòu)成，如圖6-40所示。由圖6-40可得圖6-40CMOS異或非門下頁上頁首頁8.三態(tài)門圖6-41為CMOS電路圖和邏輯符號，A是信號輸入端，

是控制信號端，也叫做使能端，Y是輸出端。圖6-41CMOS三態(tài)門及其邏輯符號由圖6-41（a）可知：當(dāng)，即為高電平時，VFP2、VFP1均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。當(dāng)，即為低電平時，VFP2、VFN2均導(dǎo)通，VFP1、VFN1構(gòu)成反相器，故Y=A，A=0時，Y=1,為高電平；A=1時，Y=0為低電平。由此可知，該電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。9.傳輸門如圖6-42所示為CMOS傳輸門和邏輯符號，其中N溝道增強型MOS管VFN的襯底接地，P溝道增強型MOS管VFP的襯底接電源VDD，兩管的源極和漏極分別連在一起作為傳輸門的輸入端和輸出端，在兩管的柵極上加上互補的控制信號C和。

傳輸門實際上是一種可以傳送模擬信號或數(shù)字信號的壓控開關(guān)。圖6-42CMOS傳輸門6.2相關(guān)知識6.2.1數(shù)制和碼制6.2.2邏輯代數(shù)的基本概念、公式和定理6.2.3邏輯函數(shù)表示方法及相互轉(zhuǎn)換總目錄下頁6.2.4邏輯函數(shù)的化簡6.2.5TTL集成門電路6.2.6CMOS集成門電路6.2.1數(shù)制和碼制下頁上頁首頁1.數(shù)制數(shù)制全稱為計數(shù)體制是用以表示數(shù)值大小的方法。人們是按照進位的方式來計數(shù)的，稱為進位制，簡稱進制，根據(jù)需要可以有多種不同的進制。在講述數(shù)制之前，必須先說明幾個概念。

基數(shù)或基：在某種數(shù)制中，允許使用的數(shù)字符號的個數(shù)，稱為這種數(shù)制的基數(shù)或基。

系數(shù)：任一種N進制中，第i位的數(shù)字符號Ki，稱為第i位的系數(shù)。

權(quán)：任一種N進制中，Ni稱為第i位的權(quán)。十進制是我們最熟悉的計數(shù)制。它用0～9十個數(shù)字符號，以一定的規(guī)律排列起來表示數(shù)值的大小。相鄰位之間，低位逢十向高位進一，即為十進制。它的基數(shù)為10，各位的系數(shù)Ki可以是0～9十個數(shù)字中任一個，各位的權(quán)為10i。因而，任意一個n位十進制數(shù)[M]10可以表示為

（1）十進制數(shù)下頁上頁首頁[M]10=Kn-1×10n-1+Kn-2×10n-2+……+K1×101+K0×100

=

×10i如[1898]10=1×103+8×102+9×101+8×100

下頁上頁首頁（2）二進制數(shù)二進制是數(shù)字電路中應(yīng)用最廣泛的計數(shù)制。因為在數(shù)字電路中通常只有高電平和低電平兩個狀態(tài)，這兩個狀態(tài)剛好可以用二進制數(shù)中的兩個符號0和1來表示。它的運算規(guī)則簡單，在電路中易于實現(xiàn)。在二進制中，相鄰位之間，低位逢二向高位進一，即為二進制。它的基數(shù)為2，各位的系數(shù)Ki可以是0或1，各位的權(quán)為2i。因而任一個n位二進制數(shù)[M]2表示為

[M]2=Kn-1×2n-1+Kn-2×2n-2+……+K1×21+K0×20=

×2i

如[101110]2=1×25+0×24+1×23+1×22+1×21+0×20

下頁上頁首頁（3）八進制數(shù)如果將一個十進制數(shù)變換為二進制數(shù)，不僅位數(shù)多，難以記憶，且不便書寫，易出錯。因而在數(shù)字系統(tǒng)中，常用與二進制有對應(yīng)關(guān)系的八進制或十六進制。八進制中，各相鄰位之間，低位逢八向高位進一。它的基數(shù)為8，各位的權(quán)為8i，各位的系數(shù)Ki可以是0～7八個數(shù)字中任一個，因而任一個n位八進制數(shù)[M]8可以表示為

[M]8=Kn-1×8n-1+Kn-2×8n-2+……+K1×81+K0×80=

×8i

如

[268]8=2×82+6×81+8×80

下頁上頁首頁（4）十六進制數(shù)在十六進制數(shù)中，各相鄰位之間，低位逢十六向高位進一。它的基數(shù)為16，為了書寫和計算方便，在