計算機組成原理實驗指導書

《計算機組成原理》

實驗指導書

郭航、李永華編寫

適用專業(yè)；計算機科學與技術、信息安全

中國民航大學計算機綜合實驗中心

二。一六年十月

前S

本實驗指導書對應2012版和2016版的實驗教學大綱。

課程性質：

本課程是我院本科生計算機專業(yè)的重要專業(yè)課程，目的是讓本專業(yè)的同

學全面和深入了解整體計算機系統(tǒng)的基本工作原理與組織實現(xiàn)的方式。

培養(yǎng)目標：

學生應在教師的指導下，深入鉆研教材內(nèi)容，通過課堂教學所學的內(nèi)容

掌握整體計算機工作原理，從而達到掌握設計CPU核心部件的一般方法。

學生應通過綜合實驗環(huán)節(jié)，將理論與實踐充分結合起來，在實踐的基礎上

深刻理解理論知識的真正含義，避免死記硬背和機械式的套用，主動將所

學知識轉化成實際能力，達到獨立設計與調試硬件實驗的目的，并具有綜

合設計訓練的經(jīng)歷。

1.TEC-4計算機組成實驗系統(tǒng)介紹

TEC-4計算機組成實驗系統(tǒng)由清華同方教學儀器設備公司研制。它是一個典型的計算機

模型實驗儀器?？捎糜诖髮?、本科、碩士研究生計算機組成原理課程、計算機系統(tǒng)結購課程

的教學實驗。該儀器可提供學生的動手能力，提高學生對計算機整體和各組成部分的理解，

提高學生對計算機系統(tǒng)得綜合設計能力。

一、TEC—4計算機組成實驗系統(tǒng)特點

（I）計算機模型簡單、實用，運算器數(shù)據(jù)通路、控制器、控制臺個部分劃分清晰。

（2）計算機模型采用了數(shù)據(jù)總線和指令總線雙總線體制，能夠實現(xiàn)流水控制。

（3）控制器有微程序控制器、硬聯(lián)線控制器兩種類型，每種類型乂有流水和順序兩種方案。

（4）寄存器堆由1篇ispLSI1016組成，運算器有1片ispLSI1024組成，設計新穎。

（5）實驗臺上包括了1片在系統(tǒng)邊城芯片ispLSI1032,學生可用它實現(xiàn)硬聯(lián)線控制器等多

種設計。

（6）該系統(tǒng)能做運算器組成、雙端口存儲器、數(shù)據(jù)通路、微程序控制器、中斷、CPU組成

與指令執(zhí)行等六個基本教學實驗。

（7）該系統(tǒng)能完成流水微程序控制器、硬聯(lián)線控制器、流水硬聯(lián)線控制器等三個大型課程

設計實驗。

（8）電源部分采用模塊電源，重量輕，具有抗電源對地短路能力。

（9）器件外部采用自鎖緊累接接線方式，可靠性和接線速度比面包板提高5倍和8倍。

（10）實驗儀器體現(xiàn)了當代CPU設計的先進思想和并行技術。

二、TEC-4計算機組成實驗系統(tǒng)的組成

TEC-4計算機組成實驗系統(tǒng)由下述六部分組成：

<1>控制臺<2>數(shù)據(jù)通路<3>控制器<4>用戶自選器件試驗區(qū)<5>時序電路

<6>電源部分。下面分別對各組成部分予以介紹。

三、電源與外觀

電源部分由一個模塊電源、一個電源插座、一個電源開關和一個紅色指示燈組成。電

源模塊通過四個螺栓安裝在實驗臺下面，它輸出+5V電壓，最大負載電流3A,內(nèi)置自恢

復保險功能，具有抗+5V對地短路能力，電源插座用于接交流220V市電，插座內(nèi)裝有保

險絲。電源開關用于接通或者斷開交流220V市電。當電源模塊輸出+5V時，點亮+5V紅

色指示燈。

四、時序發(fā)生器

時序發(fā)生器產(chǎn)生計算機模型所需的時序。時序電路由一個1MHZ晶體振蕩器、2片

GAL22V10（U6和U7）組成，位于控制存儲器的右邊。根據(jù)本機設計，執(zhí)行?條微指令需

要4個節(jié)拍脈沖Tl,T2,T3,T4,執(zhí)行一條指令通常需要取指、送操作數(shù)、運算、寫結

果四個節(jié)拍電位Wl,W2,W3,W4,因此本機的基本時序如下：

圖中，MF是晶體振蕩器產(chǎn)生的IMHZ基本時鐘，Tl,T2,T3,T4是數(shù)據(jù)通路和

MF」LrLnjTrLrLrLn_rLrmrLruTrLnnr

T1-T~LP~LRI_Ir~L

口廠

T2_n____r~ir~i

T3___CI_LI~Ln

「n____r-tr~LFTr~i

W1JI_________________I

W2----------------------------1?------------------------------------------------------------

W3-----------------------------------------------------I|_______________________

W41-------------------------------II

控制器中各寄存器的節(jié)拍脈沖信號，卬制板上已將它們和有關的寄存器連接。Tl,T2,

T3,T4既供微程序控制器使用，也供硬聯(lián)線控制器使用。Wl,W2,W3,W4只供硬聯(lián)線

控制器作節(jié)拍電位信號使用。

五、數(shù)據(jù)通路

數(shù)據(jù)通路的設計是TEC-4計算機組成原理實驗系統(tǒng)最有特色的部分。首先它采用了

數(shù)據(jù)總線和指令總線雙總線形式，使得流水實驗能夠實現(xiàn)。它還使用了大規(guī)模在系統(tǒng)可編程

器件作為運算器和寄存器堆棧，使得設計簡單明了，可修改性強。數(shù)據(jù)通路為與實驗系統(tǒng)的

中部。圖4是數(shù)據(jù)通路總體圖，下面介紹圖中各主要部件的作用。

DBUS

I.RW(T3)數(shù)據(jù)端口PAU指令端

ALU-BUS___________RAM

LDAR2(T2)

LDDR1(T3)LDDR2(T3)AR2

MUX3

DBUSh

LDPC(T4)

lAR-BUSff

，介、

LDIA

RDLRDOIj|K4IIARL|包/ALU\

WRDCr^lYTR1LDR4(W

LDER(

[ER|B1MUX4Ml

DBUSWR1,WRO

SW-BUS?

RD!.RDO

控

RSI.RSO

控制臺制--------->

信控制器]LDIR(T4)

號

圖4數(shù)據(jù)通路總體圖

I.運算器ALU

運算器ALU由1片ispLSI1024(U47)組成，在選擇端S2,SI,SO控制下，對數(shù)據(jù)A

和B進行加、減、與、直通、乘五種運算，功能如下：

表1運算器功能表

選擇操作

S2S1so

000A&B

001B路直通

010A+B

011A-B

100A(低4位)XB(低4位)

進位C只在加法和減法運算時產(chǎn)生。加法運算中，C表示進位;減運算中，C代表借位。

加、減運算在T4的上升沿送入C寄存器保存。與、乘、直通操作不影響進位C的狀態(tài)，

即進位C保持不變。

當ALU-BUS=1時，運算結果送往數(shù)據(jù)總線DBUS。力口、減產(chǎn)生的進位C(借位)與控

制臺的C指示燈相連。

2.DR1和DR2

DR1和DR2是運算操作數(shù)寄存器，DR1和ALU的A數(shù)據(jù)口相連，DR2和ALU的B

數(shù)據(jù)口相連。DR1和DR2各有2片74HC298(U23,U24,U21,U22)組成。U23是DK1的低

四位，U24時DR1的高4位；U21是DR2的低4位，U22是DR2的面4位。當M1=O

且LDDR1=1時，在T3的下降沿，DR1接受來自寄存器堆A端口的數(shù)據(jù)；當Ml=l旦

LDDR1=1時，在T3的下降沿,DR1接受來自數(shù)據(jù)總線DBUS的數(shù)據(jù)；當M2=0且LDDR2=1

時，在T3的下降沿，DR2接受來自寄存器堆B端口的數(shù)據(jù)；當M2=l且LDDR2=1時，，

在T3的下降沿，DR2接受來自數(shù)據(jù)總線DBUS的數(shù)據(jù)。

3.多端口通用寄存器堆RF

多端口通用寄存器堆RF由1片ispLSIIOI6(U32)組成，它的功能和MC1458類似。

寄存器堆中包含4個8位寄存器(RO,RI,R2,R3),有三個控制器端口。其中兩個端

口控制讀操作，一個端口控制寫操作，三個端口可同時操作。RDhRDO選擇從B端口

讀出的寄存器，RSI,RSO選擇從A端口讀出的寄存器；WRI,WRO選擇被寫入的寄存

器。WRD寄存器的數(shù)據(jù)寫入由WRI,WRO選中的寄存器。

A端口的數(shù)據(jù)直接送往操作數(shù)寄存器DR2,B端口的數(shù)據(jù)直接送往操作數(shù)寄存器DRK

除此之外,B端口的數(shù)據(jù)還通過1片74HC244(U15)送往數(shù)據(jù)總線DBUS。當RS-BUS#=O,

允許B端口的數(shù)據(jù)送到數(shù)據(jù)總線DBUS上；當RS-BUS#=1,禁止B端口的數(shù)據(jù)送到數(shù)據(jù)

總線DBUSo

4.暫存寄存器ER

暫存寄存器ER(U14)是I片74HC374,主要用于暫時保存運算器的運算結果。當

LDER=1時，在T4的上升沿，將數(shù)據(jù)總線DBUS的數(shù)據(jù)打入暫存寄存器ER。ER的輸出

送往多端口通用寄存器堆RF,作為寫入數(shù)據(jù)使用。

5.開關寄存器SW-BUS

開關寄存器SW-BUS(U38)是I片74HC244,用于將控制臺開關SW7-SW0的數(shù)據(jù)送

往數(shù)據(jù)總線DBUS。當SW-BUS#=1,禁止開關SW7-SW0的數(shù)據(jù)送到數(shù)據(jù)總線DBUS：；

當RS-BUS#=O,允許開關SW7-SW0的數(shù)據(jù)送到數(shù)據(jù)總線DBUS。

6.雙端口存儲器RAM

雙端口存儲器由一片IDT7132(U36)及少量附加控制電路組成。IDT7132是2048字節(jié)

的雙端口靜態(tài)隨機儲存器，本機實際使用256字節(jié)。IDT7I32兩個端口可同時進行讀、寫

操作。在本機中，左端II的數(shù)據(jù)連接數(shù)據(jù)總線DBUS,可進行讀、謝操作，右端口數(shù)據(jù)和

指令系統(tǒng)INS連接，輸出到指令寄存器IR,作為只讀端口使用。存儲器IDT7132有6個

控制弓【腳：CEL#,LRW,OEL#,CER#,RRW,OER#。CEL#,LRW,OEL#控制

左端口讀、寫操作；CER#,RRW,OER#控制右端口讀、寫操作。CEL#為左端口選擇引

腳，低有效，為高時禁止左端口操作；LRW為高時，左端口進行讀操作，LRW為低時，

左端II進行寫操作：OEL#為低時，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER#,

RRW,OER#控制右端口讀、寫操作的方式與CEL#,LRW,OEL#控制左端口讀、寫

操作的方式類似，不過右端口讀出的數(shù)據(jù)放到指令總線上而不是數(shù)據(jù)總線上。本機設計中，

OER#已固定接地，RRW固定接高電平，CER#由CER反相產(chǎn)生。當CER=1時，右端口

讀出數(shù)據(jù)，并放到指令總線INS上；當CER=0時，禁止右端口操作。左端口的OEL#由

LRW經(jīng)反相產(chǎn)生，不需要單獨控制。當CEL#=0且LRW=1時，左端口進行讀操作；當

CEL#=0且LW=0時，在T3的上升沿開始進行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫入寄存器。

7.地址寄存器ARI和AR2

地址寄存器ARI(U37)和AR2(U27,U28)提供雙端口存儲器的地址。AR1是1

片CAL22V10,具有加I功能，提供雙端口存儲器左端口的地址。AR1從數(shù)據(jù)總線DBUS

接受數(shù)據(jù)。AR1的控制信號是LDAR1和ARUNC。當AR1-INC=I時，在T4的上升沿,

AR1的值加1：當LDAR1=1時，在T4的上升沿，將數(shù)據(jù)總線DBUS的數(shù)據(jù)打入地址寄

存器AR1。AR2由2片74HC298組成，有兩個數(shù)據(jù)輸入端，一個來自程序計數(shù)器PC,

另一個來自數(shù)據(jù)總線DBUS。AR2的控制信號是LDAR2和M3。M3選擇數(shù)據(jù)來源，當

M3=l時，選中數(shù)據(jù)總線DBUS；當M3=0時，選中程序計數(shù)器PC。LDAR2控制何時接

受地址，當LDAR2=1時，在T2的下降沿將選中的數(shù)據(jù)源上的數(shù)據(jù)打入AR2。

8.程序計數(shù)器PC、地址加法器ALU2、地址緩存器R4

程序計數(shù)器PC、地址加法器ALU2、地址緩存器R4聯(lián)合完成三種操作：PC加載，PC+1,

PC+DoR4是一個由2片74HC298(U25,U26)構成的具有存儲功能的兩路選擇器。當

M4=l時,選中數(shù)據(jù)總線DBUS；當M4=0時,從指令寄存器IR的低4位IR0-IR3接受數(shù)

據(jù)。當LDR4=1時，在T2的下降沿將選中的數(shù)據(jù)打入R40ALU2由I片GAL22V10(57)

構成，當PC-ADD=1時，完成PC和IR低4位的相加，即PC加Do程序計數(shù)器PC是1

片GAL22V10(U18),當PC-INC=1時，完成PC+1；當PC-ADD=I時，與ALU2一起完

成PC+D的功能；當LDPC=1時，接受從ALU2和R4來的地址，實際是接受來自數(shù)據(jù)總

線DBUS的地址，這些新的程序地址在T4的上升沿打入PC寄存器。

9.指令寄存器IR

指令寄存器IR是一片74cH374（U20）o它的數(shù)據(jù)從雙端口存儲器接受數(shù)據(jù)（指令）。

當LDIR=1時，在T4的上升沿將來自雙端口存儲器的指令打入指令寄存器IR保存。指令

的操作碼部分送往控制器譯碼，產(chǎn)生各種所需的控制信號。大多數(shù)情況下，指令的操作書

部分應連到寄存器堆（用戶自己連線工選擇參與運算的寄存器。在某些情況卜\指令的

操作數(shù)部分也參與新的PC的計算。

本實驗系統(tǒng)設計了12條基本的機器指令，均為單字長（8位）指令。指令功能及格式

如表2所示。表2中的X代表隨意值；RS1-RS0指的是寄存器堆的B端口選擇信號RS1,

RSO；RD1.RD0指的是寄存器堆的A端口選擇信號RD1-RD0,不過由于運算結果需寫|可，

因此它也同時指WRI,WRO,用戶需將它們對應連接。另一點需說明的是，為了簡化運

算，指令JCD中的D是一個4位正數(shù)，用D3D2D1DO表示。

實驗系統(tǒng)雖僅設計了12條基本的機器指令，但代表了計算機中常用的指令類型。必要

時用戶可擴充到16條指令或者重新設計指令系統(tǒng)。

表2機器指令格式

指令格式

名稱助記符功能R7R6

R3R2RIR0

R5R4

00RS1RD1

加法ADDRd,RsRd+Rs-Rd

00RS0RD0

00RSIRD1

減法SUBRd,RsRd—Rs-*Rd

01RSORD0

00RSIRD1

乘法MULRd,RsRd*Rs-*Rd

10RS0RD0

00RSIRD1

邏輯與ANDRd,RsRd&Rs-Rd

11RS0RD0

01RS1RD1

存數(shù)STARd,[Rs]Rd-[Rs]

00RS0RD0

01RS1RD1

取數(shù)LDARd,[Rs][Rs]-Rd

01RS0RD0

無條件00RS1X

JMP[Rs][Rs]->PC

轉移00RS0X

條件轉若C=l,則10D3D1

JCD

移PC+PDfPC00D2D0

01XX

停機STP行停運行

10XX

中斷返10XX

IRET返回斷點

回10XX

10XX

開中斷INTS允許中斷

11XX

11XX

關中斷INTC禁止中斷

00XX

10中斷地址寄存器IAR

中斷地址寄存器IAR是一片74HC374,用于保存中斷發(fā)生時的斷點址。它直接使用

LDIAR信號作為脈沖。當IAR-BUS#=0時，它將斷點地址送到數(shù)據(jù)總線DBUS上，以便

用控制臺上的數(shù)據(jù)指示燈觀察斷點地址。以上介紹了數(shù)據(jù)通路的基本組成。數(shù)據(jù)通路所需

的各控制信號，除了Tl,T2,T3,T4已在印制板上連接以外，其余的控制信號在數(shù)據(jù)通

I出

st￥a

串Ma

-InlmIwVlvaS

身囪用IJ

0ndl—司1

￡3IQyI3SsKUaN

NSFsvISIrnNalIaI

—_Y

28c6428C64I28C6428C64

28C64

MAO—PA5UAO—VA5

IR4-IR7

路的下方都有插孔引出，實驗時只要將它們和控制器產(chǎn)生的對應信號正確連接即可。實驗

中提供的電路圖上，凡引出、引入線端帶有短粗黑標記的信號，都是需要用戶自己連接的

信號。

六、控制器

控制器位于本實驗系統(tǒng)的中上部，產(chǎn)生數(shù)據(jù)通路操作所需的控制信號。出廠時，提供

了一個微程序控制器，使用戶能夠進行基本的計算機組成原理實驗。在進行硬連線控制器

實驗，流水微程序控制器實驗和流水硬連線控制器實驗等課程設計時，用戶可設計自己的

控制器，部分或者全部代替出廠時提供的控制器。下圖是控制器的框圖。

1.控制存儲器

控制存儲器由5片28c64(U8,U9.U10,UU,U12)組成。28C64是電擦除的可編程ROM,

存儲容量為8K字節(jié)，本實驗系統(tǒng)僅使用了64字節(jié)。為指令格式采用全水平型，微指令

字長35位。其中順序控制部分10位：后繼微地址uAO—uA5,判別標志P0,Pl,P2,

P3；操作控制字段25位，全部采用直接表示法，用于控制數(shù)據(jù)通路的操作。

標志位P3和控制臺開關SWB、SWA結合在一-起確定微程序的分支，完成不同的控制

臺操作。標志位P2與指令操作碼(IR的高4位IR4,IR5,IR6,IR7)結合確定微程序的

分支，轉向各種指令的不同微程序流程。標志位P1標志一條指令的結束，與中斷請求信

號INTQ結合，實現(xiàn)對程序的中斷處理。標志位P0與進位標志C結合確定微程序的分支，

實現(xiàn)條件轉移指令。

操作控制字段25位，全部采用直接表示法，控制數(shù)據(jù)通路的操作。在設計過程中，根

據(jù)微程序流程圖對控制信號進行了適當?shù)木C合與歸并,把某些在微程序流程圖中作用相同

或者類似的信號歸并為一個信號。下面列出微程序控制器提供的信號。信號名帶有后綴#

者為低電平有效，否則為高電平有效。

INTS置中斷允許標志INTE為1。

INTC清除中斷允許標志INTE1

LDIR(CER)為1時，允許對IR加載，此信號也可用于作為雙

端口存儲器右端口選擇CERo

LDPC(LDR4)為1時，允許對程序計數(shù)器PC加載，此信號也可

用于作為R4的加載允許信號LDR4。

PC-ADD為1時，進行PC+D操作。

PC-INC為1時，進行PC+1操作。

M4當M4=l時，R4從數(shù)據(jù)總線DBUS接受數(shù)據(jù)；當

M4=0時，，R4從指令寄存器IR接受數(shù)據(jù)。

LDIAR為1時，允許對中斷地址寄存器IAR加載。

LDIAR(LDAR2)為1時，允許對地址寄存器AR1加載，此信號也

可用于作為對地址寄存器AR2加載。

AR1-INC為1時，允許進行AR1+1操作。

M3當M3=l時，AR2從數(shù)據(jù)總線DBUS接受數(shù)據(jù)；

當M3=()時，AR2從PC接受數(shù)據(jù)。

LDER為1時，允許對暫存寄存器ER加載。

IAR-BUS#低有效，為0時將中斷地址寄存器IAR送數(shù)據(jù)總

線DBUSo

SW-BUS#低有效，為0時將控制臺開美SW7-SW0送數(shù)據(jù)總

線DBUS

RS-BUS#低有效，為U時將奇存器堆R卜的B端口送數(shù)據(jù)總

線DBUS

ALU-BUS為1時，將ALU中的運算結果送數(shù)據(jù)總線DBUSo

CEL#低有效，為。時允許雙端口存儲器左端口進行讀、

寫操作。

LRW當LRW=1且CEL#=0時，雙端口存儲器左端口進

行讀操作；當LRW=0且CEL#=0時，雙端口存儲

器左端口進行寫操作。

WRD為1時，允許對寄存器堆RF進行寫操作。

LDDR1(LDDR2)為1時，允許對操作書寄存器DR1加載，此信號也

可用于作為對操作數(shù)寄存器DR2加載。

Ml(M2)當Ml=l時，操作數(shù)寄存器DR1從數(shù)據(jù)總線DBUS

接受數(shù)據(jù)；當Ml=0時，操作數(shù)寄存器DR1從寄存

器推RF接受數(shù)據(jù).此信號也可用于作為操作數(shù)寄存

器DR2的數(shù)據(jù)來源選擇信號。

S2,SI,S0選擇運算器ALU的運算類型。

TJ暫停微程序運行,

NCO,NCLNC2備用。

NC3,NC4

上述控制信號連同時序電路提供的時序、控制信號位于控制器的下邊。

2.微地址寄存器uAR

微地址寄存器uAR對控制存儲器提供微程序地址。當CLR#=O時，將其復位到零，使

微程序從000000B地址開始執(zhí)行。在T1的上升沿將新的微程序地址uDO

-uD5打入微地址寄存器uAR。控制臺開關SWC直接連到5片28c64的地址A6,用于

實現(xiàn)度寄存器操作KRRo

3.跳轉開關JUMP

這是一組6個跳線開關(J1)。當用短路子將它們連通時，微地址寄存器uAR從本實驗

系統(tǒng)提供的微程序地址譯碼電路得到新的微程序地址uDO-uD5.當它們被斷開時，用

戶提供自己的新微程序地址uD0-uD5o這樣用戶能夠使用自己設計的微程序地址譯碼電

路。

4.微程序地址譯碼電路DEC3RDER

微程序地址譯碼電路DECORDER產(chǎn)生后繼微程序地址，它由2個74HC32(U2,U3)

和2個74HC08(U4,U5)構成。微程序地址譯碼電路數(shù)據(jù)來源是：控制存儲器產(chǎn)生的

后繼微程序地址uAO—uA5,控制存儲器產(chǎn)生的標志位PO—P3,指令操作碼IR4—IR7,

進位標志C,中斷請求標志INTQ,控制臺方式標志位SWA,SWB.,

七、控制臺

控制臺位于TEC-4計算機組成原理實驗系統(tǒng)的下部，主要由若干指示燈和若干撥動開關

組成，用于給數(shù)據(jù)通路置數(shù)、設置控制信號、顯示各種數(shù)據(jù)使用。

I.SW7—SWO

數(shù)據(jù)開關，直接接到數(shù)據(jù)通路部分的數(shù)據(jù)總線DBUS匕用于向數(shù)據(jù)通路中的器件置

數(shù)。開關撥到上面位置時輸出h撥到下面位置時輸出0。SW7是最高位，SW0時最低位。

2.K15—K0

雙位撥動開關。開關撥到上面位置時輸出1,撥到下面位置時輸出0。實驗中用于模擬

數(shù)據(jù)通路部分所需的電平控制信號。例如，將K0與LDDR1連接，則K0向.卜.時，表示

置LDDRI為I；K0向下時，表示置LDDRI為0。

3.數(shù)據(jù)指示燈D7—D0

8個紅色發(fā)光二極管，用于顯示數(shù)據(jù)總線DBUS或者指令寄存器IR的狀態(tài)。D7是最高

位，DO是最低位。雙位開關IR/DBUS撥到IR位置時，顯示指令寄存器IR的狀態(tài)；雙位

開關IR/DBUS撥到DBUS位置時，顯示數(shù)據(jù)總線DBUS狀態(tài)。

4.地址指示燈A7—A0

8個綠色發(fā)光二極管，用于顯示雙端口存儲器的地址寄存器內(nèi)容。A7時最高位，人0時

最低位。雙端口寄存器IDT7132有兩個地址端口，地址寄存器AR1提供左端口地址A7L

—A0L,地址寄存器AR2提供右端口地址A7R—AORo當雙位開關AR2/AR1撥到AR1

位置時，顯示地址寄存器ARI的內(nèi)容；當雙位開關AR2/ARI撥到AR2位置時，顯示地

址寄存器AR2的內(nèi)容。

5.微地址指示燈uA5—uAO

六個黃色發(fā)光二極管，用于顯示控制存儲器的地址uA5—uAO。uA5是最高位，uAO是

最低位。

6.其他指示燈P3,P2,Pl,PO,IE,C

六個黃色發(fā)光二極管用于顯示P3,P2,Pl,PO,IE,C的值。P3,P2,Pl,P0時控存

的微代碼位，用于條件分支產(chǎn)生下一個微地址。C是加、減運算時產(chǎn)生的進位（借位）值。

IE是中斷允許標志。當IE=1時，允許中斷：當IE=0時，禁止中斷。

7.微動開關CLR#,QD,INTR

這三個微動開關用于產(chǎn)生CLR#,QD,INTR單脈沖。按一次CLR#,產(chǎn)生一個負的單

脈沖CLR#,對全機進行復位，使全機處于初始狀態(tài)，微程序地址置為OOOOOOB。CLR#

到時序和控制器的連接已在印制板上實現(xiàn)，控制存儲器和數(shù)據(jù)通路部分布使用復位信號

CLR#。按一次QD按粗，產(chǎn)生一個正的QD啟動脈沖。QD和時序部分的連接己在印制板

上實現(xiàn)。按一次INTR按鈕，產(chǎn)生一個正的單脈沖，可用于作為中斷請求信號。INTR到

時序部分和微程序地址譯碼電路的連接已在印制板上實現(xiàn)。這三個單脈沖都有插孔對外輸

出，供用戶設計自己的控制器和時序電路時使用。

8.單步、單拍、單指令開關DB,DP,DZ

DB（單步），DP（單拍），DZ（單指）是三種特殊的非連續(xù)工作方式。當DP=1時，計

算機處于單拍方式，按一次QD按鈕，每次只執(zhí)行一條微指令，發(fā)送一組時序信號TI,

T2,T3,T4時序脈沖。當DZ=1時，計算機處于單指方式。單指方式只對微程序控制器

適用。在單指方式下，按一次QD按鈕，每次只執(zhí)行一條指令。當DB=1時，計算機處于

單步方式。單步方式只對硬聯(lián)線控制器適用。在單步方式下，按一次QD按鈕，發(fā)送一組

Wl,W2,W3,W4時序脈沖。在使用硬聯(lián)線控制器時，每條指令需要一組Wl,W2,

W3,W4時序脈沖，因此單步方式實際上是硬聯(lián)線控制器下的單指方式。對DB,DZ,

DP這三個雙位開關，任何時刻都只允許一個開關置1,決不允許兩個或三個開關同時置1。

當DB=0,DZ=0,DP=0時，機器處于連續(xù)工作方式。

9.控制臺方式開關SWB,SBA

控制臺方式開關SWB,SWA定義了TEC-4II算機組成原理實驗系統(tǒng)的五.種工作方式。

在出廠時提供的標準控存中，五種工作方式定義如下：

SWCSWBSWA工作方式

000PR,啟動程序

001KRD,讀雙端口存儲器

010KWE,寫雙端口存儲器

011KLD,加載寄存器堆

100KRR,讀寄存器準

在案CLR#按鈕復位后，根據(jù)SWC,SWB,SWA狀態(tài)來選擇工作方式。

PR是啟動程序方式。在此方式下，首先在SW7—SW0指定啟動地址，按啟動按鈕QD

后，啟動程序運行。

KRD是讀雙端口存儲器方式。在此方式下，①首先在SW7—SW0置好存儲器地址；按

QD按鈕，則將此地址打入地址寄存器AR1,讀出存儲器內(nèi)容到數(shù)據(jù)總線DBUS。②；按

QD按鈕，地址寄存器AR1加1,讀出新地址存儲器內(nèi)容到數(shù)據(jù)總線DBUS,依次進行下

去，直到按復位按鈕CLR#為止。

KWE是寫雙端口存儲器方式。在此方式下，①首先在SW7—SWO置好存儲器地址：按

QD按鈕，則將此地址打入地址寄存器AR1。②在SW7—SW0置好數(shù)據(jù),按QD按鈕,寫

數(shù)據(jù)到AR1指定的存儲器單元，地址寄存器AR1加1。③返回②，依次進行下去，直

到按復位按鈕CLR#為止。

KLD是加載寄存器堆方式。此方式用于對寄存器堆加載。①首先在SW7—SWO置好存儲

器地址，按QD按鈕，則將此地址打入地址寄存器AR1。②在SW7—SWO置好數(shù)據(jù)，數(shù)據(jù)

的低2位DI,DO為寄存器堆中的寄存器號，按QD按鈕，則寫數(shù)據(jù)到AR1指定的存儲

器單元；然后將寫入的數(shù)據(jù)從右端口讀出，并送入指令寄存器IR。③在SW7—SW0置好數(shù)

據(jù)，該數(shù)據(jù)為寫入寄存器的數(shù)據(jù)，寄存器號由IR低2位指定。按QD按鈕，則首先將此

數(shù)據(jù)寫入寄存器ER,然后將ER中的數(shù)據(jù)寫入指定的寄存器。④返回②，依次進行下去，

直到按復位按鈕CLR#為止。

KRR是讀寄存器堆方式。此方式用于讀寄存器堆中的寄存器。①首先在SW7—S忖置好

存儲器地址，按QD按粗，則將此地址打入地址寄存器AR1和入地址寄存器AR2。②在

SW7—SWO置好數(shù)據(jù)，數(shù)據(jù)的D3,D2為寄存器堆中的寄存器號，按QD按鈕，則寫數(shù)據(jù)

到AR1指定的存儲器單元；然后將寫入的數(shù)據(jù)從右端口讀出，并送入指令寄存器IR。同

時將IR3,IR2指定的寄存器送往數(shù)據(jù)總線DBUS。撥動開關IR/DBUS可看到IR的值和

IR指定的寄存器的值。③返回②，依次進行下去，直到按復位按鈕CLR#為止。

八.用戶自選器件試驗區(qū)

本計算機組成原理實驗系統(tǒng)提供了一個用戶自選器件試驗區(qū)，供常規(guī)硬聯(lián)線控制器實

驗、流水微程序控制器實驗、流水硬聯(lián)線控制器實驗使用。自選器件試驗區(qū)包括了1個高

密度ispLSI1032器件及下載插座，把PC機和下載插座用出廠時提供的下載電纜相連，在

PC機上運行ispEXPERT軟件，即可對ispLSI1032器件編程和下載。利用ispLSII032器

件，可滿足這二個實驗中應用的邏輯電路需要。另外，為了增強靈活性，用戶自選器件試

驗區(qū)還提供了10個雙列直插插座，其中包括2個24引腳插座，3個20引腳插座，2個

16引腳插座，3個14引腳插座。

2.課內(nèi)實驗

實驗一運算器組成的實驗

實驗學時：2

實驗類型：（J驗證、綜合、設計）

一、實驗目的

1、掌握算術邏輯運算加、減、乘、與的工作原理。

2、熟悉簡單運算的數(shù)據(jù)傳送通路。

3、驗證實驗臺運算的8位加、減、與、直通功能。

4、驗證實驗臺的4位乘4位功能。

5、按給定數(shù)據(jù)，完成幾種指定的算術和邏輯運算。

二、實驗電路

圖6運算器找據(jù)通路實驗電路國

圖6示出了本實驗所用的運算器數(shù)據(jù)通路圖。ALU由1片ispLSI1024構成。四片4

位的二選一輸入寄存器74HC298構成兩個操作數(shù)寄存器DR1和DR2,保存參與運算的數(shù)

據(jù)。DRI接ALU的B數(shù)據(jù)輸入端口，DR2接ALU的A數(shù)據(jù)輸入端口，ALU的輸出在

ispLSI1024內(nèi)通過三態(tài)門發(fā)送到數(shù)據(jù)總線DBUS7-DBUS0上，進位信號C保存在

ispLSII024內(nèi)的一個D寄存器中。當實驗臺下部的IR/DBUS開關拔到DBUS位置時，8

個紅色發(fā)光二極管指示燈接在數(shù)據(jù)總線DBL1S上，可顯示運算結果或輸入數(shù)據(jù)。另有一

個指示燈C顯示運算進位信號狀態(tài)。由ispLSI1024構成的8位運算器的運算類型由選擇

端S2,SI,SO選擇，功能如表3所示。

選擇

操作

S2S1so

000A&.B

001B路直通

010A+B

011A-B

100A（低4位）XB（低4位）

表3運算器運算類型選擇表

進位C只在加法運算和減法運算時產(chǎn)生，與、乘、直通操作不影響進位C的狀態(tài)，即

進位C保持不變。減法運算采用加減數(shù)的反碼再加以1實現(xiàn)。在加法運算中，C代表進位;

在減法運算中，C代表借位。運算產(chǎn)生的進位在T4的上升沿送入ispLSI1024內(nèi)的C寄存器

保存。

在SW-BUS#信號為。時，參與運算的數(shù)據(jù)通過一個三態(tài)門的74HC244（SW-BUS）送

到DBUS總線上，進而送至DR1或DR2操作數(shù)寄存器。輸入數(shù)據(jù)可由實驗臺上的8個二進

制數(shù)據(jù)開關SW0-SW7來設置，其中SW0是最低位SW7是最高位。開關向上時為I,開關

向下時為0。

圖中尾巴上帶粗短線標記的信號都是控制信號，控制信號均為電位信號。T3,T4是脈

沖信號，印制板上已連接到實驗臺的時序電路產(chǎn)生的T3,T4信號上。S2,SI,SO,ALU-BUS,

LDDR2,LDDR1,Ml,M2,SW-BUS#各電位控制信號用電平開關K0-K15來模擬。KC-K15

是一組用于模擬各控制電平信號的開關，開關向上時為1,開關向下時為0,每個開關無周

定用途，可根據(jù)實驗具體情況選用。S2,SI,SO,ALU-BUS,LDDR2,LDDR1為高電平

有效,SW-BUS#為低電平有效。M1=1時，DR1選擇D1-AI作為數(shù)據(jù)輸入端；Ml=0時，

DR1選擇D0-A0作為數(shù)據(jù)輸入端。當LDDR1=O時，在T3的下降沿，選中的數(shù)據(jù)被打入

DR1寄存器。M2=l時，DR2選擇D1-A1作為數(shù)據(jù)飾入端；M2=0時，DR2選擇D0-A0作

為數(shù)據(jù)輸入端。當LDDR2R時，在T3的下降沿，選中的數(shù)據(jù)被打入DR2寄存器。

數(shù)據(jù)總線DBUS有5個數(shù)據(jù)來源：運算器ALU,寄存器堆RF,控制臺開關SW0-SW7,

雙端口存儲器IDT7132和中斷地址寄存器IAR。在任何時刻，都不允許2個或者2個以上

的數(shù)據(jù)源同時向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)，只允許I個（或者沒有）數(shù)據(jù)源向數(shù)據(jù)總線DBUS

輸送數(shù)據(jù)。在本實驗中，為了保證數(shù)據(jù)的正確設置和觀察，請令RS-BUS#=I,LRW=O,

IAR-BUS#=lo

為了在實驗中，每次只產(chǎn)生一組Tl,T2,T3,T4脈沖，需將實驗臺上的DP、DB.

DZ開關進行正確設置。將DP開關置1,將DB,DZ開關置0,每按一次QD按鈕，則順序

產(chǎn)生Tl,T2,T3,T4各一個單脈沖。本實驗中采用單脈沖輸出。

三、實驗設備

1、TEC-4計算機組成原理實驗系統(tǒng)1臺

2、直流萬用表一只

3、邏輯測試筆一支

四、實驗內(nèi)容及步驟

（1）按圖6所示，正確連接運算器模塊與實驗臺上的電平開關K0-KI5。由于運算C指示

燈，8位