集成電路測試技術基礎知到智慧樹章節(jié)測試課后答案2024年秋北方工業(yè)大學

集成電路測試技術基礎知到智慧樹章節(jié)測試課后答案2024年秋北方工業(yè)大學緒論單元測試

本課程內(nèi)容主要包含哪些知識（）。

A:集成電路ATE設備和測試基本方法B:混合信號集成電路的測試C:集成電路測試的基本概念和基本原理D:可測試性設計方法E:集成電路測試理論基礎

答案:集成電路ATE設備和測試基本方法；混合信號集成電路的測試；集成電路測試的基本概念和基本原理；可測試性設計方法；集成電路測試理論基礎

第一章單元測試

通過仿真、形式驗證等，檢查設計的正確性，確定電路是否符合所有的設計規(guī)范，屬于（）。

A:可靠性測試B:生產(chǎn)測試C:工藝監(jiān)控測試D:設計驗證

答案:設計驗證對于器件中可能存在的橋接、短路、柵氧短路等物理缺陷，可采用何種測試方法（）。

A:延遲測試B:耦合故障測試C:IDDQ測試D:固定故障測試

答案:IDDQ測試芯片測試、板級測試及系統(tǒng)級測試，其測試成本遵循（）。

A:雙倍法則B:千倍法則C:十倍法則D:百倍法則

答案:十倍法則量產(chǎn)前需要進行的測試包括（）。

A:生產(chǎn)測試B:設計驗證C:特性測試D:工藝監(jiān)控測試

答案:設計驗證；特性測試晶圓測試又被稱為（）。

A:DiesortB:CircuitprobeC:PackageTestD:Waferprobe

答案:Diesort；Circuitprobe；Waferprobe對芯片進行測試，選擇測試設備時需考慮（）。

A:最高時鐘頻率B:輸入/輸出引腳的數(shù)目C:測試向量深度D:定時精度

答案:最高時鐘頻率；輸入/輸出引腳的數(shù)目；測試向量深度；定時精度主要的測試硬件接口包括（）。

A:HandlerB:LoadBoardC:SocketD:ProbeCard

答案:LoadBoard；Socket；ProbeCard典型的結構化的可測性設計方法包括（）。

A:邊界掃描B:掃描設計C:AdHoc方法D:內(nèi)建自測試

答案:邊界掃描；掃描設計；內(nèi)建自測試Shmoo圖是同時改變兩個相互關聯(lián)的參數(shù)，執(zhí)行參數(shù)測試，得到表明測試結果是否通過的曲線圖。（）

A:對B:錯

答案:錯可控制性是指從輸入端將芯片內(nèi)部邏輯電路至于指定狀態(tài)的能力。（）

A:對B:錯

答案:對

第二章單元測試

測量器件靜態(tài)時漏極到地消耗的漏電流IDD采用的方法是（）。

A:加流測壓B:加壓測流

答案:加壓測流測量器件的輸出高電平VOH時，應給器件提供（）電流。

A:正B:負

答案:負測試激勵的信號格式中延遲不返回零電平，數(shù)據(jù)轉變不在T0，此格式為（）

A:DNRZB:SBCC:ROD:RZ

答案:DNRZ自動測試設備ATE的部件精密參數(shù)測量單元，簡稱為（）

A:PEB:RVSC:DPSD:PMU

答案:PMU測試時為保護測試操作人員及測試硬件設備的安全，需要進行鉗制設置，當驅動電壓測量電流時，需進行（）

A:電壓鉗制B:電流鉗制

答案:電流鉗制進行功能測試時輸入給被測器件管腳的信號包括哪些要素（）。

A:信號時序B:測試向量C:信號電平D:信號格式

答案:信號時序；測試向量；信號電平；信號格式成品測試需要用到的設備和硬件資源是（）。

A:負載板B:機械手C:自動測試設備ATED:探針卡

答案:負載板；機械手；自動測試設備ATE管腳電路PE板卡中可與DUT輸出管腳連接的是（）

A:與PMU的連接電路B:可編程電流負載C:驅動電路D:電壓比較電路

答案:與PMU的連接電路；可編程電流負載；電壓比較電路建立時間是指數(shù)據(jù)輸入信號比觸發(fā)信號提前施加于器件輸入端的最小時間。（）

A:錯B:對

答案:對利用ATE進行測試時，對于非被測輸入管腳可以懸空。（）

A:錯B:對

答案:錯

第三章單元測試

CMOS或非門由兩個PMOS管和兩個NMOS管構成，其中兩個PMOS管連接方式為（）。

A:串聯(lián)B:并聯(lián)

答案:串聯(lián)PMOS管導通需要柵極電壓為（）。

A:低電平B:高電平

答案:低電平固定故障、橋接故障屬于（）故障模型。

A:寄存器傳輸級別（RTL）或邏輯級別B:行為級C:晶體管級

答案:寄存器傳輸級別（RTL）或邏輯級別與非門中輸入端的sa0故障與輸出的（）故障等價。

A:sa0B:sa1

答案:sa1或非門中輸出端的（）故障支配輸入端的sa0故障。

A:sa1B:sa0

答案:sa1MOS晶體管固定開路故障的檢測需要（）。

A:兩組測試向量，使輸出狀態(tài)發(fā)生變化B:測量靜態(tài)電流IDDQ

答案:兩組測試向量，使輸出狀態(tài)發(fā)生變化輸入端為AB的或非門中，如果B端控制的NMOS管有固定開路故障，則需要的測試向量是（）。

A:AB分別為1101B:AB分別為0001C:AB分別為0010D:AB分別為1110

答案:AB分別為0001VLSI芯片中的典型缺陷包括（）。

A:材料缺陷B:工藝缺陷C:壽命缺陷D:封裝缺陷

答案:材料缺陷；工藝缺陷；壽命缺陷；封裝缺陷測試一個6輸入單輸出的基本邏輯門，若輸入向量101010，輸出為1，則可以判斷該邏輯門為（）。

A:非NOR門B:NAND門C:非AND門D:OR門

答案:非NOR門；非AND門典型的故障模型包括（）。

A:可編程邏輯陣列PLA故障B:延遲故障C:單固定故障D:晶體管開短路故障

答案:可編程邏輯陣列PLA故障；延遲故障；單固定故障；晶體管開短路故障

第四章單元測試

SCOAP度量算法是采用（）方法對電路的可測試性進行度量。

A:概率測量B:精確概率測量C:統(tǒng)計

答案:統(tǒng)計邏輯門原始輸入的可控制性定義為（）。

A:1B:0C:無窮

答案:1SCOAP算法中組合測量基本與可以操作控制或觀測的（）有關。

A:信號數(shù)量B:時間幀C:時間周期

答案:信號數(shù)量對于時序電路中時序節(jié)點的可控制性首先設置為（）。

A:0B:1C:D:-1

答案:SCOAP算法中組合測量基本與可以操作控制或觀測的（）有關。

A:信號數(shù)量B:時間周期C:時間幀D:電路連線數(shù)

答案:信號數(shù)量；電路連線數(shù)SCOAP算法中時序測量基本與可以操作控制或觀測的（）有關。

A:時間周期B:電路連線數(shù)C:時間幀D:信號數(shù)量

答案:時間周期；時間幀可測試性度量主要包括哪些方面（）。

A:可觀測性B:可控制性C:可設計性D:可制造性

答案:可觀測性；可控制性如果只設置一個輸入的控制值就可以生成邏輯門的輸出，符合此規(guī)則的為（）。

A:NAND門1可控制性B:AND門1可控制性C:OR門0可控制性D:NOR門0可控制性

答案:NAND門1可控制性；NOR門0可控制性對于一個可復位的上升沿觸發(fā)的D觸發(fā)器，若須控制輸出Q為0，則可以（）。

A:控制RESET復位端為1B:置輸入D端為0，且時鐘C產(chǎn)生一個下降沿C:控制RESET復位端為0D:置輸入D端為0，且時鐘C產(chǎn)生一個上升沿

答案:控制RESET復位端為1；置輸入D端為0，且時鐘C產(chǎn)生一個上升沿時序度量與組合度量不同，計算可控制性時須反復迭代，原因為存在觸發(fā)器的反饋回路。（）

A:錯B:對

答案:對

第五章單元測試

若組合電路中存在不可檢測的故障，則說明該電路為（）。

A:非冗余電路B:冗余電路

答案:冗余電路在自動測試向量生成ATPG算法中，五值邏輯的D表示正常無故障情況下，輸出為（）。

A:1B:0

答案:1與非門的奇異立方為（）。

A:B:C:D:

答案:與非門ｂ端sa0故障的初始D立方為（）。

A:abz=01D’B:abz=11DC:abz=11D’D:abz=00D

答案:abz=11D’PODEM算法中若需使一個或門的輸出為1，則優(yōu)先確定（）的輸入端的值。

A:最容易控制B:最難控制

答案:最容易控制利用FAN算法，若需使一個或非門的輸出為１，則進行反向蘊涵時（）。

A:同時設置所有輸入為１，然后再進行正向和反向蘊涵B:逐一設置輸入為１，然后再進行正向和反向蘊涵C:同時設置所有輸入為０，然后再進行正向和反向蘊涵D:逐一設置輸入為０，然后再進行正向和反向蘊涵

答案:同時設置所有輸入為０，然后再進行正向和反向蘊涵功能測試與結構測試的區(qū)別為（）。

A:結構測試可以利用算法生成測試向量B:功能測試需要考慮故障模型C:功能測試的測試向量多，測試時間長D:結構測試需要考慮故障模型

答案:結構測試可以利用算法生成測試向量；功能測試的測試向量多，測試時間長；結構測試需要考慮故障模型非確定性的測試向量生成技術包括（）。

A:代數(shù)法B:隨機測試向量生成C:各種測試向量生成算法D:窮舉或偽窮舉測試向量生成

答案:隨機測試向量生成；窮舉或偽窮舉測試向量生成PODEM算法與D算法的區(qū)別包括（）。

A:尋找故障信號到PO端路徑最近的通路做驅趕B:搜索空間只限制為原始輸入C:不需要線確認的過程D:定義了X-PATH來判斷是否還存在D邊界

答案:尋找故障信號到PO端路徑最近的通路做驅趕；搜索空間只限制為原始輸入；不需要線確認的過程；定義了X-PATH來判斷是否還存在D邊界FAN算法中提出了哪些新的概念（）。

A:多重回溯B:立即蘊涵C:主導線D:惟一敏化

答案:多重回溯；立即蘊涵；主導線；惟一敏化

第六章單元測試

九值邏輯中若G1表示（）。

A:正常情況為1，故障情況為XB:正常情況為0，故障情況為1C:正常情況為1，故障情況為0D:正常情況為0，故障情況為X

答案:正常情況為1，故障情況為X對于下圖時序電路中的故障SA1，測試向量a為（）。

A:01B:11C:00D:10

答案:01時序電路測試的BACK算法是基于（）來選擇檢測故障的原始輸出PO。

A:可控制性分析B:可測試性分析C:可觀測性分析D:可驅動性分析

答案:可驅動性分析時序電路與組合電路的區(qū)別包括（）。

A:時序電路的輸出不僅取決于當前輸入，還與電路前一時刻的狀態(tài)有關B:時序電路含有反饋通道C:針對時序電路的故障測試需要一序列的測試向量D:時序電路中觸發(fā)器的狀態(tài)不可控不可測

答案:時序電路的輸出不僅取決于當前輸入，還與電路前一時刻的狀態(tài)有關；時序電路含有反饋通道；針對時序電路的故障測試需要一序列的測試向量；時序電路中觸發(fā)器的狀態(tài)不可控不可測時序電路的故障測試相比于組合電路更復雜，主要因為（）。

A:時序電路存儲器最后狀態(tài)不可直接觀測，只能從原始輸出間接推斷B:時序電路內(nèi)部存儲器狀態(tài)未知C:時序電路有更多的輸出狀態(tài)D:時序電路的故障更多

答案:時序電路存儲器最后狀態(tài)不可直接觀測，只能從原始輸出間接推斷；時序電路內(nèi)部存儲器狀態(tài)未知時序電路的測試向量需包含哪幾部分（）。

A:激活故障的測試向量B:使內(nèi)部存儲器初始化的向量C:將故障效應傳遞到存儲器輸出端的組合測試碼D:將故障效應傳遞到組合邏輯邊界的組合測試碼

答案:激活故障的測試向量；使內(nèi)部存儲器初始化的向量；將故障效應傳遞到組合邏輯邊界的組合測試碼單時鐘同步電路的特點（）。

A:每個時鐘周期施加一個向量并產(chǎn)生一個輸出B:觸發(fā)器為理想的存儲元件C:只有一個時鐘，所有觸發(fā)器的狀態(tài)變化都與所加的時鐘信號同步D:信號經(jīng)過組合邏輯的傳播時間不超過時鐘周期

答案:每個時鐘周期施加一個向量并產(chǎn)生一個輸出；觸發(fā)器為理想的存儲元件；只有一個時鐘，所有觸發(fā)器的狀態(tài)變化都與所加的時鐘信號同步；信號經(jīng)過組合邏輯的傳播時間不超過時鐘周期對時序電路進行測試，可采用的方法包括（）。

A:時間幀展開方法B:組合電路測試向量生成的方法C:掃描設計的DFT方法D:基于模擬的方法

答案:時間幀展開方法；掃描設計的DFT方法；基于模擬的方法組合電路與時序電路之間測試向量的差別（）。

A:組合電路對一個目標故障只需一個測試向量B:組合電路測試向量生成算法用五值邏輯C:時序電路測試向量生成算法用九值邏輯D:時序電路對一個目標故障需要一個序列的測試向量

答案:組合電路對一個目標故障只需一個測試向量；組合電路測試向量生成算法用五值邏輯；時序電路測試向量生成算法用九值邏輯；時序電路對一個目標故障需要一個序列的測試向量時序電路測試的BACK算法中傳遞故障時，優(yōu)先選擇具有“最難”可驅動性的輸出。（）

A:錯B:對

答案:錯

第七章單元測試

若使或非門的輸出為0，可插入控制點使其為（）。

A:1B:0

答案:1對掃描設計電路進行測試，典型的測試步驟為（）。

①選擇移位模式，依次移位為觸發(fā)器賦值②選擇捕捉模式，更新觸發(fā)器狀態(tài)③選擇正常模式，驅動PI的值，觀察PO④選擇移位模式，將觸發(fā)器的狀態(tài)依次讀出

A:①③②④B:②③①④C:③②④①D:①②③④

答案:①③②④對掃描設計電路中的固定故障進行測試，需要的時鐘周期為（）。

A:(nsff+1)ncomb+nsff+4B:nsff+4C:(nsff+1)ncombD:(nsff+1)ncomb+nsff

答案:(nsff+1)ncomb+nsff結構化的DFT方法包括（）。

A:ScandesignB:AdHocDFTC:BISTD:Boundaryscan

答案:Scandesign；BIST；BoundaryscanAdHocDFT需要有好的設計規(guī)則，包括（）。

A:對難于控制的信號提供測試控制B:避免異步(unclocked)反饋C:提供clear/reset信號，使觸發(fā)器可初始化D:避免冗余門,避免大的扇入門

答案:對難于控制的信號提供測試控制；避免異步(unclocked)反饋；提供clear/reset信號，使觸發(fā)器可初始化；避免冗余門,避免大的扇入門掃描設計的主要思想是獲得對觸發(fā)器的可控制和可觀測，主要方法為（）。

A:由掃描觸發(fā)器(SFF)代替觸發(fā)器B:使每個掃描移位寄存器的輸入/輸出從PI/PO為可控制的/可觀測的C:在測試模式下將SFF連接形成一個或多個移位寄存器D:增加測試控制(SE)原始輸入

答案:由掃描觸發(fā)器(SFF)代替觸發(fā)器；使每個掃描移位寄存器的輸入/輸出從PI/PO為可控制的/可觀測的；在測試模式下將SFF連接形成一個或多個移位寄存器；增加測試控制(SE)原始輸入哪種工作模式下，選擇掃描單元數(shù)據(jù)輸入端的數(shù)據(jù)（）。

A:控制模式B:偏移模式C:正常模式D:捕捉模式

答案:正常模式；捕捉模式為測試掃描寄存器的故障及其移位是否正常，給寄存器下列測試序列，其中正確的是（）。

A:10101010......B:111000111......C:00110011......D:11001100......

答案:00110011......；11001100......進行了掃描設計的電路，在哪些方面存在不足（）。

A:掃描設計中的布線增加了芯片面積B:掃描單元有多路選擇器，產(chǎn)生了延遲C:增加掃描硬件，從而增加了芯片面積D:性能方面，降低了信號速度

答案:掃描設計中的布線增加了芯片面積；掃描單元有多路選擇器，產(chǎn)生了延遲；增加掃描硬件，從而增加了芯片面積；性能方面，降低了信號速度自動掃描設計的具體步驟（）。

A:掃描配置B:掃描單元重新排序C:掃描替換D:掃描鏈接

答案:掃描配置；掃描單元重新排序；掃描替換；掃描鏈接

第八章單元測試

基于特征多項式1+x6+x7設計一個LFSR電路，需要幾個觸發(fā)器和異或門（）。

A:7個觸發(fā)器，1個異或門B:7個觸發(fā)器，2個異或門C:8個觸發(fā)器，1個異或門D:8個觸發(fā)器，2個異或門

答案:7個觸發(fā)器，1個異或門利用奇偶校驗檢查對輸出響應1101011進行壓縮，壓縮值為（）。

A:0B:1

答案:1采用LFSR作為壓縮、特征分析電路，可看作多項式的除法，其中除數(shù)是（）。

A:LFSR輸出值B:壓縮后的值，即簽名C:LFSR對應的特征多項式D:待壓縮的輸出響應

答案:LFSR對應的特征多項式內(nèi)建邏輯塊觀察器BILBO有四種工作模式，當控制線為01時，其功能為（）。

A:D觸發(fā)器B:響應壓縮器MISRC:線性反饋移位寄存器（LFSR）矢量生成器D:掃描鏈

答案:線性反饋移位寄存器（LFSR）矢量生成器采用MISR和并行移位寄存器序列生成器的自測試結構為STUMPS，該結構可減少硬件開銷，若有20個全掃描鏈，每個100bit，則2000bit芯片輸出，需要（）位的MISR。

A:10B:20C:30D:25

答案:20內(nèi)建自測試BIST技術在芯片設計中增加了三部分硬件以實現(xiàn)自測試，分別是（）。

A:響應壓縮器ORAB:測試向量生成器TPGC:BIST控制器ControllerD:響應比較器

答案:響應壓縮器ORA；測試向量生成器TPG；BIST控制器Controller內(nèi)建自測試BIST不能測試的部分包括（）。

A:從電路輸出到原始輸出的連線B:輸入MUX到被測電路的連線C:從PI管腳到輸入MUX的連線D:芯片的邏輯功能

答案:從電路輸出到原始輸出的連線；從PI管腳到輸入MUX的連線標準線性反饋移位寄存器LFSR的特點有（）。

A:XOR門在觸發(fā)器的外部B:觸發(fā)器序號由小到大的順序為從右至左（對應特征多項式）C:觸發(fā)器序號由小到大的順序為從左至右（對應特征多項式）D:XOR門在觸發(fā)器的內(nèi)部

答案:XOR門在觸發(fā)器的外部；觸發(fā)器序號由小到大的順序為從右至左（對應特征多項式）按時鐘測試BIST系統(tǒng)有何特點（）。

A:需要掃描鏈移位完成測試和讀出測試結果B:較長的測試長度,較少的BIST硬件C:較短的測試長度,較多的BIST硬件D:每個時鐘周期實施一個測試

答案:較短的測試長度,較多的BIST硬件；每個時鐘周期實施一個測試線性反饋移位寄存器LFSR生成的測試向量長度小于確定性ATPG生成的測試向量長度。（）

A:錯B:對

答案:錯

第九章單元測試

基于邊界掃描設計的元器件的所有與外部交換的信息（指令、測試數(shù)據(jù)和測試結果）都采用（）通信方式。

A:串行B:并行

答案:串行獲得正常元件輸入和輸出信號的瞬態(tài)值并將它們保存在邊界掃描環(huán)中兩個主從觸發(fā)器的第一個里面，以便監(jiān)測和分析被測器件的工作狀態(tài)，該指令為（）。

A:采樣B:外測試C:預載D:內(nèi)測試

答案:采樣內(nèi)測試指令是當芯片裝配到PCB/MCM上時，通過使用邊界掃描寄存器把外部施加的測試矢量移位到芯片內(nèi)，從而實施片上系統(tǒng)邏輯的測試，執(zhí)行內(nèi)測試指令典型的步驟為（）。

①掃描模式，從SI端加載測試向量②掃描模式，將測試結果移位至SO輸出③更新模式，將測試向量輸入至芯片

④捕捉模式，捕捉芯片的輸出值

A:③②①④B:③②④①C:①③④②D:①④②③

答案:①③④②邊界掃描測試的基本原理是在靠近器件的每個輸入/輸出引腳處增加一個邊界掃描單元BSC，其具有哪幾種工作模式（）。

A:掃描移位模式B:捕捉模式C:更新模式D:正常工作模式

答案:掃描移位模式；捕捉模式；更新模式；正常工作模式邊界掃描標準主要應用的范圍包括（）。

A:規(guī)范元器件在正常工作條件下對其觀察或控制的方法B:規(guī)范集成電路本身的測試方法C:規(guī)范板級或其他系統(tǒng)中集成電路之間連接的測試方法D:規(guī)范集成電路內(nèi)建自測試的方法

答案:規(guī)范元器件在正常工作條件下對其觀察或控制的方法；規(guī)范集成電路本身的測試方法；規(guī)范板級或其他系統(tǒng)中集成電路之間連接的測試方法邊界掃描測試結構主要包括（）。

A:邊界掃描寄存器組RegistersB:TAP控制器C:測試訪問端口TAPD:可選的測試系統(tǒng)復位信號TRST*E:指令譯碼器InstructionDecoder

答案:邊界掃描寄存器組Registers；TAP控制器；測試訪問端口TAP；指令譯碼器InstructionDecoder關于TAP控制器，表達正確的是（）。

A:只允許TCK、TMS和TRST*信號影響，是邊界掃描測試核心控制器B:可以選擇使用指令寄存器掃描或數(shù)據(jù)寄存器掃描，能夠控制邊界掃描測試的各個狀態(tài)C:是能夠識別邊界掃描通信協(xié)議和通過內(nèi)部信號控制邊界掃描硬件的簡單有限狀態(tài)機D:TAP控制器共有16個狀態(tài)

答案:只允許TCK、TMS和TRST*信號影響，是邊界掃描測試核心控制器；可以選擇使用指令寄存器掃描或數(shù)據(jù)寄存器掃描，能夠控制邊界掃描測試的各個狀態(tài)；是能夠識別邊界掃描通信協(xié)議和通過內(nèi)部信號控制邊界掃描硬件的簡單有限狀態(tài)機；TAP控制器共有16個狀態(tài)下列哪些是邊界掃描寄存器組必要的寄存器（）。

A:指令寄存器B:邊界掃描寄存器C:旁路寄存器D:器件特性寄存器E:器件ID寄存器

答案:指令寄存器；邊界掃描寄存器；旁路寄存器下列哪些是邊界掃描指令中的強制指令（）。

A:旁路指令B:外測試指令C:采樣/預載指令D:內(nèi)建自測試指令E:內(nèi)測試指令

答案:旁路指令；外測試指令；采樣/預載指令利用BICT（BoundaryScanInCircuitTest）測試器件管腳的開短路情況，輸入輸出如下圖所示，則可知（）。

A:0管腳存在開路故障B:6管腳存在短路故障C:7管腳存在開路故障D:0管腳存在短