電子技術(shù)基礎(chǔ)實(shí)驗(yàn)指導(dǎo)教程 課件 第八章 邏輯門電路實(shí)驗(yàn)

第八章

邏輯門電路實(shí)驗(yàn)8.1TTL集成邏輯門的邏輯功能與參數(shù)測試8.2CMOS集成邏輯門的邏輯功能與參數(shù)測試8.3集成邏輯電路的連接和驅(qū)動(dòng)8.1TTL集成邏輯門的邏輯功能與

參數(shù)測試1.實(shí)驗(yàn)?zāi)康?）掌握TTL集成與非門的邏輯功能和主要參數(shù)的測試方法。2）掌握TTL器件的使用規(guī)則。3）進(jìn)一步熟悉數(shù)字電路實(shí)驗(yàn)裝置的結(jié)構(gòu)、基本功能和使用方法。2.實(shí)驗(yàn)設(shè)備與元器件1）5V直流電源2）邏輯電平開關(guān)3）邏輯電平顯示器4）直流數(shù)字電壓表5）直流毫安表6）直流微安表7）74LS20×28.1TTL集成邏輯門的邏輯功能與

參數(shù)測試3.實(shí)驗(yàn)原理本實(shí)驗(yàn)采用四輸入雙與非門74LS20，即在一個(gè)集成塊內(nèi)含有兩個(gè)互相獨(dú)立的與非門，每個(gè)與非門都有4個(gè)輸入端。其邏輯框圖、邏輯符號(hào)及引腳排列如圖8-1（a）、（b）、（c）所示。與非門的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上為低電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為高電平時(shí)，輸出端才是低電平（有“0”得“1”，全“1”得“0”）其邏輯表達(dá)式為

8.1TTL集成邏輯門的邏輯功能與

參數(shù)測試4.實(shí)驗(yàn)內(nèi)容在合適的位置選取一個(gè)14P插座，按定位標(biāo)記插好74LS20集成塊。1）驗(yàn)證TTL集成與非門74LS20的邏輯功能按圖8-6接線，門的4個(gè)輸入端接邏輯電平開關(guān)的輸出插口，以提供“0”與“1”電平信號(hào)，開關(guān)向上輸出邏輯“1”，開關(guān)向下輸出邏輯“0”。門的輸出端接由發(fā)光二極管（LED）組成的邏輯電平顯示器（又稱0-1指示器）的顯示插口，LED亮為邏輯“1”，不亮為邏輯“0”。按表8-2所示的真值表逐個(gè)測試集成塊中兩個(gè)與非門的邏輯功能。74LS20有4個(gè)輸入端，有16個(gè)最小項(xiàng)，在實(shí)際測試時(shí)，只要通過對(duì)輸入1111、0111、1011、1101、1110這5項(xiàng)進(jìn)行檢測，就可判斷其邏輯功能是否正常。8.1TTL集成邏輯門的邏輯功能與

參數(shù)測試2）74LS20主要參數(shù)的測試（1）分別按圖8-2、圖8-3、圖8-5（b）連線并進(jìn)行測試，將測試結(jié)果記入表8-3。（2）接圖8-4連線，調(diào)節(jié)電位器，使從0V向高電平變化，逐點(diǎn)測量對(duì)應(yīng)值，記入表8-4。5.實(shí)驗(yàn)報(bào)告1）記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。2）畫出實(shí)測的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。8.2CMOS集成邏輯門的邏輯功能

與參數(shù)測試1.實(shí)驗(yàn)?zāi)康?）掌握CMOS集成門電路的邏輯功能和器件的使用規(guī)則。2）學(xué)會(huì)CMOS集成門電路主要參數(shù)的測試方法。2.實(shí)驗(yàn)設(shè)備與元器件1）+5V直流電源2）雙蹤示波器3）連續(xù)脈沖源4）邏輯電平開關(guān)5）邏輯電平顯示器6）直流數(shù)字電壓表7）直流毫安表8）直流微安表9）CC4011、CC4001、CC4071、CC40818.2CMOS集成邏輯門的邏輯功能

與參數(shù)測試3.實(shí)驗(yàn)原理1．CMOS集成電路將N溝道MOS晶體管和P溝道MOS晶體管同時(shí)用于一個(gè)集成電路中，成為組合兩種溝道MOS晶體管性能的更優(yōu)良的集成電路。2．CMOS門電路的邏輯功能。盡管CMOS與TTL電路的內(nèi)部結(jié)構(gòu)不同，但它們的邏輯功能完全一樣。本實(shí)驗(yàn)將測定與門CC4081、或門CC4071、與非門CC4011、或非門CC4001的邏輯功能。各集成塊的邏輯功能與真值表參閱有關(guān)教材及資料。3．CMOS與非門的主要參數(shù)。CMOS與非門的主要參數(shù)的定義及測試方法與TTL電路相仿，此處略。4．CMOS電路的使用規(guī)則。CMOS電路有很高的輸入阻抗，這給使用者帶來了一定的麻煩，即外來的干擾信號(hào)很容易在一些懸空的輸入端感應(yīng)出很高的電壓，以致?lián)p壞器件。8.2CMOS集成邏輯門的邏輯功能

與參數(shù)測試4.實(shí)驗(yàn)內(nèi)容1）CMOS與非門CC4011參數(shù)測試（方法與TTL電路相同）。（1）測試CC4011一個(gè)門的ICCL、ICCH、IIH、IIL。（2）測試CC4011一個(gè)門的傳輸特性（一個(gè)輸入端作為信號(hào)輸入，另一個(gè)輸入端接邏輯高電平）。（3）將CC4011的三個(gè)門串接成振蕩器，用雙蹤示波器觀測輸入、輸出波形，并計(jì)算tPd值。2）驗(yàn)證CMOS各門電路的邏輯功能，判斷其好壞。驗(yàn)證與非門CC4011、與門CC4081、或門CC4071及或非門CC4001的邏輯功能。以CC4011為例：測試時(shí)，選好某一個(gè)14P插座，插入被測器件，其輸入端A、B接邏輯電平開關(guān)的輸出插口，其輸出端Y接至邏輯電平顯示器的輸入插口，撥動(dòng)邏輯電平開關(guān)，逐個(gè)測試各門的邏輯功能，并記入表8-5。3）觀察與非門、與門、或非門對(duì)脈沖的控制作用。將與非門按圖8-7（a）、（b）接線，將一個(gè)輸入端接連續(xù)脈沖源（頻率為20kHz），用雙蹤示波器觀察兩種電路的輸出波形，并記錄。然后測定與門和或非門對(duì)脈沖的控制作用。8.2CMOS集成邏輯門的邏輯功能

與參數(shù)測試5.實(shí)驗(yàn)報(bào)告1）整理實(shí)驗(yàn)結(jié)果，用坐標(biāo)紙畫出傳輸特性曲線。2）根據(jù)實(shí)驗(yàn)結(jié)果，寫出各門電路的邏輯表達(dá)式，并判斷被測電路的功能好壞。8.3集成邏輯電路的連接和驅(qū)動(dòng)1.

實(shí)驗(yàn)?zāi)康?）掌握TTL、CMOS集成電路的輸入電路與輸出電路的性質(zhì)。2）掌握集成邏輯電路相互連接時(shí)應(yīng)遵守的規(guī)則和實(shí)際連接方法。2.實(shí)驗(yàn)設(shè)備與元器件1）+5V直流電源2）邏輯電平開關(guān)3）邏輯電平顯示器4）邏輯筆5）直流數(shù)字電壓表6）直流毫安表7）74LS00×2、CC4001、74HC008.3集成邏輯電路的連接和驅(qū)動(dòng)3.實(shí)驗(yàn)原理（1）TTL電路與TTL電路的連接。由于TTL集成邏輯電路所有系列的電路結(jié)構(gòu)形式相同，不需要外接元件也可直接連接，不足之處是受低電平時(shí)負(fù)載能力的限制。表8-6列出了74系列TTL電路的扇出系數(shù)。（2）TTL電路驅(qū)動(dòng)CMOS電路。TTL電路驅(qū)動(dòng)CMOS電路時(shí)，由于CMOS電路的輸入阻抗高，因此驅(qū)動(dòng)電流一般不會(huì)受到限制，但在電平配合問題上，低電平時(shí)是可以的，高電平時(shí)有困難，因?yàn)門TL電路在滿載時(shí)，輸出高電平通常低于CMOS電路對(duì)輸入高電平的要求，因此為保證TTL電路輸出高電平時(shí)后級(jí)的CMOS電路能可靠工作，通常要外接一個(gè)上拉電阻R，如圖8-8所示。（3）CMOS電路驅(qū)動(dòng)TTL電路。CMOS電路的輸出電平能滿足TTL電路對(duì)輸入電平的要求，而驅(qū)動(dòng)電流將受限制，主要是低電平時(shí)的負(fù)載能力。表8-7列出了CMOS電路驅(qū)動(dòng)TTL電路時(shí)的扇出系數(shù)，（4）CMOS電路與CMOS電路的連接。CMOS電路之間的連接十分方便，無須另加外接元件。對(duì)直流參數(shù)來講，一個(gè)CMOS電路可帶動(dòng)的CMOS電路的數(shù)量是不受限制的，但在實(shí)際使用時(shí)，應(yīng)當(dāng)考慮后級(jí)門輸入電容對(duì)前級(jí)門的傳輸速度的影響，當(dāng)電容太大時(shí)，傳輸速度要下降，因此在高速使用時(shí)要從負(fù)載電容來考慮，如CC4000T系列。CMOS電路在10MHz以上頻率使用時(shí)應(yīng)限制在20個(gè)門以下。

8.3集成邏輯電路的連接和驅(qū)動(dòng)4.實(shí)驗(yàn)內(nèi)容測試TTL電路74LS00及CMOS電路CC4001的輸出特性。74LS00與非門和CC4001或非門的引腳排列如圖8-9所示。測試電路如圖8-10所示，圖中以與非門74LS00為例畫出了高、低電平兩種輸出狀態(tài)下輸出特性的測試方法。通過改變電位器的阻值，可獲得輸出特性曲線，R為限流電阻。8.3集成邏輯電路的連接和驅(qū)動(dòng)1）TTL電路驅(qū)動(dòng)CMOS電路用74LS00的一個(gè)門來驅(qū)動(dòng)CC4001的4個(gè)門，實(shí)驗(yàn)電路如圖8-8所示，R取3kΩ。測量連接3kΩ與不連接3kΩ電阻時(shí)74LS00的輸出高、低電平及CC4001的邏輯功能，測試邏輯功能時(shí)，可用實(shí)驗(yàn)裝置上的邏輯筆進(jìn)行測試，邏輯筆的電源VCC接+5V，其輸入口INPUT通過一根導(dǎo)線接至所需的測試點(diǎn)。2）CMOS電路驅(qū)動(dòng)TTL電路電路如圖8-11所示，被驅(qū)動(dòng)的電路用74LS00的8個(gè)門并聯(lián)。電路的輸入端接邏輯電平開關(guān)的輸出插口，8個(gè)輸出端分別接邏輯電平顯示器的輸入插口。先用CC4001的一個(gè)門來驅(qū)動(dòng)，觀測CC4001的輸