EDA技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋泰山學院

EDA技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋泰山學院緒論單元測試

電子設(shè)計自動化的英文縮寫是EDA。

A:對B:錯

答案:對EDA課程學習要求的五個一是指

A:一種器件——FPGA/CPLDB:一套實驗系統(tǒng)C:一套軟件——QuartusII

D:一種語言——HDLE:一個設(shè)計目標——數(shù)字系統(tǒng)F:一種技術(shù)——EDA

答案:一種器件——FPGA/CPLD；一套軟件——QuartusII

；一種語言——HDL；一個設(shè)計目標——數(shù)字系統(tǒng)；一種技術(shù)——EDA學好EDA技術(shù)課程的標志是最后可以利用EDA方法設(shè)計出一個復(fù)雜的數(shù)字電子系統(tǒng)。

A:錯B:對

答案:對小組合作學習的目的包括

A:獨立工作展現(xiàn)個人魅力B:分工協(xié)作以完成復(fù)雜任務(wù)C:相互激勵克服困難D:通過交流鍛煉表達能力E:互幫互學

答案:分工協(xié)作以完成復(fù)雜任務(wù)；相互激勵克服困難；通過交流鍛煉表達能力；互幫互學混合式學習的內(nèi)涵包括

A:獨立學習與合作學習的混合B:線上線下學習的混合C:理論學習與實踐學習的混合D:老師講授與學生自學的混合

答案:獨立學習與合作學習的混合；線上線下學習的混合；理論學習與實踐學習的混合；老師講授與學生自學的混合

第一章單元測試

基于硬件描述語言的數(shù)字系統(tǒng)設(shè)計目前不太常用的設(shè)計方法是（

）設(shè)計法。

A:自底向上B:層次化C:自頂向下D:頂層設(shè)計

答案:自底向上綜合是EDA設(shè)計流程的關(guān)鍵步驟，綜合就是把抽象設(shè)計層次中的一種表示轉(zhuǎn)化成另一種表示的過程。下面關(guān)于綜合的描述錯誤的是

A:綜合就是將電路的高級語言轉(zhuǎn)化成低級的，可與FPGA/CPLD的基本結(jié)構(gòu)相映射的網(wǎng)表文件；B:為實現(xiàn)系統(tǒng)的速度、面積、性能的要求，需要對綜合加以約束，稱為綜合約束；C:綜合是純軟件的轉(zhuǎn)換過程，與器件硬件結(jié)構(gòu)無關(guān)。D:綜合可理解為，將軟件描述與給定的硬件結(jié)構(gòu)用電路網(wǎng)表文件表示的映射過程，并且這種映射關(guān)系是不唯一的。

答案:綜合是純軟件的轉(zhuǎn)換過程，與器件硬件結(jié)構(gòu)無關(guān)。所列哪個流程是基于EDA軟件的正確的FPGA/CPLD設(shè)計流程

A:原理圖/HDL文本輸入→功能仿真→綜合→編程下載→→適配硬件測試B:原理圖/HDL文本輸入→功能仿真→適配→編程下載→綜合→硬件測試C:原理圖/HDL文本輸入→功能仿真→綜合→適配→編程下載→硬件測試D:原理圖/HDL文本輸入→適配→綜合→功能仿真→編程下載→硬件測試

答案:原理圖/HDL文本輸入→功能仿真→綜合→適配→編程下載→硬件測試IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位，以版圖文件方式提供的IP被稱為（

）。

A:固IPB:軟IPC:硬IPD:其余選項都不是

答案:硬IPEDA技術(shù)的發(fā)展包括哪幾個階段？

A:CADB:CAEC:SOPCD:ESDAE:EDA

答案:CAD；CAE；ESDA；EDA

第二章單元測試

JTAG標準接口是用來實現(xiàn)邊界掃描測試的國際標準接口，實現(xiàn)測試只需要5個引腳：TDI、TDO、TCLK、TMS、TRST.

A:對B:錯

答案:對FPGA中的嵌入式存儲器塊如M9K容量是可編程的，可以實現(xiàn)的容量包含下面哪些？

A:4K*2bitB:1K*8bitC:0.5K*16bitD:2K*4bitE:8K*1bit

答案:4K*2bit；1K*8bit；0.5K*16bit；2K*4bit；8K*1bit所列選項屬于簡單PLD器件的是

A:PROMB:GALC:PLAD:PALE:CPLD

答案:PROM；GAL；PLA；PALCPLD的可編程原理是基于什么結(jié)構(gòu)？

A:查找表B:可編程與或陣列

答案:查找表CPLD器件中包含三種基本可編程結(jié)構(gòu)：

A:可編程I/O單元IOBB:可編程邏輯宏單元LMC）C:邏輯單元LE

D:可編程內(nèi)部互聯(lián)PIA

答案:可編程I/O單元IOB；可編程邏輯宏單元LMC）；可編程內(nèi)部互聯(lián)PIA

第三章單元測試

在實驗箱操作時，以下描述哪些是正確的？

A:鎖定引腳后要再執(zhí)行一遍編譯操作才能把引腳鎖定信息輸入目標文件B:在編程下載操作前必須先鎖定引腳

C:實驗箱主芯片的240個管腳都可以供用戶使用D:主芯片外接時鐘信號的輸入引腳最好選擇33腳即全局時鐘引腳E:實驗箱操作時盡量不要帶電拔插，以免造成器件損壞

答案:鎖定引腳后要再執(zhí)行一遍編譯操作才能把引腳鎖定信息輸入目標文件；在編程下載操作前必須先鎖定引腳

；主芯片外接時鐘信號的輸入引腳最好選擇33腳即全局時鐘引腳；實驗箱操作時盡量不要帶電拔插，以免造成器件損壞設(shè)計仿真文件常用的工具有

A:Zoom工具用來調(diào)整波形編輯器展示界面的大小B:設(shè)定仿真時間EndTimeC:最常用的信號波形工具：時鐘信號和計數(shù)器信號，以及高低電平”0“、“1”

D:Node

Fider工具用來選擇工程需要展示的輸入輸出節(jié)點

答案:Zoom工具用來調(diào)整波形編輯器展示界面的大小；設(shè)定仿真時間EndTime；最常用的信號波形工具：時鐘信號和計數(shù)器信號，以及高低電平”0“、“1”

；Node

Fider工具用來選擇工程需要展示的輸入輸出節(jié)點VHDL源程序的文件名應(yīng)與

（

）

相同，否則無法通過編譯。

A:程序包名B:設(shè)計者任意命名C:結(jié)構(gòu)體名D:實體名E:進程名

答案:實體名EDA技術(shù)中編程的概念與給出選項中哪個對應(yīng)？

A:與普通軟件工程中編程的概念一致B:編寫VHDL程序的過程C:將EDA設(shè)計的結(jié)果（一般是網(wǎng)表文件）通過編程電纜和編程軟件的控制送入PLD器件實現(xiàn)設(shè)計功能的過程D:編程就是下載

答案:將EDA設(shè)計的結(jié)果（一般是網(wǎng)表文件）通過編程電纜和編程軟件的控制送入PLD器件實現(xiàn)設(shè)計功能的過程

第四章單元測試

完整的VHDL設(shè)計實體的基本結(jié)構(gòu)包括庫、（

）、（

）、（

）四個部分

A:結(jié)構(gòu)體B:實體C:程序包D:進程

答案:結(jié)構(gòu)體；實體；程序包位類型（BIT）的取值只有兩種：（

）和（

）。

A:‘0’B:‘1’C:‘Z’D:‘-’

答案:‘0’；‘1’標準邏輯位數(shù)據(jù)類型STD_LOGIC常用的數(shù)值有（

）、（

）、（

）等。

A:‘0’B:‘-’C:‘Z’D:‘1’

答案:‘0’；‘-’；‘Z’；‘1’元件例化語句有（

）條語句構(gòu)成。該語句用于VHDL層次化設(shè)計。

A:1B:2C:4D:3

答案:2IF語句和CASE語句是用于描述組合電路最常用的語句。它們用于組合電路的共同特征是都用來描述：

A:既可以是完全條件也可以是不完全條件B:完全條件C:不完全條件

答案:完全條件

第五章單元測試

完整的條件語句將產(chǎn)生組合電路，不完整的條件語句將產(chǎn)生時序電路。

A:對B:錯

答案:對

VHDL的PROCESS是由順序語句組成的，但其本身卻是并行語句。

A:對B:錯

答案:對在所列對時鐘上升沿檢測的VHDL描述中，錯誤的是

A:

ifclk’eventandclk’lastvalue=‘1’then

B:ifclk’notstableand

clk=‘1’then

C:ifclk’eventandclk=‘1’then

D:iffalling_edge(clk)

then

答案:iffalling_edge(clk)

then

進程中的變量賦值語句，其變量更新是

A:在進程結(jié)束時完成

B:順序完成C:立即完成D:其余選項都不對

答案:立即完成在VHDL語言中，所列對進程（PROCESS）語句的語句結(jié)構(gòu)及語法規(guī)則的描述中，不正確的是

A:敏感信號發(fā)生更新時啟動進程，執(zhí)行完成后，等待下一次進程啟動B:進程由說明語句部分、并行語句部分和敏感信號參數(shù)表三部分組成C:PROCESS為一無限循環(huán)語句D:當前進程中聲明的變量不可用于其他進程

答案:進程由說明語句部分、并行語句部分和敏感信號參數(shù)表三部分組成

第六章單元測試

Process是順序語句（）

A:錯B:對

答案:錯IF語句是順序語句（）

A:對B:錯

答案:對IF語句只能用描述順序語句（）

A:錯B:對

答案:錯以下關(guān)于Process語句的描述對的是（）

A:兩個進程語句之間通過信號進行信息傳遞

B:Process是并行語句

C:進程中的語句都是順序語句

D:Process語句的執(zhí)行時間是一個δ周期

答案:兩個進程語句之間通過信號進行信息傳遞

；Process是并行語句

；進程中的語句都是順序語句

；Process語句的執(zhí)行時間是一個δ周期

關(guān)于CASE語句的說法對的是（）

A:CASE語句只能用來描述時序電路

B:CASE語句只能用于描述組合電路

答案:CASE語句只能用于描述組合電路

第七章單元測試

多進程狀態(tài)機功能表述清晰，可讀性好，但是因為有組合進程，容易產(chǎn)生毛刺，影響可靠性。單進程狀態(tài)機可靠性較好，但是可讀性差。一般可以先設(shè)計成多進程FSM，再改寫成單進程FSM。

A:錯B:對

答案:對常用的狀態(tài)機編碼方式包括

A:一位熱碼B:順序編碼C:直接輸出型編碼D:格雷碼

答案:一位熱碼；順序編碼；直接輸出型編碼在ADC0809采樣控制狀態(tài)機設(shè)計中，有狀態(tài)機提供的控制輸出信號包括

A:輸出鎖存允許信號LOCKB:輸出允許信號OEC:地址鎖存允許信號ALED:啟動轉(zhuǎn)換信號STARTE:轉(zhuǎn)換結(jié)束信號EOC

答案:輸出鎖存允許信號LOCK；輸出允許信號OE；地址鎖存允許信號ALE；啟動轉(zhuǎn)換信號START有限狀態(tài)機描述方式特別適用于具有順序執(zhí)行特征的數(shù)字系統(tǒng)控制器的設(shè)計。與單片機控制相比，其工作頻率可以更高。

A:對B:錯

答案:對我們所說的單進程、雙進程、三進程狀態(tài)機中的“進程”都是只主控進程，不包含輔助進程。

A:錯B:對

答案:對

第八章單元測試

信號signal是對電路中連線的建模。信號傳輸是有延時的，所以在VHDL程序中，信號賦值的實現(xiàn)需要經(jīng)過一個小的延遲，稱為δ周期。

A:錯B:對

答案:對關(guān)于VHDL描述風格的說法正確的有

A:功能描述也稱行為描述，最能體現(xiàn)HDL語言的強大建模能力，應(yīng)用最廣泛B:結(jié)構(gòu)化描述最典型的語句就是元件例化，是實現(xiàn)層次化設(shè)計頂層模塊化描述的利器C:三種描述風格分別適用于不同應(yīng)用場合D:數(shù)據(jù)流描述適用于比較簡單的電路模塊設(shè)計

答案:功能描述也稱行為描述，最能體現(xiàn)HDL語言的強大建模能力，應(yīng)用最廣泛；結(jié)構(gòu)化描述最典型的語句就是元件例化，是實現(xiàn)層次化設(shè)計頂層模塊化描述的利器；三種描述風格分別適用于不同應(yīng)用場合；數(shù)據(jù)流描述適用于比較簡單的電路模塊設(shè)計仿真延時是對實際電路延時特征的建模，分為慣性延時和傳輸延時兩種。

A:錯B:對

答案:對關(guān)于子程序的下列描述正確的有

A:定義子程序既可以在程序包中，也可以在進程或結(jié)構(gòu)體中B:調(diào)用函數(shù)會返回一個函數(shù)值C:調(diào)用子程序都可以作為VHDL程序中的完整語句出現(xiàn)D:子程序可重構(gòu)E:子程序都可以調(diào)用

答案:定義子程序既可以在程序包中，也可以在進程或結(jié)構(gòu)體中；調(diào)用函數(shù)會返回一個函數(shù)值；子程序可重構(gòu)順序語句按照書寫順序執(zhí)行，并行語句同時執(zhí)行，與書寫順序無關(guān)。

A:錯B:對

答案:對所列語句屬于并行語句的有

A:IF語句B:WHEN...ELSE語句C:進程語句D:CASE語句E:WITH...SELECT語句

答案:WHEN...ELSE語句；進程語句；WITH...SELECT語句所列選項屬于順序語句的是

A:賦值語句B:CASE語句C:IF語句D:進程語句E:WHEN...ELSE語句

答案:CASE語句；IF語句

第九章單元測試

關(guān)于速度優(yōu)化的描述正確的有

A:速度優(yōu)化就是滿足更好的系統(tǒng)工作頻率。B:寄存器配平和關(guān)鍵路徑法也是常用的速度優(yōu)化策略C:最常用的速度優(yōu)化策略就是使用流水線D:使用流水線級數(shù)越多越好

答案:速度優(yōu)化就是滿足更好的系統(tǒng)工作頻率。；寄存器配平和關(guān)鍵路徑法也是常用的速度優(yōu)化策略；最常用的速度優(yōu)化策略就是使用流水線關(guān)于面積優(yōu)化的描述正確的有

A:最常用的面積優(yōu)化方法是資源共享法B:面積優(yōu)化就是資源優(yōu)化C:面積優(yōu)化可以降低功耗D:任何功能塊都可以實現(xiàn)面積優(yōu)化

答案:最常用的面積優(yōu)化方法是資源共享法；面積優(yōu)化就是資源優(yōu)化；面積優(yōu)化可以降低功耗關(guān)于簡易正弦信號發(fā)生器設(shè)計，以下描述正確的有

A:ROM中的數(shù)據(jù)預(yù)先保存成一個數(shù)據(jù)文件，存放在頂層設(shè)計文件所在的WORK庫文件夾B:地址發(fā)生器就是一個計數(shù)器，用來控制對R