模擬集成電路設計 課件 第6章 比較器

1

第6章比較器（Comparator）26.1比較器的應用6.2比較器的性能參數(shù)6.3比較器的構成6.4比較器的電路實例6.5比較器的噪聲6.6比較器的失調電壓校正6.7遲滯比較器參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators第6章比較器魏廷存/西北工業(yè)大學3

6.1比較器的應用Vout=VOH:Vin+>Vin-Vout=VOL:Vin+<Vin-比較器的理想特性（高增益開環(huán)放大器）基準電壓輸入電壓魏廷存/西北工業(yè)大學4

6.1比較器的應用應用場合:A/D變換電路小振幅差動信號（數(shù)據）傳送和接收RC振蕩電路（windowcomparator）波形整形電路其它魏廷存/西北工業(yè)大學5

比較器用于接收RSDS/LVDS信號

比較器的輸入—輸出波形RSDS-ReducedSwingDifferentialSignalingLVDS-LowVoltageDifferentialSignaling優(yōu)點:提高數(shù)據傳輸速度,減少高速數(shù)據傳輸時所產生的電磁干擾(EMI)和動態(tài)功耗。

RSDS/LVDS的小振幅差動信號→CMOS電平魏廷存/西北工業(yè)大學6

6.2比較器的性能參數(shù)1.比較器的精度（使輸出翻轉的最小輸入電壓差）VIH，VIL：輸出電壓分別達到上限和下限所需的最小輸入電壓差，它們反映了比較器的精度（電壓分辨率），與比較器的增益大小有關（增益愈大，最小輸入電壓差愈小，比較器的精度愈高）。另外，比較器的失調電壓（Offset）和噪聲（Noise）也影響比較器的精度。理想特性實際特性魏廷存/西北工業(yè)大學7

6.2比較器的性能參數(shù)2.

輸入失調電壓（offset電壓）a）Vos>0的情況b）Vos<0的情況

輸入失調電壓Vos的正負極性和大小具有隨機性，這是由于加工工藝誤差具有隨機性?？捎妹商乜澹∕onteCarlo）法仿真Vos的大?。ㄐ枰獜S家提供器件的MonteCarloModel）。但對于某顆已完成加工流片的芯片，由于該芯片的加工工藝誤差已確定，其失調電壓的大小和極性也就確定了，可用失調電壓抵消法消除。魏廷存/西北工業(yè)大學8

6.2比較器的性能參數(shù)2.

輸入失調電壓（offset電壓）a）Vos=0的情況b）Vos>0的情況c）Vos<0的情況d）比較器的輸出電壓魏廷存/西北工業(yè)大學93.傳輸時延特性（限制比較器的最大工作速度）

6.2比較器的性能參數(shù)

輸入激勵和輸出響應之間的時間差稱為比較器的傳輸時延。傳輸時延隨輸入信號幅度的大小而變化，輸入幅度愈大時延愈短（小信號線性狀態(tài)）。但當輸入信號幅度足夠大導致出現(xiàn)“轉換”現(xiàn)象時，時延不再隨輸入幅度而變化，而是由比較器的擺率SR決定。時延：tP=(VOH-VOL)/(2SR)

當傳輸時延由比較器的擺率決定時，減小時延的重要手段是增加比較器輸出端的驅動能力（提供拉電流或灌電流能力，即增大SR）。魏廷存/西北工業(yè)大學104.比較器的其它性能參數(shù)（與運算放大器相同）

6.2比較器的性能參數(shù)輸入共模電壓范圍：使比較器的所有CMOS管均工作在飽和區(qū)小信號差模電壓增益（與比較器的精度有關）單位增益帶寬（與比較器的動作速度有關）擺率：輸入信號的幅度變化較大時，對電容的充放電速度限制遲滯電壓范圍：遲滯比較器功耗：靜態(tài)功耗魏廷存/西北工業(yè)大學11

6.3比較器的構成4.遲滯比較器（含正反饋電路，輸入端無預放大器）魏廷存/西北工業(yè)大學12

6.4比較器的電路實例1.由兩級開環(huán)運放構成的比較器（1）

由于運放在開環(huán)狀態(tài)下使用，不需加入相位補償電容，從而使開環(huán)運放具有最大的帶寬和較快的響應速度。在輸出端加入buffer的目的是波形整形和增加驅動大容性負載的能力，從而提高動作速度（擺率），減小傳輸時延。推挽式反相器在A和B點的等效阻抗小，相應的極點頻率高，差動放大器的帶寬大，小信號動作速度快（指數(shù)規(guī)律上升或下降）。M5和M6形成推挽式共源放大器魏廷存/西北工業(yè)大學

13

6.4比較器的電路實例1.

由兩級開環(huán)運放構成的比較器（2）推挽式反相器魏廷存/西北工業(yè)大學14

6.4比較器的電路實例預放大級（為了避免中間級的正反饋引入遲滯電壓，預放大級將輸入信號放大到大于中間級的遲滯電壓）中間級（為了提高翻轉速度和增益，加入由M7和M8組成的正反饋電路）輸出級（雙端輸入轉單端輸出）1.由三級開環(huán)運放構成的比較器（3）魏廷存/西北工業(yè)大學15

6.4比較器的電路實例M7和M8組成的正反饋電路：M7和M8均工作在飽和區(qū)（假定M7和M8的電流恒定，為共源極放大器），例如，

VA↑→Vgs8↑→VB↓→Vgs7↓→VA↑，形成正反饋。ABM7和M8組成的正反饋電路的作用：1）提高增益2）加快翻轉速度M7和M8的加入提高了第二級的電壓增益。這是由于M9和M10的電流相對減小，它們的跨導也減小，最終使得第二級的增益提高。魏廷存/西北工業(yè)大學16

6.4比較器的電路實例上述比較器各級的電壓增益：1）預放大級：1.由三級開環(huán)運放構成的比較器（3）2）中間級：3）輸出級：α<1，負載整體仍為負反饋，無遲滯電壓；1<α<2，負載整體變成正反饋，有遲滯電壓。以上兩種情況都可以提高中間級的增益，但后者的翻轉速度更快。

α>2時，增益降低。所以，通常選1<α<2如果中間級有遲滯電壓，預放大級的輸出要大于中間級的遲滯電壓。4）比較器的總增益：（參考后面推導）魏廷存/西北工業(yè)大學17

6.4比較器的電路實例2.附加動態(tài)鎖存器的比較器A1：大帶寬、低增益、小信號動作速度快（運放中通常采用二極管連接的MOS管作有源負載）A2和A3：高增益、中等帶寬（運放中通常采用電流源負載）。由于經A1放大的信號幅度較大，A2和A3的動作速度也較快。DynamicLatch：經前級運放放大后的輸入信號幅度較大時，動作速度較快（Latch本身具有正反饋功能）。另外，采用動態(tài)Latch可降低功耗。預放大器由于典型的正反饋鎖存器具有10~20mV的遲滯電壓，因此必須用預放大器將輸入信號進行放大，使鎖存器的輸入信號大于其遲滯電壓，以便鎖存器能夠快速翻轉，從而避免遲滯現(xiàn)象發(fā)生。魏廷存/西北工業(yè)大學18

6.4比較器的電路實例2.附加動態(tài)鎖存器的比較器比較器的預放大器和鎖存器的階躍響應在t1

階段，預放大器（大帶寬）處于階躍響應的快速反應階段,在t2

階段,鎖存器（正反饋）處于階躍響應的快速反應階段（Vx為鎖存器所需的最小翻轉電壓）。為設計高速比較器，采用預放大器和正反饋鎖存器級聯(lián)的形式，使得整個比較器始終處于“快速反應階段”。由于預放大器的輸出電壓大于正反饋鎖存器的遲滯電壓，因此不會導致遲滯現(xiàn)象發(fā)生。魏廷存/西北工業(yè)大學19

6.4比較器的電路實例2.附加動態(tài)鎖存器的比較器加快動作速度比較器不工作時，控制開關斷開，鎖存器中沒有靜態(tài)電流，具有低功耗的優(yōu)點。大帶寬預放大器M5和M6為共源極放大器，其輸入-輸出極性相反。M5M6魏廷存/西北工業(yè)大學20

6.4比較器的電路實例3.

反相器型比較器（用于A/D變換電路）反相器型放大器魏廷存/西北工業(yè)大學21

反相器型比較器的動作原理1）Reset期間（Offset電壓補償）Vi>VDD/2,Vout=0Vi<VDD/2,Vout=1魏廷存/西北工業(yè)大學22

反相器型比較器的動作原理2）電壓比較期間這里，Va=VDD/2，是反相器放大器的直流偏置電壓，在該處有最大的小信號電壓增益。Vc=Vref-VDD/2(保持電壓)Vi=Vin-Vc=Vin-(Vref-VDD/2)Vi-VDD/2=Vin-Vref>0→Vout=0Vi-VDD/2=Vin-Vref<0→Vout=1魏廷存/西北工業(yè)大學23

反相器型比較器的特點電路構成簡單直流Offset電壓可補償可以通過增加反相器的級數(shù)提高增益（精度）和翻轉速度Reset期間有貫通電流流過反相器抗電源、地及基板干擾信號的能力弱（與差動輸入相比較）三級（奇數(shù)）反相器放大器級聯(lián)，以提高放大器的增益（精度）和動作速度。魏廷存/西北工業(yè)大學24

6.5比較器的噪聲等效輸入噪聲是比較器的關鍵指標。例如若要分辨0.4mV的輸入信號差值，必須保證等效輸入噪聲比0.4mV小很多。對于比較器而言，最重要的噪聲是熱噪聲和1/f噪聲。由于在級聯(lián)電路中，預放大器第一級的輸入噪聲在整個比較器的總輸入噪聲中起到決定性貢獻。因此，如何降低第一級預放大器的噪聲成為降低整個比較器等效輸入噪聲的關鍵。輸入放大管的跨導gm

越大，等效熱噪聲越小；輸入放大管的面積（WL）越大，1/f噪聲越小。為了降低等效輸入噪聲，要增大輸入放大管的電流及其尺寸。同時,通常PMOS管的1/f噪聲比NMOS管低2~5倍，因此第一級放大器盡可能采用PMOS輸入差動對管。等效輸入噪聲電壓：式中K為波爾茲曼常數(shù)，T為熱力學溫度，

Kf是一個與工藝有關的常量，數(shù)量級為10-25V2F。魏廷存/西北工業(yè)大學25

6.6比較器的失調電壓校正

比較器的失調電壓產生原因：1）由于芯片制造工藝存在隨機誤差，使得全差分放大器的器件尺寸（W,L）失配和閾值電壓（VTH）不對稱；2）時鐘饋通引起的電荷注入也產生失調電壓。即使全差分放大器的兩端輸入信號完全相同，其差動輸出電壓也不為零。將該差動輸出電壓除以放大器的增益后，即為折算到輸入端的等效輸入失調電壓。為了提高比較器的精度，需要在比較器比較輸入信號之前校正（消除）失調電壓。Latch的輸入端失調電壓的總累積量為：

第一級運放的失調電壓經過各級放大后，在總失調電壓中占據了非常大的比重，因此校正第一級運放的失調誤差是消除比較器失調誤差的關鍵。魏廷存/西北工業(yè)大學26

6.6比較器的失調電壓校正輸入失調存儲技術：IOS（Input-Offset-Storage）輸出失調存儲技術：OOS（Output-Offset-Storage）改進的輸出失調存儲技術：ModifiedOOS失調電壓校正方法：比較器的電路模型A0參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工業(yè)大學27

6.6比較器的失調電壓校正1.輸入失調存儲技術：IOS（Input-Offset-Storage）

此種技術通過閉合單位增益反饋環(huán)路，測量預放大器的輸入失調電壓，并將輸入失調電壓存儲在與輸入電壓串聯(lián)的電容(C1和C2)上。電路工作原理如下：魏廷存/西北工業(yè)大學28

6.6比較器的失調電壓校正1.輸入失調存儲技術：IOS（Input-Offset-Storage）1）失調存儲階段，S1~S4閉合，S5和S6斷開，結點A和B接地，形成單位增益反饋環(huán)路（運放開環(huán)增益是A0），輸入失調電壓VOSA被等分地存儲在電容C1和C2上，其極性如下圖所示。VXY≈VOSAVXY=0.5VOSA+0.5VOSA=VOSAC1=C2V+-=0.5VOSA+0.5VOSA–VOSA=0或者：魏廷存/西北工業(yè)大學29

6.6比較器的失調電壓校正1.輸入失調存儲技術：IOS（Input-Offset-Storage）2）比較階段，S1~S4斷開，S5和S6閉合，反饋環(huán)路斷開，輸入信號加入。由于電容電荷無泄放通路，等效電路如下圖所示，此時，輸入到理想運放的總失調電壓為：

0.5VOSA+0.5VOSA-VOSA=0，因此輸入失調電壓抵消。IOS的缺點：為了使?jié)M足VXY≈VOSA，要求預放大器的增益A0較大，其結果就是帶寬變窄，速度降低。而且，為了減小KT/C噪聲，要求儲存電容C1

和C2較大，這無疑進一步降低比較器的動作速度。VOS=0魏廷存/西北工業(yè)大學30

6.6比較器的失調電壓校正2.輸出失調存儲技術：OOS（Output-Offset-Storage）此種技術通過將比較器的輸入端接地，測量預放大器的輸出失調電壓，并將結果存儲在與預放大器輸出串聯(lián)的電容（C1和C2）上。電路工作原理如下：魏廷存/西北工業(yè)大學31

6.6比較器的失調電壓校正2.輸出失調存儲技術：OOS（Output-Offset-Storage）1）失調存儲階段：S1~S4閉合，S5和S6斷開，結點A、B、X和Y都接地，預放大器的失調電壓被放大并等分地存儲在電容C1和C2上，極性如下圖所示。Vout=0.5A0VOSA+0.5A0VOSA=A0VOSA魏廷存/西北工業(yè)大學32

6.6

比較器的失調電壓校正2.輸出失調存儲技術：OOS（Output-Offset-Storage）2）比較階段：S1~S4斷開，S5和S6閉合。此時失調電壓的等效電路如下圖所示，輸入到Latch的總失調電壓為0（從Latch的左邊看進去的等效輸出失調電壓為：-0.5A0VOSA+A0VOSA-0.5A0VOSA=0）。即由預放大器、C1和C2構成的電路輸出零失調電壓，而且僅放大輸入差分電壓的變化量。VOS=0魏廷存/西北工業(yè)大學33

6.6

比較器的失調電壓校正2.輸出失調存儲技術：OOS（Output-Offset-Storage）OOS的缺點：如果A0很大，A0×VOSA可能會使預放大器的輸出“飽和”。由于這個原因，通常選擇A0的值約小于10。故對于高精度比較器需要多級級聯(lián)消除技術，但由于在信號通路中引入電容會降低比較器的動作速度。魏廷存/西北工業(yè)大學34

6.6

比較器的失調電壓校正3.改進的輸出失調存儲技術：ModifiedOOS前置放大器的工作分為兩個階段:失調電壓存儲階段和信號放大階段。

1）失調電壓存儲階段，開關S3和S4閉合，使差模輸入電壓為零，同時開關S1和S2閉合，儲存電容的一端與輸出端相連，從而快速存儲失調電壓；2）信號放大階段，開關S1和S2打開，儲存失調電壓的存儲電容直接給比較器的負載管提供偏置，由于在失調存儲階段電容C1和C2將失調電壓存儲起來，在放大信號階段，輸入級引入的失調電壓就會與上一階段存儲的失調電壓相互抵消，達到消除失調電壓的目的。一種能夠消除失調電壓的高速前置放大器(專利號：ZL201310379394.1)魏廷存/西北工業(yè)大學35

6.6

比較器的失調電壓校正3.改進的輸出失調存儲技術：ModifiedOOS

該結構中，由于預放大器的輸入和輸出端不連接存儲電容，信號通路中沒有引入任何電容負載，不影響前置放大器的極點和帶寬，因此，與IOS和OOS技術相比，這種比較器具有高速高精度的特點。一種能夠消除失調電壓的高速前置放大器(專利號：ZL201310379394.1)魏廷存/西北工業(yè)大學36

6.6比較器的失調電壓校正3.改進的輸出失調存儲技術：ModifiedOOS（a）失調電壓存儲階段的等效模型

（b）信號放大比較階段的等效模型

輸出端的總失調電壓由VOSO和VOSI共同作用產生（疊加原理），可表示為：VON=VON1+VON2推挽式共源放大器魏廷存/西北工業(yè)大學37

6.6

比較器的失調電壓校正3.采用ModifiedOOS技術的比較器例

失調電壓存儲階段，S1~S4閉合，兩輸入端均接Vcm電壓；在輸入電壓放大階段，S1~S4打開，C1和C2上存儲的直流電壓（VGSP）給Mp1和Mp2提供直流偏壓。魏廷存/西北工業(yè)大學38

6.6

比較器的失調電壓校正采用ModifiedOOS技術與傳統(tǒng)OOS技術的性能比較單級放大器的瞬態(tài)特性比較（動作速度提高）單級放大器的頻率特性比較（單位增益帶寬增大約30倍）魏廷存/西北工業(yè)大學39

6.7遲滯比較器（HysteresisComparator）遲滯比較器的應用：比較器的功能是使比較器的輸出反映輸入信號的低頻成分變化，而對高頻成分不敏感。如果輸入信號中包含噪聲（毛刺），對于沒有遲滯的比較器，閾值點附近噪聲的變化使比較器的輸出也充滿噪聲。

對于遲滯比較器，如果遲滯電壓大于或等于最大噪聲幅度，則比較器的輸出端不會出現(xiàn)噪聲。但遲滯比較器不用于ADC，因為ADC的比較器需要分辨1LSB的電壓變化。*參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工業(yè)大學40

6.7遲滯比較器（HysteresisComparator）遲滯比較器的結構遲滯比較器中含有正反饋電路，遲滯電壓是通過正反饋電路實現(xiàn)的，輸入端無預放大器，根據正反饋電路在放大器的外部還是內部，將其結構形式分為：1）外部正反饋遲滯比較器；2）內部正反饋遲滯比較器遲滯比較器的輸入-輸出特性曲線逆時針（同向輸入）順時針（反向輸入）VTRP+:正遲滯（門限）電壓VTRP-:負遲滯（門限）電壓VOH:比較器的輸出高電平VOL:比較器的輸出低電平VIN:比較器的輸入電壓差魏廷存/西北工業(yè)大學41

6.7

遲滯比較器外部正反饋遲滯比較器實例（1）-逆時針（同向輸入）假定輸出處于低電平，即VOUT=VOL（負值），根據疊加原理（VOL和VIN共同作用的結果

），如果滿足以下條件，則比較器發(fā)生向上翻轉（此時V+=V-=0，翻轉的臨界點）：魏廷存/西北工業(yè)大學VOL在V+端產生負電壓，VIN在V+端產生正電壓（VIN>0），當二者產生的電壓相等時，V+端電壓等于零，此時處于比較器的翻轉臨界點，當VIN繼續(xù)向正的方向增加時，輸出變?yōu)楦唠娖健?2

6.7遲滯比較器外部正反饋遲滯比較器實例（1）-逆時針（同向輸入）假定輸出處于高電平，即VOUT=VOH（正值），根據疊加原理（VOH和VIN共同作用的結果

），如果滿足以下條件，則比較器發(fā)生向下翻轉（此時V+=V-=0）：遲滯電壓差為：魏廷存/西北工業(yè)大學VOH在V+端產生正電壓，VIN在V+端產生負電壓，當二者產生的電壓相等時，V+端電壓等于零，此時處于比較器的翻轉臨界點，當VIN繼續(xù)向負的方向增加時，輸出變?yōu)榈碗娖健?3

6.7

遲滯比較器外部正反饋遲滯比較器實例（2）-順時針（反向輸入）遲滯電壓差為：比較器翻轉的臨界點：VIN=V+魏廷存/西北工業(yè)大學假定輸出處于高電平，即VOUT=VOH（正值），則V+=(R1/R1+R2)VOH，當VIN>V+時，比較器發(fā)生向下翻轉（反向輸入）。假定輸出處于低電平，即VOUT=VOL（負值），則V+=(R1/R1+R2)VOL，當VIN<V+時，比較器發(fā)生向上翻轉（反向輸入）。44

6.7

遲滯比較器外部正反饋遲滯比較器實例（3）-逆時針/遲滯曲線位移向下翻轉點(此時V+=V-=VREF)

：A向上翻轉點(此時V+=V-=VREF)

：位移電壓因子：魏廷存/西北工業(yè)大學45

6.7

遲滯比較器外部正反饋遲滯比較器實例（4）-順時針/遲滯曲線位移下部（向上）翻轉點：上部（向下）翻轉點：位移電壓因子：魏廷存/西北工業(yè)大學46

6.7

遲滯比較器內部正反饋遲滯比較器實例（1）-PMOS輸入對

M3和M4形成正反饋，M5和M6形成負反饋（二極管連接的有源負載）。當正反饋系數(shù)大于負反饋系數(shù)時，整個電路將表現(xiàn)為正反饋，此時，在電壓傳輸特性曲線中將表現(xiàn)出遲滯電壓。魏廷存/西北工業(yè)大學47

6.7

遲滯比較器帶有遲滯的比較器分析半邊等效電路由于Vgs3,4=Vgs5,6

由于遲滯比較器應工作在正反饋的條件下（即gm3,4>gm5,6），因此要求晶體管M3,4的寬長比要大于M5,6的寬長比。M3和M4的等效電阻（忽略M3和M4的rds）Vin到Vout的電壓放大倍數(shù)（共源放大器）魏廷存/西北工業(yè)大學48

6.7

遲滯比較器

在正反饋條件下，M3,4的寬長比大于M5,6的寬長比，因此β<1，該電路存在正負電壓翻轉點，具有遲滯效果。另外，通過調整β的大小，可以調整遲滯電壓的大小。內部正反饋遲滯比較器實例（1）-PMOS輸入對上述遲滯電壓的推導過程可參考后面的實例（2）-NMOS輸入對，請同學們自己推導（課后作業(yè)）。魏廷存/西北工業(yè)大學49

6.7

遲滯比較器內部正反饋遲滯比較器實例（2）-NMOS輸入對M6和M7形成正反饋*參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工業(yè)大學50

6.7

遲滯比較器內部正反饋遲滯比較器實例（2）-NMOS輸入對假定M1的柵極接0，M2的柵極電位遠小于0，則M1、M3導通，M6工作在深度線性區(qū)（M6近似短路），而M2、M4、M7截止，此時輸出v02是高電平（VDD）。

隨著vin增加，M2逐漸導通，i2也逐漸增大，最后M2完全導通，當i2=i6時（M6脫離線性區(qū)進入飽和區(qū)，Vds6增加，v02降低，再經過后級放大），正遲滯（翻轉）點發(fā)生。由于i6=(W/L)6/(W/L)3×i3=αi3，則有：I5=i1+i2=i3+i6=i3+αi3=(1+α)i3所以：i1=i3=I5/(1+α)由于i2=I5-i1=I5-i3，則有:i2=I5-i3=I5-I5/(1+α)=I5[α/(1+α)]魏廷存/西北工業(yè)大學VDS5是變化的？！51

6.7

遲滯比較器內部正反饋遲滯比較器實例（2）-NMOS輸入對由于此時M1和M2工作在飽和區(qū)，i1和i2可分別表示如下：假定M1和M2的尺寸和特性對稱，即(W/L)1=(W/L)2=(W/L)1,2，Vth1=Vth2，則VTRP+可表示為：將i2=I5[α/(1+α)]和i1=I5/(1+α)代入上式，可得VTRP+為：為了實現(xiàn)正反饋，

上式中的α=(W/L)6/(W/L)3>1，因此，VTRP+大于0魏廷存/西北工業(yè)大學52

6.7

遲滯比較器內部正反饋遲滯比較器實例（2）-NMOS輸入對假定M1的柵極接0，M2的柵極電位遠大于0，則M2、M4導通，M7工作在深度線性區(qū)（M7近似短路），而M1、M3、M6截止，此時輸出v01是高電平（VDD）。

隨著vin減小，M1逐漸導通，i1也逐漸增大，最后M1完全導通，當i1=i7時（M7脫離線性區(qū)進入飽和區(qū)，Vds7增加，v01降低，再經過后級放大），負遲滯（翻轉）點發(fā)生。由于i7=(W/L)7/(W/L)4×i4=αi4=αi2，則有：I5=i1+i2=i7+i4=αi4+i4=(1+α)i4所以：i2=i4=I5/(1+α)由于i1=I5-i2=I5-i4，則有:i1=I5-i2=I5-I5/(1+α)=I5[α/(1+α)]魏廷存/西北工業(yè)大學53

6.7

遲滯比較器內部正反饋遲滯比較器實例（2）-NMOS輸入對由于M1和M2工作在飽和區(qū)，i1和i2可分別表示如下：假定M1和M2的尺寸和特性對稱，即(W/L)1=(W/L)2=(W/L)1,2，Vth1=Vth2，則VTRP-可表示為：將i1=I5[α/(1+α)]和i2=I5/(1+α)代入上式，可得VTRP-為：為了實現(xiàn)正反饋，

上式中的α=(W/L)7/(W/L)4>1，因此，VTRP-小于0魏廷存/西北工業(yè)大學由于輸入級電路左右兩邊完全對稱，正、負遲滯電壓也完全對稱，即VTRP+=-VTRP-54

6.7

遲滯比較器內部正反饋遲滯比較器實例（2）-NMOS輸入對魏廷存/西北工業(yè)大學

輸出電壓Vo1、Vo2與輸入電壓Vin=Vin2-Vin1的關系。Vo1和Vo2的高電平是VDD，低電平是VOL（大于VSS），經過后面的放大器和反相器（波形整形）后，比較器的輸出信號將變?yōu)橐?guī)則的方波信號（高電平是VDD、低電平是VSS）。

6.7