《Xilinx FPGACPLD設(shè)計初級教程》課件第2章

第2章Xilinx的FPGA/CPLD芯片介紹2.1FPGA芯片介紹

2.2CPLD芯片介紹

習(xí)題2

2.1FPGA芯片介紹

2.1.1Virtex系列

Xilinx以其Virtex-5、Virtex-4、Virtex-ⅡPro、Virtex-Ⅱ和Virtex-E系列FPGA產(chǎn)品引領(lǐng)現(xiàn)場可編程門陣列行業(yè)。目前在很多應(yīng)用中可用Virtex系列FPGA來代替專用集成電路(ApplicationSpecificIntegratedCircuit，ASIC)和專用標(biāo)準(zhǔn)產(chǎn)品(ApplicationSpecificStandardParts，ASSP)，包括網(wǎng)絡(luò)、電信、存儲器、服務(wù)器、計算、無線、廣播、視頻、成像、醫(yī)療、工業(yè)和軍用產(chǎn)品。

1.?Virtex-5系列

Virtex-5器件是目前Xilinx公司生產(chǎn)的性能最好的系列器件產(chǎn)品。Virtex-5包括5個子系列產(chǎn)品：LX、LXT、SXT、FXT、TXT。LX系列器件用于實現(xiàn)高性能邏輯設(shè)計；LXT系列器件用于實現(xiàn)具有低功耗串行連接功能的高性能邏輯設(shè)計；SXT系列器件用于實現(xiàn)具有低功耗串行連接功能的DSP和存儲器密集型應(yīng)用；FXT系列器件用于具有速率最高的串行連接功能的嵌入式處理；TXT系列器件用于實現(xiàn)具有速率最高的串行連接功能的嵌入式處理，還可用于實現(xiàn)超高帶寬應(yīng)用。Virtex-5的主要特點如下：

(1)采用了最新的65nm銅CMOS制造工藝技術(shù)，1.0V核電壓，12層金屬提供最強的布線功能，并可容納硬IP植入。

(2)?ExpressFabric架構(gòu)使用了真正的6輸入LUT，可以減少邏輯級數(shù)并提供超快速對角對稱布線以降低連線延時。

(3)?550MHz的時鐘技術(shù)，內(nèi)置多達(dá)六個時鐘管理模塊(ClockManagementTile，CMT)，每個CMT包含兩個DCM和一個PLL/PMCD，時鐘發(fā)生器總數(shù)多達(dá)18個，有32個時鐘全局網(wǎng)絡(luò)。

(4)多達(dá)1200個用戶I/O，I/O的選擇范圍為1.2～3.3V，可在所有的單端I/O上實現(xiàn)高達(dá)800Mb/s的HSTL和SSTL，在所有差分I/O對上實現(xiàn)高達(dá)1.25Gb/s的LVDS。

(5)?LXT和SXT平臺上的低功耗RocketIOGTP收發(fā)器實現(xiàn)了100Mb/s～3.75Gb/s串行協(xié)議，F(xiàn)XT和TXT平臺上性能最高的RocketIOGTX收發(fā)器實現(xiàn)了150Mb/s～6.5Gb/s串行協(xié)議。

(6)?FXT系列的器件還內(nèi)置了PowerPC440處理器模塊，可用于嵌入式系統(tǒng)設(shè)計。

(7)?內(nèi)置有550MHzDSP48E模塊，可實現(xiàn)25×18補數(shù)乘法運算，可用于增強性能的可選流水線級數(shù)、乘法累加(MACC)運算的可選48位累加器(可選擇將累加器級聯(lián)為96位)、復(fù)數(shù)乘法運算或乘加運算的集成加法器。

(8)更加靈活的時鐘管理管道結(jié)合了用于進(jìn)行精確時鐘相位控制與抖動濾除的新型PLL以及用于各種時鐘綜合的數(shù)字時鐘管理器(DCM)。

(9)采用第二代sparsechevron封裝，改善了信號完整性，并降低了系統(tǒng)成本。

(10)增強了器件配置，支持商用Flash存儲器，從而降低了成本。

現(xiàn)有的Virtex-5系列產(chǎn)品的主要性能特征如表2.1所示。表2.1Virtex-5系列產(chǎn)品的主要性能特征

2.Virtex-4系列

Virtex-4器件是Virtex-5的前一級系列產(chǎn)品，它包括的3個子系列分別是：Virtex-4LXFPGA(面向邏輯密集的設(shè)計)、Virtex-4SXFPGA(面向高性能信號處理應(yīng)用)和Virtex-4FXFPGA(面向高速串行連接和嵌入式處理應(yīng)用)。Virtex-4的主要特點如下：

(1)采用了90nm銅CMOS制造工藝技術(shù)，1.2V核電壓，4輸入LUT。

(2)?550MHz的時鐘技術(shù)，內(nèi)置20個DCM、32個時鐘全局網(wǎng)絡(luò)。

(3)多達(dá)960個用戶I/O，I/O的選擇范圍為1.5～3.3V，在所有單端I/O上可實現(xiàn)高達(dá)600Mb/s的HSTL和SSTL，在所有差分I/O對上可實現(xiàn)高達(dá)1?Gb/s的LVDS，支持DDR、DDR-2SDRAM、QDR-Ⅱ以及RLDRAM-Ⅱ的存儲器接口。

(4)?500MHzDSPSlice內(nèi)置18×18位乘法器、乘法累加器或乘法加法器專用塊，可用于增強性能的可選流水線級數(shù)、乘法累加運算的可選48位累加器(MACC)、復(fù)數(shù)乘法運算或乘加運算的集成加法器，以及可級聯(lián)的乘法或MACC運算。

(5)?FX系列內(nèi)置以太網(wǎng)MAC模塊和PowerPC405處理器模塊。

現(xiàn)有的Virtex-4系列產(chǎn)品的主要性能特征如表2.2所示。表2.2Virtex-4系列產(chǎn)品的主要性能特征

3.?Virtex-ⅡPro系列

Virtex-ⅡPro系列在Virtex-Ⅱ的基礎(chǔ)上增強了嵌入式處理功能，內(nèi)嵌了PowerPC405內(nèi)核，還包括了先進(jìn)的主動互聯(lián)(ActiveInterconnect)技術(shù)，以解決高性能系統(tǒng)所面臨的挑戰(zhàn)。此外，還增加了高速串行收發(fā)器，提供了千兆以太網(wǎng)的解決方案。Virtex-ⅡPro系列的主要特征如下：

(1)采用了0.13μm工藝，1.5V核電壓，4輸入LUT。

(2)?420MHz的時鐘技術(shù)，內(nèi)置多達(dá)12個DCM模塊。

(3)支持20多種I/O接口標(biāo)準(zhǔn)。

(4)增加多個3.125Gb/s速率的Rocket串行收發(fā)器。

(5)內(nèi)置18×18位乘法器模塊。

(6)內(nèi)嵌PowerPC405硬核處理器。

Virtex-ⅡPro系列產(chǎn)品的主要性能特征如表2.3所示。表2.3Virtex-ⅡPro系列產(chǎn)品的主要性能特征

4.?Virtex-Ⅱ系列

Virtex-Ⅱ是基于Virtex的結(jié)構(gòu)，內(nèi)部集成了硬件乘法器、DCM和塊RAM等。Virtex-Ⅱ系列的主要特征如下：

(1)采用0.15/0.12μm工藝，1.5V核電壓，4輸入LUT。

(2)工作時鐘可以達(dá)到420MHz，內(nèi)置多達(dá)12個DCM模塊。

(3)支持20多種I/O接口標(biāo)準(zhǔn)。

(4)內(nèi)置有18×18位乘法器模塊。

Virtex-Ⅱ系列產(chǎn)品的主要性能特征如表2.4所示。表2.4Virtex-Ⅱ系列產(chǎn)品的主要性能特征

5.?Virtex-E系列

Virtex系列器件是在1998年推出的，工作電壓為2.5V，采用0.22μm處理工藝制造。Virtex-E系列器件是1999年推出的，工作電壓為1.8V，采用0.18μm處理工藝制造。Virtex-E的主要性能指標(biāo)如表2.5所示。表2.5Virtex-E系列產(chǎn)品的主要性能特征2.1.2Spartan系列

Spartan系列適用于普通的工業(yè)、商業(yè)等領(lǐng)域，目前主流的芯片包括：Spartan-Ⅱ、Spartan-ⅡE、Spartan-3、Spartan-3A以及Spartan-3E等。其中，Spartan-Ⅱ最高可達(dá)20萬系統(tǒng)門，Spartan-ⅡE最高可達(dá)60萬系統(tǒng)門，Spartan-3最高可達(dá)500萬門，Spartan-3A和Spartan-3E不僅系統(tǒng)門數(shù)更大，還增加了大量的內(nèi)嵌專用乘法器和專用塊RAM資源，具備實現(xiàn)復(fù)雜數(shù)字信號處理和片上可編程系統(tǒng)的能力。

1.?Spartan-3A延伸系列

Spartan-3A延伸系列FPGA解決了眾多大批量、成本敏感型電子應(yīng)用中的設(shè)計問題。該FPGA系列具有50000～3400000個系統(tǒng)門，可以提供包括總系統(tǒng)成本最低的集成式DSPMAC在內(nèi)的大量選項。Spartan-3A延伸系列器件包括：Spartan-3A(主流應(yīng)用)、Spartan-3ADSP(DSP應(yīng)用)和Spartan-3AN(非易失性應(yīng)用)。

1)?Spartan-3A系列

Spartan-3A在Spartan-3和Spartan-3E平臺的基礎(chǔ)上，整合了各種創(chuàng)新特性幫助客戶極大地削減了系統(tǒng)總成本，利用獨特的器件DeviceDNA技術(shù)(DeviceDNA技術(shù)可幫助防范克隆者、超量生產(chǎn)者和反向工程者。DeviceDNA設(shè)計級安全功能可以保護(hù)設(shè)計、IP和嵌入式代碼。DeviceDNA是一種特殊的57位ID，對于每個器件都是獨一無二的。這種57位ID是在Xilinx工廠中固化或設(shè)定的，因而不能更改)防止發(fā)生竄改、克隆和過度設(shè)計的現(xiàn)象，并且具有集成式看門狗監(jiān)控功能的增強型多重啟動特性，支持商用Flash存儲器，有助于削減系統(tǒng)總成本。其主要特性如下：

(1)采用90nm工藝技術(shù)，密度高達(dá)74880邏輯單元。

(2)工作時鐘范圍為5～320MHz。

(3)高達(dá)576kb的塊RAM和高達(dá)176kb的分布式RAM。

(4)多達(dá)32個用于高性能DSP應(yīng)用的嵌入式18×18位乘法器。

(5)多達(dá)8個數(shù)字時鐘管理器(DCM)。

(6)利用獨特的DeviceDNA安全技術(shù)，可防止發(fā)生克隆現(xiàn)象。

Spartan-3A系列產(chǎn)品的主要性能特征如表2.6所示。表2.6Spartan-3A系列產(chǎn)品的主要性能特征

2)?Spartan-3ADSP系列

Spartan-3ADSP平臺提供了最具成本效益的DSP器件，其架構(gòu)的核心就是XtremeDSPDSP48A?Slice，還提供了性能超過30GMAC/s、存儲器帶寬高達(dá)2196?Mb/s的新型XC3SD3400A和XC3SD1800A器件。新型Spartan-3ADSP平臺是成本敏感型DSP算法和需要極高DSP性能的協(xié)處理應(yīng)用的理想之選。其主要特征如下：

(1)采用90nm工藝技術(shù)，密度高達(dá)74880邏輯單元。

(2)采用結(jié)構(gòu)化的SelectRAM架構(gòu)，提供了大量的片上存儲單元，有高達(dá)2268kb的塊RAM和高達(dá)376kb的分布式RAM。

(3)內(nèi)嵌的高性能DSP48A核可以工作到250MHz。

(4)8個數(shù)字時鐘管理器(DCM)。

(5)低功耗效率，Spartan-3ADSP器件具有很強的信號處理能力。

(6)利用獨特的DeviceDNA安全技術(shù)，防止發(fā)生克隆現(xiàn)象。

Spartan-3ADSP系列產(chǎn)品的主要性能特征如表2.7所示。表2.7Spartan-3ADSP系列產(chǎn)品的主要性能特征

3)?Spartan-3AN系列

Spartan-3AN芯片為最高級別系統(tǒng)集成的非易失性安全FPGA，它具有領(lǐng)先的SRAMFPGA的大量特性及其高性能，還具有非易失性FPGA的安全性、節(jié)省板空間和易于配置性等特性。其主要特征如下：

(1)業(yè)界首款90nm非易失性FPGA。

(2)業(yè)內(nèi)最大的片上用戶Flash，容量高達(dá)11Mb。

(3)提供最廣泛的I/O標(biāo)準(zhǔn)支持，包括26種單端與差分信號標(biāo)準(zhǔn)。

(4)靈活的電源管理模式，休眠模式下可節(jié)省超過40%的功耗。

(5)?8個數(shù)字時鐘管理器(DCM)。

(6)利用獨特的DeviceDNA安全技術(shù)，防止發(fā)生克隆現(xiàn)象。

Spartan-3AN系列產(chǎn)品的主要性能特征如表2.8所示。表2.8Spartan-3AN系列產(chǎn)品的主要性能特征

2.Spartan-3系列

Spartan-3基于Virtex-Ⅱ器件架構(gòu)，采用90nm工藝、8層金屬連線制造，其系統(tǒng)門數(shù)超過5百萬，內(nèi)嵌了硬核乘法器和數(shù)字時鐘管理模塊。其主要特性如下：

(1)采用90nm工藝技術(shù)，1.2V核電壓。

(2)最高系統(tǒng)時鐘為340MHz。

(3)端口電壓為3.3V、2.5?V、1.2V，支持24種I/O標(biāo)準(zhǔn)。

(4)高達(dá)1872k的塊RAM和高達(dá)520k的分布式RAM。

(5)多達(dá)104個用于高性能DSP應(yīng)用的嵌入式18×18位乘法器。

(6)?4個數(shù)字時鐘管理器(DCM)。

(7)具有嵌入式XtremeDSP功能，每秒可執(zhí)行3300億次乘加。Spartan-3系列產(chǎn)品的主要性能特征如表2.9所示。表2.9Spartan-3系列產(chǎn)品的主要性能特征

3．Spartan-3E系列

Spartan-3E是在Spartan-3的基礎(chǔ)上進(jìn)一步改進(jìn)的產(chǎn)品，具有系統(tǒng)門數(shù)從10萬到160萬的多款芯片，它比Spartan-3有更多的I/O端口和更低的單位成本。由于更好地利用了90nm的工藝技術(shù)，在單位成本上實現(xiàn)了更多的功能和處理帶寬，因此Spartan-3E是Xilinx公司新的低成本產(chǎn)品的代表，是ASIC的有效替代品，主要面向消費電子應(yīng)用，如寬帶無線接入、家庭網(wǎng)絡(luò)接入以及數(shù)字電視設(shè)備等。其主要特點如下：

(1)采用90nm工藝技術(shù)，1.2V核電壓。

(2)支持DDR接口。

(3)高達(dá)684k的塊RAM和高達(dá)231k的分布式RAM。

(4)多達(dá)36個用于高性能DSP應(yīng)用的嵌入式18×18位乘法器。

(5)多達(dá)8個數(shù)字時鐘管理器(DCM)。

Spartan-3E系列產(chǎn)品的主要性能特征如表2.10所示。表2.10Spartan-3E系列產(chǎn)品的主要性能特征

4.Spartan-Ⅱ/Spartan-ⅡE系列

Spartan-Ⅱ器件是以Virtex器件的結(jié)構(gòu)為基礎(chǔ)發(fā)展起來的FPGA，其工作電壓為2.5V，采用0.22μm/0.18μmCMOS工藝、6層金屬連接制造，其集成度可達(dá)到20萬門，速度可達(dá)200MHz。Spartan-Ⅱ和Spartan-ⅡE系列產(chǎn)品的主要性能指標(biāo)如表2.11所示。表2.11Spartan-Ⅱ和Spartan-ⅡE系列產(chǎn)品的主要性能特征

2.2CPLD芯片介紹

Xilinx的CPLD器件分為XC9500(其主要性能指標(biāo)如表2.12所示)系列和CoolRunner系列(其主要性能指標(biāo)如表2.13所示)。XC9500分為XC9500XV和XC9500XL兩種類型，前者內(nèi)核電壓為2.5V，后者內(nèi)核電壓為3.3V。表2.12XC9500系列器件的主要性能特征表2.13CoolRunne