《電子測量技術》課件第8章

第8章數(shù)據(jù)域測試8.1概述8.2數(shù)據(jù)域測試系統(tǒng)8.3邏輯分析儀8.4數(shù)據(jù)域測試的應用思考與練習8.1概述隨著大規(guī)模集成電路和微處理器的問世，特別是超大規(guī)模集成電路(VLSI)的發(fā)展，電子世界正在興起一場深刻的革命,這場革命使許多傳統(tǒng)的測試理論、方法和技術正在為之改觀。在現(xiàn)代測試技術中相應地開拓出一個新的測試領域，即數(shù)據(jù)域測試。目前，數(shù)據(jù)域測試與傳統(tǒng)的時域測試和頻域測試已鼎足而立。8.1.1數(shù)據(jù)域測試的特點時域測試和頻域測試方法是電路和系統(tǒng)的傳統(tǒng)分析和測試方法，對于模擬電路和系統(tǒng)是久經(jīng)考驗而行之有效的，但對于復雜的數(shù)字電路和系統(tǒng)卻未必能奏效，甚至會完全無能為力。這是因為數(shù)字電路和系統(tǒng)所處理的信息是用離散的二進制信息來表示的。這種二進制信息常用高電平表示“1”，用低電平表示“0”，由多位0、1數(shù)字的不同組合表示具有一定意義的信息。在每一特定時刻，多位0、1數(shù)字的組合稱為一個數(shù)據(jù)字，數(shù)據(jù)字隨時間的變化按一定的時序關系形成了數(shù)字系統(tǒng)的數(shù)據(jù)流。這說明，數(shù)字系統(tǒng)是以數(shù)據(jù)或字作為時間或時序的函數(shù)。運行正常的數(shù)字系統(tǒng)或設備，其數(shù)據(jù)流是正確的；若系統(tǒng)的數(shù)據(jù)流發(fā)生錯誤，則說明該系統(tǒng)發(fā)生了故障。在現(xiàn)代的數(shù)字電路和系統(tǒng)中，針對怎樣對系統(tǒng)中的“數(shù)據(jù)流”進行測試，如何判斷系統(tǒng)有無故障并確定故障范圍的問題，出現(xiàn)了一門新的面向數(shù)字邏輯電路系統(tǒng)的測試技術即數(shù)據(jù)域測試技術，簡稱數(shù)據(jù)域測試。數(shù)據(jù)流測試是研究數(shù)據(jù)處理過程中數(shù)據(jù)流的關系，僅當發(fā)現(xiàn)數(shù)據(jù)流不對時，才需要了解這個數(shù)據(jù)字的電壓情況，而數(shù)字電路輸入輸出引腳多，內部控制電路復雜，發(fā)生錯誤區(qū)域附近的信號節(jié)點數(shù)目大，使采用傳統(tǒng)的示波器分析變得復雜且難以勝任。傳統(tǒng)的以頻域或時域概念為基礎的測試方法和儀器已難以完滿地分析今天復雜的數(shù)字系統(tǒng)，故數(shù)字域測量工程需要一種新的測量儀器。這種新的測量儀器專門用來檢測、處理和分析數(shù)據(jù)流，這種儀器稱為數(shù)據(jù)域測試儀器。數(shù)據(jù)域測試設備目前主要有：邏輯分析儀、特征分析和激勵儀器、微機及數(shù)字系統(tǒng)故障診斷儀、在線仿真器、數(shù)據(jù)圖形產(chǎn)生器、微型計算機開發(fā)系統(tǒng)、印制電路板測試系統(tǒng)等。目前數(shù)字系統(tǒng)的測試費用約占研制生產(chǎn)總費用的30%～40%，隨著數(shù)字系統(tǒng)復雜性的增加，這一比例還在提高?，F(xiàn)代各種先進裝備中幾乎都帶有微處理器或微計算機的數(shù)字系統(tǒng)，數(shù)字電路越來越復雜，系統(tǒng)越來越大，隨之帶來的維護和檢修問題也日益嚴重，特別是在一些實時控制的聯(lián)機應用中，諸如航天、航空的飛行控制，武器系統(tǒng)的管理和控制，化學過程和核反應堆的管理和控制等。如果在電路設計中不考慮測試問題，則會使測試費用急劇增長，甚至采用當前最先進的測試系統(tǒng)也可能無法進行測試，為此，近幾年迅速發(fā)展了“數(shù)字電路的可測性設計和內建自測試技術”，前者使數(shù)字電路的測試變得可能和容易，后者使電路具有自測試能力，從而比較徹底地解決了數(shù)字電路的測試問題。數(shù)據(jù)測試技術的最新發(fā)展之一是無接觸測試，即在測試器與被測板之間沒有接觸，省去了各種測試夾具及連接器。目前已被采用的有自動視覺測試(AVT)和熱圖像處理等技術。AVT技術利用攝像機采集被測試板的圖像信息，通過計算機處理來發(fā)現(xiàn)故障。熱圖像技術利用紅外線掃描，獲取并分析被測板的熱圖像信息，找出異常的熱點和冷點以確定故障。不少系統(tǒng)還引入人工智能和專家系統(tǒng)，不僅可進行故障診斷，還可根據(jù)專家經(jīng)驗和規(guī)則提出一些改進意見和建議，如同開藥方一樣。本章重點介紹數(shù)字域測試的內容、數(shù)字域測試系統(tǒng)的組成、邏輯分析儀器以及數(shù)字域測試的應用等。8.1.2數(shù)據(jù)域測試的重要性如果一個系統(tǒng)共有n種故障模式，為分析簡便起見，假設n種故障模式的出現(xiàn)是等概率的，并設為p，即不出現(xiàn)故障的概率為(1-p)，則整個系統(tǒng)的無故障概率或成品率為：y0=(1-p)n(8-1)定義測試質量d為單個故障的偵出率，即通過測試而被偵查出來的概率。則經(jīng)測試偵查出故障并排除故障后系統(tǒng)的無故障概率或成品率變?yōu)椋?8-2)即經(jīng)測試并排除故障之后，系統(tǒng)的無故障概率由原來的y0提高到y(tǒng)。如果一個系統(tǒng)原來的無故障概率為y0=0.85，測試質量為d=0.98，根據(jù)公式(8-2)有：y=0.85(1-0.98)=0.850.02=0.9967549也就是經(jīng)過測試并排除故障后，使系統(tǒng)的無故障概率由原來的85%提高到99.7%。表8-1列出了系統(tǒng)故障出現(xiàn)概率為p=1%而經(jīng)測試質量d=95%的測試后，成品率變化的情況。從表中可以看出，隨著故障模式n的增加，系統(tǒng)無故障概率y急劇下降，而經(jīng)測試后，系統(tǒng)的無故障概率又急劇上升?？梢?，數(shù)據(jù)域測試在提高系統(tǒng)可靠性中的重要性。表8-1測試質量與系統(tǒng)無故障概率的關系8.1.3數(shù)據(jù)域測試的基本理論及方法

1.窮舉測試法要對一個數(shù)字系統(tǒng)作出完備測試，最簡單的方法無疑是窮舉測試法，它將可能的全部輸入組合加于被測系統(tǒng)，看是否得到應有的輸出結果。如果對所有的輸入信號，輸出信號的邏輯關系都正確，則這個數(shù)字電路就是正確的；如果輸出信號的邏輯關系不正確，則這個數(shù)字電路就是錯誤的。這種測試方法就是窮舉測試法。對于復雜的被測電路，以一個正確的電路作為參考電路，兩電路加上同樣的測試數(shù)據(jù)流，對它們的輸出進行比較，如果兩電路輸出數(shù)據(jù)流始終相同，則被測電路是正確的，否則被測電路是錯誤的，根據(jù)這個比較結果，給出“合格/失敗”的指示。窮舉測試法原理框圖如圖8-1所示，圖中的“窮舉測試矢量產(chǎn)生”即為窮舉測試數(shù)據(jù)流產(chǎn)生”的意思。圖8-1窮舉測試法原理框圖窮舉測試法的優(yōu)點是能夠測出100%的故障，也就是能夠揭示復雜的數(shù)字系統(tǒng)的全部故障。窮舉測試法的缺點是，測試時間隨輸入端數(shù)n的增加呈指數(shù)增加。例如，n=4時，2n=16，即輸入端數(shù)為4時，輸入信號有16種可能的組合情況；n=8時，2n=256；n=16時，2n=65536。以此類推，當n很大時，窮舉測試所需的時間太長以致無法使用，因此又提出了偽窮舉測試技術。

2.偽窮舉測試法偽窮舉測試的基本思想是，把一個大電路劃分成數(shù)個子電路，對每個子電路進行窮舉測試，總起來說，對每個子電路測試的輸入組合數(shù)，遠遠低于對一個大電路進行窮舉測試所需的輸入組合數(shù)，因此，可大大節(jié)省測試時間。例如，當輸入端數(shù)n=16時，如果可將該電路劃分成兩個n=8的數(shù)字電路，則測試輸入組合信號數(shù)可由216=65536減少為28+28=256+256=512，測試時間可降低(216/29-1)倍，即降低127倍，也即降為原測試時間的1/128。偽窮舉測試法的子電路劃分可以采用兩種方法。一種是多路開關硬件劃分法，一種是敏化劃分法。多路開關硬件劃分法是在硬件電路設計時，加入多路開關，從硬件上將一個復雜的電路劃分為若干個相關的子電路。多路開關的作用是便于在測試時，斷開其他子電路，而將被測試的子電路與輸入端和輸出端相連接，再連接到外邊的測試電路中。用多路開關進行劃分的缺點是增加了硬件，此外，插入多路開關在電路正常工作時增加了電路延遲，降低了工作速度。采用敏化劃分技術可以克服這些缺點。敏化劃分技術是采用通路敏化方法，對被測試的子電路進行分析，確定出在輸入端的2n個組合數(shù)據(jù)流中，選取m個組合，m＜2n，只輸入這m種組合情況，即可完全測試子電路的性能，這種組合稱為“最小完全測試集”。例如，n=2時,輸入可能的組合是00，01，10，11。如果經(jīng)分析，只需m=(00，01，11)種輸入組合，就可完全測試子電路的性能，則m稱為該子電路的最小完全測試集。也相當于從輸入找到了一條到達子電路的敏化通路，這就是敏化劃分法。敏化劃分測試與硬件劃分測試結果是一樣的，但敏化劃分不需要插入多路開關，因而不增加硬件設備，也不降低電路速度。但敏化通路的最小完全測試集的確定，又成為一個較為困難的問題。

3.隨機測試法將圖8-1中的“窮舉測試矢量產(chǎn)生”電路改換成“隨機測試矢量產(chǎn)生”電路，該圖即為隨機測試法的原理框圖。“隨機測試矢量產(chǎn)生”電路隨機地產(chǎn)生輸入可能的2n種組合數(shù)據(jù)的數(shù)據(jù)流，由它產(chǎn)生的隨機或偽隨機測試矢量序列(數(shù)據(jù)流序列)同時加到被測電路和已知功能完好的參考電路中，對他們的輸出響應進行比較，根據(jù)比較結果，給出“合格/失敗”的指示。隨機測試矢量產(chǎn)生器可以由軟件產(chǎn)生也可以由硬件產(chǎn)生。如果由軟件產(chǎn)生，一般首先確定一種算法，算法確定之后，產(chǎn)生的測試矢量序列通常具有重復性的特點，它稱為偽隨機序列。由硬件產(chǎn)生的隨機數(shù)列常用線性反饋移位寄存器的方法，該電路產(chǎn)生的隨機數(shù)列也是偽隨機序列。為區(qū)別于真正的隨機測試，對于施加偽隨機序列所進行的測試稱為偽隨機測試。我們知道，窮舉測試的故障覆蓋率是100%，而隨機測試的一個重要問題，就是確定為達到給定的故障覆蓋率，輸入測試隨機矢量序列的長度?；蛘叻催^來說，對于給定的測試序列長度，計算出能得到多高的故障覆蓋率。

總之，隨機測試一般達不到100%的故障覆蓋率，根據(jù)給定的測試矢量長度推算故障覆蓋率的計算是困難的，但在一般不嚴格要求置信度的場合，隨機測試仍是一種實用而有效的方法。數(shù)據(jù)域測試按數(shù)字系統(tǒng)可分為組合邏輯電路的測試、時序邏輯電路的測試及微機系統(tǒng)的測試。不同類型的系統(tǒng)采用不同的測試方法。

4.組合邏輯電路的測試目前，組合邏輯電路的測試原理是以多路敏化為基礎，具體方法有：利用電路結構的拓撲方法尋求測試的敏化通路法以及其實施的D算法和擴展(九)D算法；利用解析方法尋求敏化通路的布爾差分法。

1)D算法

D算法的關鍵在于從故障位置到電路的一切輸出端的全部通路同時進行敏化。用D算法尋求測試的方法如下。

(1)簡化表。簡化表是由真值表通過求質蘊含項整理出來的一種形式更為緊湊的真值表，它更簡明地描述了電路的特征，圖8-2所示列出了基本邏輯門電路的簡化表。組合電路的簡化表可由基本邏輯門電路的簡化表組合而成。圖8-2基本邏輯門電路的簡化表

(2)故障初始D矢量。故障初始D矢量描述了故障點的故障表現(xiàn)，它是由故障點的故障值與測試所加正常值所產(chǎn)生的D矢量，可用測試值與故障值作Roth交運算來求出。Roth交運算的定義如表8-2所示，圖8-3列出了與門和或門輸出端有s-a-1(呆滯于1)故障時的初始D矢量。表8-2Roth交運算的定義圖8-3故障初始D矢量

(3)傳遞D矢量。傳遞D矢量是迫使門電路的輸出唯一地取決于門的一個輸入。傳遞D矢量用來描述正常功能塊對D矢量的傳遞特性，即表明了敏化通路的敏化條件。同時傳遞D矢量也是對被測電路的一種電路結構描述。傳遞D矢量可用表8-2所列的Roth交運算規(guī)則，由簡化表中具有不同輸出值的兩個矢量相交而得到。圖8-4所示列出了幾種基本邏輯門電路的傳遞D矢量。圖8-4基本邏輯門電路的傳遞D矢量

(4)RothD交運算。

RothD交運算是建立敏化通路的數(shù)學工具，表8-3列出了RothD交運算的定義，并用算符D表示。在表8-3中，表示D交為空，ψ表示D交無意義，μ表示D與D不變，

λ表示D交前D應反相。(表8-3RothD交運算的定義作為一個例子，利用RothD交運算求出如圖8-5所示電路的敏化通路。圖8-5敏化通路舉例從圖中可以看出，與門G4的傳遞D矢量為：G4=D1×D×與門G5的傳遞D矢量為：G5=××0DD

用RothD交運算求出敏化通路：

G4=D1×D×

G5=××0DD

…

G4∩G5=D10DD可見，輸入端的D矢量傳遞到了輸出端5，其敏化條件是：

2端=13端=0求出敏化通路后，再進行相容性檢查，就可求出電路的故障測試。這里順便提一下，D算法求解敏化通路的條件是比較苛刻的，為此，引入了擴展(九值)D算法，并利用求輸出原像的方法，可以更方便地求出敏化通路。

2)布爾差分法布爾差分法是利用分析的方法來尋求故障的傳播，從而求出電路故障的測試。布爾差分法的優(yōu)點在于其測試的普遍性和完備性。布爾差分法是基于布爾差分的定義。布爾差分的定義如下：已知布爾函數(shù)為：y=y(x1,x2,…,xi,…,xn)(8-3)對自變量xi的差分定義為：

(8-4)求解布爾差分方程：

(8-5)該布爾方程的解就是xi的敏化通路條件，從而可方便地求出電路的測試。

5.時序邏輯電路的測試時序邏輯電路的測試比組合邏輯電路的測試要復雜且困難得多，目前常采用的有疊接電路法和狀態(tài)變遷檢查法。疊接電路法是將被測時序電路中的時間序列事件變換為空間序列來進行研究的一種方法。它將時序電路的空間疊代，變成時間序列疊代的組合電路，然后利用組合電路的測試方法進行測試。狀態(tài)變遷檢查法是以有限自動機的狀態(tài)識別為基礎進行的測試，這種方法的優(yōu)點是無需知道被測電路的具體實現(xiàn)，即不必擁有該電路的邏輯電路圖，而只需知道它的狀態(tài)變遷表即可。因此，狀態(tài)變遷檢查法屬于功能性測試方法，這對于大規(guī)模電路的測試是十分有效的。

6.微機系統(tǒng)的測試微機系統(tǒng)是相當復雜、規(guī)模相當大的數(shù)字系統(tǒng)，要進行全面的測試是十分困難的。一般只能進行功能性測試或運行性能測試，這類測試是遠非完備的。鑒于微機系統(tǒng)測試的困難，一般都將微機系統(tǒng)的測試分解為若干子系統(tǒng)來進行分別測試。例如，分解為裸微處理器(CPU)測試、ROM測試、RAM測試和I/O測試等。8.2數(shù)據(jù)域測試系統(tǒng)8.2.1系統(tǒng)組成數(shù)據(jù)域測試系統(tǒng)的組成原理框圖如圖8-6所示。一個被測的數(shù)字系統(tǒng)可以用它的輸入和輸出特性及時序關系來描述，它的輸入特性可用數(shù)字信號源產(chǎn)生的多通道時序信號來激勵，而它的輸出特性可用邏輯分析儀來測試，獲得對應通道的時序響應，從而得到被測數(shù)字系統(tǒng)的特性。圖8-6數(shù)據(jù)域測試系統(tǒng)的組成原理框圖依測試的內容不同，可采用不同的測試方法和測試設備。如果還需要進一步測試被測系統(tǒng)信號的時域參數(shù)，如數(shù)字信號(脈沖)的上升時間、下降時間及信號電平等，則可在被測系統(tǒng)的輸出端接上一臺數(shù)字存儲示波器。這樣既可以測試數(shù)字系統(tǒng)的時序特性，又可以測試時域參數(shù)。為了測試的方便，出現(xiàn)了邏輯示波器，它同時具有邏輯分析和數(shù)字存儲示波器的功能。若要測試系統(tǒng)中是否存在故障(功能性測試)，或對被測數(shù)字系統(tǒng)進行故障診斷，采用特征分析是一有效方法。根據(jù)不同的測試原理和方法，數(shù)字信號源既可提供確定性的也可提供偽隨機的測試激勵，將被測系統(tǒng)測試響應的實際特征和在同樣測試激勵下的無故障特征作比較，來判斷被測系統(tǒng)是否有故障以及定位故障的位置。

1.數(shù)字信號源數(shù)字信號源又稱為數(shù)字信號發(fā)生器，是數(shù)據(jù)域測試中的一種很重要的儀器，它可產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形，也可產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的任意波形，以及一個可由選通信號和時鐘信號來控制的預先規(guī)定的數(shù)據(jù)流。數(shù)字信號源可為數(shù)字系統(tǒng)的功能測試和參數(shù)測試提供輸入激勵信號。功能測試是測出被測器件在規(guī)定電平和正確定時激勵下的輸出，就可以知道被測系統(tǒng)的功能是否正常；參數(shù)測試可用來測試諸如電平值、脈沖的邊沿特性等參數(shù)是否符合設計規(guī)范。

2.特征分析為了識別一個電路或系統(tǒng)是否有故障，可以把電路各節(jié)點的正常響應記錄下來，在進行故障診斷時，把實測的響應與正常電路的響應作比較。如果兩者一致，則認為電路沒有故障；如果各節(jié)點的響應中只要有一個節(jié)點不同，則可斷定電路有故障。然后再根據(jù)不正常響應的情況來分析故障的位置和種類。這樣對各節(jié)點逐一地測試與分析顯然會使測試成本巨增。隨著集成電路集成度的提高，并受封裝的限制，上述從多節(jié)點觀察測試響應的方法往往受到限制，而且相應測試集也太過龐大。由于內測試的廣泛應用，對每一測試激勵下的響應逐一分析不僅是不必要的，有時甚至是難以實現(xiàn)的。因此，出現(xiàn)了特征分析技術，它是從被測電路的測試響應中提取出特征(Signature),通過對無故障特征和實際特征的比較進行故障的偵查和定位。特征分析可由特征分析器來實現(xiàn)，線性反饋移位寄存器便可構成一個常用的單輸入的特征分析器，如圖8-7所示。圖中，若hi=0(1≤i≤n)表示連線斷開；若hi=1，表示連線接通。圖8-7用線性反饋移位寄存器組成的特征分析器特征分析的基本原理是用一個已知的二進制數(shù)(序列)去除被檢驗的二進制數(shù)(序列)M，所得到的余數(shù)即為特征。由于二進制序列可用二元域上的多項式表示，故特征分析過程對應為二元域上的多項式除法。在基于線性反饋移位寄存器的特征分析中，被除數(shù)為輸入測試響應位流對應的多項式，除數(shù)為該線性反饋移位寄存器的特征多項式。相除后，商對應線性反饋移位寄存器的輸出位流，余數(shù)(該線性反饋移位寄存器中的留數(shù))即為測試響應的特征。理論分析表明，特征分析技術具有很高的檢錯率。當測試序列足夠長時，特征分析研究的故障偵出率不低于，m為用作特征分析的LFSR的長度。當m=16時，故障偵出率高達99.998%，偵查失誤率是一個很小的概率。特征分析器，如LFSR，除了圖8-7所示的單輸入外，還有多輸入特征寄存器(Multiple

InputSignatureRegister,MISR)。在MISR中，每位線性反饋移位寄存器單元皆接收被測電路的一個輸出位流，如圖8-8所示。圖8-8多輸入特征寄存器(MISR)基于特征分析方法的數(shù)字系統(tǒng)故障診斷的原理如圖8-9所示。被測電路的無故障特征或某種故障下的特征可通過電路的邏輯模擬或故障模擬獲得。通過事前的模擬建立好特征-故障字典，便可用于故障診斷。圖8-9基于特征分析的數(shù)字系統(tǒng)故障診斷的原理框圖

3.邏輯分析在數(shù)字系統(tǒng)測試中，關心的是多個信號之間的邏輯關系及時間關系，傳統(tǒng)的通用測試設備如示波器等由于受通道數(shù)較少等因素的限制，已無法滿足數(shù)字系統(tǒng)的測試要求，邏輯分析和邏輯分析儀有效地解決了復雜數(shù)字系統(tǒng)的檢測和故障診斷。邏輯分析儀具有通道數(shù)多、存儲容量大、可以多通道信號邏輯組合觸發(fā)以及數(shù)據(jù)處理顯示功能強等特點，所以，在數(shù)據(jù)測試中發(fā)揮著很重要的作用。8.2.2數(shù)字信號源

1.數(shù)字信號源的結構目前的數(shù)字信號發(fā)生器常采用模塊式儀器結構，即由主機和多個模塊組成，如圖8-10所示。圖8-10數(shù)字信號發(fā)生器的原理框圖主機包括機箱、中央處理單元、電源、信號處理單元(時鐘產(chǎn)生及啟動/停止控制)和人機接口等。模塊包含序列和數(shù)據(jù)產(chǎn)生部件以及通道放大器。一臺儀器由多個數(shù)據(jù)模塊組成，而每個模塊又具有多個數(shù)據(jù)通道。用戶可根據(jù)實際需要的通道數(shù)目來購買，若需增加通道數(shù)還可進行擴充。數(shù)字信號源具有一個由壓控振蕩器(VCO)控制的中央時鐘發(fā)生器來作為內部標準時鐘源，它通過可編程的二進制分頻器產(chǎn)生低頻數(shù)字信號，在高性能的數(shù)字信號源中，還使用鎖相環(huán)來控制壓控振蕩器，以獲得穩(wěn)定性和精確度高的時鐘。許多數(shù)字信號源還提供一個外部時鐘輸入端，以便用被測系統(tǒng)的時鐘來驅動。時鐘分離電路可提供多個不同的時鐘，分別送到各數(shù)據(jù)模塊的時鐘輸入端。為減小抖動和降低噪聲，可用同軸電纜或微帶線來傳輸時鐘信號。信號處理單元為各時鐘同時提供一個啟動/停止信號。該信號使數(shù)字信號源各模塊的工作同步地啟動或同步地停止。通常，簡單的數(shù)字信號發(fā)生器就用時鐘的開和關來啟動和停止各數(shù)據(jù)通道。

2.數(shù)據(jù)的產(chǎn)生圖8-10中的序列存儲器在初始化期間寫入了每個通道的數(shù)據(jù)，數(shù)據(jù)存儲器的地址由地址計數(shù)器提供。在測試過程中，在每一個作用時鐘沿上，計數(shù)器將地址加1。數(shù)據(jù)存儲器輸出的數(shù)據(jù)與地址是一一對應的，這是產(chǎn)生線性數(shù)據(jù)流的一種簡單方法，這種方法提供的最大數(shù)據(jù)率每秒大于100Mbit。一個8∶1的多路器可將運行頻率為F/8的8個并行輸入位轉換成頻率為F的串行數(shù)據(jù)流。對于低速的數(shù)字信號發(fā)生器，多路器可以不要，從數(shù)據(jù)的每個數(shù)輸出可直接產(chǎn)生一個串行數(shù)據(jù)流，該數(shù)據(jù)流加到格式化器的輸入端，通過格式化器將數(shù)據(jù)流與時鐘同步。在簡單情況下，格式化器就是一個D觸發(fā)器。數(shù)據(jù)的邏輯電平加在D輸入端，在時鐘信號沿的作用下輸出。格式化器的輸出直接驅動輸出放大器，放大器的輸出電平是可編程的。在某些數(shù)字信號源中，通過在每個數(shù)據(jù)模塊上提供外部時鐘和啟動/停止輸入，以便產(chǎn)生不同的異步數(shù)據(jù)流。8.3邏輯分析儀對復雜的大規(guī)模集成電路的測試以及對微處理器和微型計算機系統(tǒng)的測試主要使用邏輯分析儀。自1973年美國首先推出邏輯分析儀以來，這種儀器迅速發(fā)展，正如示波器是調試模擬電路的重要工具一樣，邏輯分析儀是研究測試數(shù)字電路的重要工具。由于它仍然以熒光屏顯示的方式給出測試結果，所以也稱為邏輯示波器。邏輯分析儀是多線示波器與數(shù)字存儲技術發(fā)展的產(chǎn)物，它能對邏輯電路，甚至包括軟件的邏輯狀態(tài)進行記錄和顯示，通過各種控制功能實現(xiàn)對邏輯系統(tǒng)的分析。邏輯分析儀能夠用表格形式、波形形式或圖形形式顯示具有多個變量的數(shù)字系統(tǒng)的狀態(tài)，也能用匯編形式顯示數(shù)字系統(tǒng)的軟件，從而實現(xiàn)對數(shù)字系統(tǒng)硬件和軟件的測試。

所以，它對包含大量軟硬設備的系統(tǒng)調試是很適用的，可以大大提高系統(tǒng)的調試效率。隨著微處理器的發(fā)展，出現(xiàn)了面向微處理器的邏輯分析儀，對微處理器和微型計算機系統(tǒng)的調試和維護水平的提高起到了很大的作用。邏輯分析儀可分為兩大類：邏輯狀態(tài)分析儀和邏輯定時分析儀。這兩類分析儀的基本結構是相似的，主要區(qū)別表現(xiàn)在顯示方式和定時方式上。邏輯狀態(tài)分析儀用狀態(tài)表方式顯示被檢測的邏輯狀態(tài)，且由被測系統(tǒng)提供采集數(shù)據(jù)的時鐘，而邏輯定時分析儀用定時圖形方式顯示被測信號，且由邏輯分析儀自己提供采集數(shù)據(jù)的時鐘。8.3.1邏輯分析儀的組成邏輯分析儀的類型繁多，盡管在通道數(shù)量、取樣頻率、內存容量、顯示方式及觸發(fā)方式等方面有較大區(qū)別，但其基本組成結構是相同的。邏輯分析儀的基本組成如圖8-11所示。圖8-11邏輯分析儀的基本組成框圖被測信號經(jīng)過多通道邏輯測試探極形成并行數(shù)據(jù)，送至比較器，輸入信號在比較器中與外部設定的門限電平進行比較，大于門限電平值的信號在相應的線上輸出高電平，反之輸出低電平，對輸入波形進行整形。經(jīng)比較整形后的信號送至采樣器，在時鐘脈沖控制下進行采樣。被采樣的信號按順序記憶在半導體存儲器中，假設存儲器容量為1K，則可認為能夠記錄所有輸入通道在1024次采樣中所得到的信息。采樣信息以“先進先出”的原則組織在存儲器中，假設存儲器已存滿數(shù)據(jù)，但尚未得到顯示命令，存儲器將自動地舍棄舊數(shù)據(jù)，裝入新數(shù)據(jù)。得到顯示命令，則按照先后順序逐一讀出信息，在顯示器中形成X、Y、Z三個軸向的模擬信號，由CRT或LCD屏幕按設定的顯示方式進行被測量的顯示。8.3.2邏輯分析儀的觸發(fā)方式邏輯分析儀可以同時采集多路信號，便于對被測系統(tǒng)正常運行的數(shù)據(jù)流的邏輯狀態(tài)和各信號間的相互關系進行觀測和分析。為了能在較小的存儲容量范圍內，采集和存儲所需觀測點前后變化的波形，邏輯分析儀設有多種觸發(fā)方式。在進行數(shù)字信號觀測時，必須正確選擇觸發(fā)方式。

1.組合觸發(fā)邏輯分析儀具有“字識別”觸發(fā)功能，操作者可以通過儀器面板上的“觸發(fā)字選擇”開關，預置特定的觸發(fā)字，被測系統(tǒng)的數(shù)據(jù)字與此預置的觸發(fā)字相比較，當二者符合時產(chǎn)生一次觸發(fā)。設置觸發(fā)字時，每一個通道可取三種觸發(fā)條件：0，1，X?！?”表示該通道為高電平時才產(chǎn)生觸發(fā)，“0”表示該通道為低電平時產(chǎn)生觸發(fā)，“X”表示通道狀態(tài)“任意”，即通道狀態(tài)不影響觸發(fā)條件。各通道狀態(tài)設置好后，當被測系統(tǒng)各通道數(shù)據(jù)同時滿足上述條件時，才能產(chǎn)生觸發(fā)信號。圖8-12給出四通道組合觸發(fā)的例子，CH.0(1)和CH.3(1)表示通道0與通道3組合觸發(fā)條件為高電平，CH.1(0)表示通道1組合條件為低電平，CH.2(X)表示通道2組合條件“任意”，它不影響觸發(fā)條件，即在CH.0、CH.1、CH.3相與條件下產(chǎn)生觸發(fā)信號。那么，觸發(fā)數(shù)據(jù)字為1001或1101。在數(shù)據(jù)字中，CH.0位于數(shù)據(jù)字最右邊一位，CH.3位于數(shù)據(jù)字最左邊一位。圖8-12四通道組合觸發(fā)組合觸發(fā)方式也稱為內部觸發(fā)方式，幾乎所有的邏輯分析儀都采用這種觸發(fā)脈沖產(chǎn)生方式，因此也稱為基本觸發(fā)方式。如上例，采集數(shù)據(jù)流中，出現(xiàn)1001或1101時，產(chǎn)生觸發(fā)脈沖，停止數(shù)據(jù)采集，存儲器中存入的數(shù)據(jù)是產(chǎn)生觸發(fā)字之前各通道的狀態(tài)變化情況，對觸發(fā)字而言是已經(jīng)“過去了”的數(shù)據(jù)。顯示時，觸發(fā)字顯示于所有數(shù)據(jù)字之后，故也稱為基本的終端觸發(fā)方式。如果觸發(fā)字選擇的是某一出錯的數(shù)據(jù)字，那么邏輯分析儀就可捕獲并顯示被測系統(tǒng)出現(xiàn)這一出錯數(shù)據(jù)字之前一段時間各通道狀態(tài)的變化情況，即被測系統(tǒng)故障發(fā)生前的工作狀況，顯然，這對于數(shù)字系統(tǒng)的故障診斷提供了相當方便的手段。

2.延遲觸發(fā)在故障診斷中，常常希望既能看到觸發(fā)點前的情況，又能看到觸發(fā)點后的情況，這時則可設置一個延遲門，當捕獲到觸發(fā)字，延遲一段時間后再停止數(shù)據(jù)的采集，則存儲器中存儲的數(shù)據(jù)就包括了觸發(fā)點前后的數(shù)據(jù)。延遲觸發(fā)常用于分析循環(huán)、嵌套循環(huán)這一類程序(配合序列觸發(fā)方式)，也常用于觀察跳動性的偶然故障，因為它能觀察到跳動前后的有關信息。延遲觸發(fā)的一個極端情況是：當延遲門關閉數(shù)據(jù)采集時，存儲器中數(shù)據(jù)的第一個字剛好是原設定的觸發(fā)字，則存儲器中存儲的數(shù)據(jù)全部是捕獲觸發(fā)字后的數(shù)據(jù)，這種觸發(fā)稱為始端觸發(fā)。一般可控制延遲數(shù)剛好等于存儲容量的一半，可使觸發(fā)字位于中間，這種特殊情況稱為中心觸發(fā)。

3.限定觸發(fā)限定觸發(fā)是對設置的觸發(fā)字加限定條件的觸發(fā)方式。有時設定的觸發(fā)字在數(shù)據(jù)流中出現(xiàn)較為頻繁，為了有選擇地存儲和顯示特定的數(shù)據(jù)流，邏輯分析儀中增加一些附加通道作為約束或選擇所設置的觸發(fā)條件。例如，對前述四通道觸發(fā)字的選擇再加入第五個通道Q，設定當Q=0時，觸發(fā)字有效，Q=1時，觸發(fā)字無效，第5個通道Q只作為觸發(fā)字的約束條件，并不對它進行數(shù)據(jù)采集、存儲、顯示，僅僅用它篩選去掉一部分觸發(fā)字，這就是限定觸發(fā)方式。

4.序列觸發(fā)序列觸發(fā)是為檢測復雜分支程序而設計的一種重要觸發(fā)方式。當采樣數(shù)據(jù)與某一預先設定的字序列(而不是一個字)相符合才觸發(fā)跟蹤數(shù)據(jù)流。序列觸發(fā)實例如圖8-13所示，假設規(guī)定執(zhí)行通路2的程序后，分析儀才觸發(fā)跟蹤，則分析儀必須在捕獲2849，284A，284C和284E狀態(tài)序列后，才從286F狀態(tài)開始跟蹤數(shù)據(jù)流。這個例子是多級序列觸發(fā)的例子。圖8-13序列觸發(fā)實例

5.計數(shù)觸發(fā)較復雜的軟件系統(tǒng)中常常有嵌套循環(huán)的情況存在，在邏輯分析儀的觸發(fā)邏輯中設立一個“遍數(shù)計數(shù)器”，那么就能針對某次需觀察的循環(huán)進行跟蹤，而對其他各次循環(huán)不進行跟蹤。例如在圖8-14的嵌套循環(huán)中，若要求檢查第9次I循環(huán)和第8次J循環(huán)后的第7次K循環(huán)時在狀態(tài)2841后的情況，則分析儀應先在獲得如下序列時開始跟蹤數(shù)據(jù)流，即在2840狀態(tài)出現(xiàn)1398次(=9×11×13+8×13+7)后跟蹤數(shù)據(jù)流。28301次28AE

9次28A5

8次2841

7次圖8-14計數(shù)觸發(fā)實例

6.“毛刺”觸發(fā)利用濾波器從輸入信號中取出一定寬度的脈沖作為觸發(fā)信號，可以在存儲器中存儲毛刺出現(xiàn)前后的數(shù)據(jù)流，有利于觀察和尋找由于外界干擾而引起的數(shù)字電路誤動作的現(xiàn)象和原因。除了上述介紹的6種觸發(fā)方式外，有的邏輯分析儀還有一些其他觸發(fā)方式，如：①當事件1或事件2出現(xiàn)n次后產(chǎn)生觸發(fā)；②事件1出現(xiàn)n次后出現(xiàn)事件2產(chǎn)生觸發(fā)信號；③事件1出現(xiàn)n次后出現(xiàn)非事件2產(chǎn)生觸發(fā)信號。在使用邏輯分析儀時，必須正確選用觸發(fā)方式。8.3.3邏輯分析儀的顯示方式邏輯分析儀將被測信號用數(shù)字形式寫入存儲器以后，測量者可以根據(jù)需要通過控制電路將內存中的全部或部分數(shù)據(jù)穩(wěn)定地顯示在屏幕上。邏輯分析儀提供了多種顯示數(shù)據(jù)的方式，以滿足對數(shù)字系統(tǒng)硬件與軟件的測量和維修功能。主要的顯示方式有以下幾種。

1.定時式顯示方式定時顯示方式，是以邏輯電平表示的波形圖的形式將存儲器中的內容顯示在CRT或LCD屏幕上，這種方式顯示的是一連串經(jīng)過整形后的類似方波的波形，高電平代表“1”，低電平代表“0”，顯示邏輯電平與時間的關系。由于顯示的不是被測點信號的實際波形，所以也稱為“偽波形”或“偽時域波形”。這種方式可以將存儲器的全部內容按通道順序顯示出來，也可以改變通道順序顯示，以便于進行分析和比較。顯示波形的實例如圖8-15所示。圖8-15定時式顯示方式

2.狀態(tài)表顯示方式狀態(tài)表顯示方式可以各種數(shù)制進行，如二進制、八進制、十進制或十六進制形式。它是將存儲器內容顯示在CRT或LCD屏幕上，顯示情況如圖8-16所示。圖(a)中表示的是幾種數(shù)制混合顯示的情況。有的邏輯狀態(tài)分析儀還能進行反匯編，把總線上出現(xiàn)的數(shù)據(jù)翻譯成助記符，在顯示器上顯示程序表，如圖8-16(b)所示。圖8-16狀態(tài)表顯示方式

3.圖解顯示方式圖解顯示是將顯示屏幕上的X方向作為時間軸，將Y方向作為數(shù)據(jù)軸進行顯示的一種方式。將欲顯示的數(shù)據(jù)量通過D/A變換器轉變成模擬量，將此模擬量按照存儲器中取出數(shù)字量的先后順序顯示在屏幕上，形成一個圖像的點陣。圖8-17顯示的是一個簡單的BCD計數(shù)器的工作圖形，BCD計數(shù)器的工作由全零狀態(tài)(0000B)開始，每一個時鐘脈沖使計數(shù)值增1，計數(shù)狀態(tài)變化的數(shù)字序列為：0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→0000,周而復始地循環(huán)。經(jīng)D/A變換后的亮點每次增加1，就形成由左下方開始向右上方移動的10個亮點，當由1001→0000時，亮點回到顯示器底部，如此循環(huán)往復。圖8-17圖解顯示方式這種顯示方式在數(shù)字信號處理中很有用處。將一個模擬量經(jīng)過A/D變換后進行處理，如數(shù)字濾波，然后將數(shù)字濾波后的數(shù)字量進行D/A變換又變成模擬量，將數(shù)字濾波前后的模擬量分別送到熒光屏上顯示，就可對數(shù)字濾波前后的模擬量進行比較。圖解顯示亦可用于觀察程序的運行情況。將地址總線上的信息引入邏輯分析儀，經(jīng)D/A變換后進行圖解顯示。在屏幕上呈現(xiàn)周而復始的地址量表示運行循環(huán)程序，對故障分析有意義的是那些不連續(xù)的地方，因為它表示程序跳轉或偏離正常順序狀態(tài)(即出錯)。這比狀態(tài)表顯示要直觀得多。

4.映像顯示方式映像顯示是把邏輯分析儀存儲器的全部內容以點圖形式一次顯示出來。與圖解顯示不同，這種顯示方式是將每個存儲器字分為高位和低位兩部分，分別經(jīng)由X、Y方向D/A變換器變換成模擬量，送入CRT的X與Y通道，則每個存儲器字點亮屏幕上的一個點。圖8-18為十進制1位的BCD計數(shù)器映像圖，該數(shù)據(jù)字的4位二進制代碼分別以b3、b2、b1、b0表示，b3b2位經(jīng)過D/A變換器送入Y方向，b1b0經(jīng)過D/A變換后送入X方向，CRT上顯示的第一行四個點的代碼分別為0000～0011，第二行四個點的代碼分別為0100～0111，第三行為1000～1001，由1001狀態(tài)返回0000狀態(tài)。圖8-18映像顯示方式若計數(shù)器有故障，則點圖形將發(fā)生變化，即使是無經(jīng)驗的操作員，也能對照正確的映像圖，發(fā)現(xiàn)CRT顯示的圖形是否正確，若圖形與正確的映像圖不同，則表示被測系統(tǒng)出現(xiàn)故障，這種方法比逐行檢查狀態(tài)表要方便得多。用映像顯示方式也可觀察程序的運行情況。與圖解顯示方式相同，用分析儀觀察微機的地址總線，CRT上的每個亮點是程序運行中一個地址的映像，圖8-19給出了某程序存儲與運行映像圖的對照。圖中以三個“+”符號標示了地址單元的坐標位置。圖8-19程序運行的映像圖(a)程序存儲;(b)映像圖上述四種顯示方式各具特點，可以相互補充使用。映像圖方式適宜對系統(tǒng)工作進行“全景”檢查，圖解顯示方式適宜對可疑區(qū)進行較仔細的檢查，狀態(tài)表可對故障區(qū)進行最仔細的研究。8.3.4邏輯分析儀的應用邏輯分析儀的應用是將被測系統(tǒng)接入邏輯分析儀，使用邏輯分析儀的探頭檢測被測系統(tǒng)的數(shù)據(jù)流，邏輯分析儀的探頭是將若干個探極集中起來，其觸針細小，以便于探測高密度集成電路。邏輯分析儀首先對被測系統(tǒng)進行數(shù)據(jù)采樣。使用被測系統(tǒng)時鐘脈沖作為采樣脈沖的采樣方式稱為同步采樣；使用儀器內部產(chǎn)生的時鐘對被測系統(tǒng)的輸入數(shù)據(jù)進行采樣的方式稱為異步采樣。由于分析儀內部時鐘頻率一般較被測系統(tǒng)高得多，這樣使單位時間內得到的信息量增多，提高了分辨力，從而顯示的數(shù)據(jù)更精確。圖8-20給出了同步采樣和異步采樣工作波形的比較，同步采樣無法檢測兩相鄰時鐘間的干擾波形，而異步采樣可以檢測出波形中的“毛刺”干擾，并將它存儲到存儲器中記錄下來。圖8-20同步采樣和異步采樣工作波形的比較邏輯分析儀的存儲器通常采用RAM存儲數(shù)據(jù)，從而方便地觀察瞬變過程，采用異步采樣方式時，存儲器的容量相對要求大些。數(shù)據(jù)存儲過程中，應注意選擇合適的觸發(fā)方式，以便存入適當?shù)乃璧臋z測數(shù)據(jù)流。邏輯分析儀也可不采用觸發(fā)方式工作，使被測系統(tǒng)數(shù)據(jù)不斷存入存儲器，待存儲器存滿之后，自動進入顯示過程。顯示過程中，應針對不同的測試對象，選擇合適的顯示方式。邏輯分析儀的工作過程就是數(shù)據(jù)采集、存儲、觸發(fā)及顯示的過程，由于它采用了數(shù)字存儲技術，可將數(shù)據(jù)采集工作和顯示工作分開進行，也可同時進行，必要時，對存儲的數(shù)據(jù)可以反復進行顯示，以利于對問題的分析和研究。邏輯分析儀可廣泛地應用于數(shù)字系統(tǒng)的測試中，如數(shù)字集成電路測試，印制板系統(tǒng)測試，微處理器系統(tǒng)測試，下面介紹邏輯分析儀在數(shù)據(jù)域測試中的幾種應用。

1.硬件測試及故障診斷邏輯定時分析儀和狀態(tài)分析儀均可用于硬件電路的測試及故障診斷。給一個數(shù)字系統(tǒng)加入激勵信號，用邏輯分析儀檢測其輸出或內部各部分電路的狀態(tài)，即可測試其功能。通過分析各部分信號的狀態(tài)，信號間的時序關系就可以進行故障診斷。下面以一些例子說明邏輯分析儀在硬件測試中的具體應用。

1)

ROM的指標測試邏輯分析儀可以通過測試器件在不同條件下的工作狀態(tài)來測試它的極限參數(shù)，下面給出了用邏輯分析儀對ROM的最高工作頻率和工作壽命進行測試的方法。

(1)ROM最高工作頻率的測試。圖8-21中給出了ROM最高工作頻率的測試方案。由數(shù)據(jù)發(fā)生器以計數(shù)方式產(chǎn)生ROM的地址，邏輯分析儀工作在狀態(tài)分析方式下，將數(shù)據(jù)發(fā)生器的計數(shù)時鐘送入邏輯分析儀作為數(shù)據(jù)采集時鐘，ROM的數(shù)據(jù)輸出送入邏輯分析儀探頭，同時用頻率計檢測數(shù)據(jù)發(fā)生器的計數(shù)時鐘頻率。圖8-21ROM的指標參數(shù)測試首先讓數(shù)據(jù)發(fā)生器低速工作，邏輯分析儀進行一次數(shù)據(jù)采集，并將采集到的ROM各單元數(shù)據(jù)存入?yún)⒖即鎯ζ髯鳛闃藴蕯?shù)據(jù)，然后逐步提高數(shù)據(jù)發(fā)生器的計數(shù)時鐘頻率，同時邏輯分析儀將每次采集到的數(shù)據(jù)與標準數(shù)據(jù)相比較，直到出現(xiàn)不一致為止，此時數(shù)據(jù)發(fā)生器的計數(shù)時鐘即為ROM的最高工作頻率。

(2)ROM的壽命測試。

ROM的壽命可以通過改變其工作電壓和溫度的方法來間接測試，測試方案與圖8-21類似。此時改變的是電壓和溫度而不是頻率，首先在正常溫度和工作電壓情況下由邏輯分析儀采集數(shù)據(jù)作為標準數(shù)據(jù)，然后改變工作電壓和溫度，邏輯分析儀采集數(shù)據(jù)并與標準數(shù)據(jù)比較，直到出現(xiàn)兩者不一致時，停止并記錄當時的工作電壓及溫度等測試條件，根據(jù)這些數(shù)據(jù)即可計算出ROM的工作壽命。

2)譯碼器輸出信號及毛刺的觀察在計算機系統(tǒng)中要用到大量的譯碼電路，譯碼器輸出的片選信號的正確與否直接影響到系統(tǒng)的正常工作。對譯碼器的測試可用如圖8-22(a)來表示，圖中的分頻電路由3個D觸發(fā)器組成，在時鐘fC作用下在輸出端得到0～7(000B～111B)狀態(tài)信號并送入74LS138的A、B、C三個輸入端，用邏輯分析儀檢測74LS138的輸出～。邏輯分析儀工作在定時分析方式，選擇適當?shù)姆治鰰r鐘頻率，當74LS138的G、、滿足要求時，即可在邏輯分析儀的波形顯示窗口看到如圖8-22(b)所示的譯碼輸出信號時序圖。圖8-22邏輯定時分析儀測試譯碼電路(a)譯碼電路的測試;(b)譯碼電路輸出定時圖當分頻電路中的D觸發(fā)器速度較慢(如采用74LS74)時，74LS138的A、B、C三個輸入信號間延時不一致，有可能在輸出端出現(xiàn)引起錯誤動作的窄脈沖，而邏輯分析儀的正常采樣方式觀察不到該窄脈沖，這時要使用毛刺檢測功能來觀察毛刺。調節(jié)數(shù)據(jù)發(fā)生器的輸出信號延時，同時邏輯分析儀工作在毛刺鎖定方式下，在波形窗口中開啟毛刺顯示，即可觀察到譯碼器輸出端上的毛刺，如圖8-23所示圖8-23毛刺信號的觀察由圖可見，譯碼器的輸出波形與圖8-22(b)完全相同，只是在檢測出毛刺的地方給出了毛刺的標記，表示此時該信號上出現(xiàn)了窄脈沖，可能會引起電路工作不正常。2.軟件測試及故障診斷邏輯分析儀也可用于軟件的跟蹤調試，發(fā)現(xiàn)軟件故障，而且通過對軟件各模塊的監(jiān)測與效率分析還有助于軟件的改進。在軟件測試中必須正確地跟蹤指令流，邏輯分析儀一般采用狀態(tài)分析方式來跟蹤軟件運行。圖8-24是8051單片機系統(tǒng)取指周期的定時圖。邏輯分析儀的探頭連接到8051的地址線、數(shù)據(jù)線以及控制線上。圖8-248051取指周期信號時序關系以ALE下降沿作為地址采集時鐘，的上升沿作為數(shù)據(jù)采集時鐘，設置觸發(fā)條件為復位結束或某數(shù)據(jù)字，即可將8051總線上傳輸?shù)闹噶顢?shù)據(jù)正確捕獲。將捕獲的指令數(shù)據(jù)按其指令系統(tǒng)反匯編即可進行軟件跟蹤分析。如果程序比較復雜，如程序中包含了許多子程序及分支程序，可以將分支條件或子程序入口作為觸發(fā)字，采用多級序列觸發(fā)的方式，跟蹤不同條件下程序的運行情況。圖8-25是一個具有兩個分支的程序。圖8-25分支程序的跟蹤測試如果要監(jiān)測程序沿通路B的運行狀況，可以采用兩級序列觸發(fā)，第一級觸發(fā)字設置為042D，第二級觸發(fā)字設置為03F2，則042D為導引條件，保證在觸發(fā)時采集的數(shù)據(jù)是程序沿通路B運行的狀態(tài)。如果要監(jiān)測程序沿通路A運行的狀態(tài)，只需將導引條件設置為03CF即可。當程序更為復雜，有多個分支時，采用更多級的序列觸發(fā)即可，有的邏輯分析儀序列觸發(fā)可達16級以上，保證了對程序靈活準確地跟蹤分析。

3.測試時序關系及干擾信號利用邏輯定時分析儀，可以檢測數(shù)字系統(tǒng)中各種信號間的時序關系、信號的延遲時間以及各種干擾脈沖等。例如，測定計算機通道電路之間的延遲時間時，可將通道電路的輸入信號接至邏輯分析儀的一組輸入端，而將通道電路的輸出信號接至邏輯分析儀的另一組輸入端，然后利用脈沖間隔的變化，在熒光屏上顯示出輸出與輸入波形間的延遲時間。計算機的外部設備，如磁帶機或磁盤機，在使用中常常會出現(xiàn)“毛刺”型干擾脈沖，對于這種偶發(fā)的窄脈沖信號，用示波器很難捕捉到，而邏輯分析儀卻可以使用“毛刺”觸發(fā)工作方式，迅速而準確地捕捉并顯示出來。

4.檢測微處理器系統(tǒng)的運行情況微處理器系統(tǒng)工作過程中，經(jīng)常會發(fā)生硬件故障和軟件故障，圖8-26提供了用邏輯分析儀檢測微處理器系統(tǒng)運行情況的連接示意圖。圖中CP是提供CPU工作和邏輯分析儀工作的時鐘脈沖，微處理器系統(tǒng)的多路并行地址信號和數(shù)據(jù)信號分別接到邏輯分析儀的輸入探頭，用讀寫控制線作為邏輯分析儀的觸發(fā)信號。這樣，正在運行的微處理器系統(tǒng)的地址線和數(shù)據(jù)線上的內容，就可通過邏輯分析儀顯示出來。顯示方式可以選用狀態(tài)表方式，也可使用圖解顯示和映像圖顯示法。當發(fā)現(xiàn)故障時，還可以利用不同的顯示方式，顯示出故障前后的信息情況，從而可以迅速排除故障，提高測試效率。圖8-26檢測微處理器系統(tǒng)除了故障檢測外，還可監(jiān)視微處理器的一些特定事件。

(1)監(jiān)視微處理器的加電功能。各種微處理器系統(tǒng)加電后，復位電路將特定的地址送到地址總線上，如FFFEH和FFFFH，這兩個地址單元的內容進入程序計數(shù)器PC，總控程序就從這里開始。為了監(jiān)視微處理器的加電功能，應設置地址總線上的信息FFFEH為觸發(fā)字，由該觸發(fā)字開始采集并顯示地址信息，如果地址信息正確，說明微處理器加電功能正常。

(2)監(jiān)視中斷功能。中斷事件在微處理器系統(tǒng)中是隨機的偶發(fā)事件，微處理器唯一能知道的地址是中斷矢量地址。在監(jiān)視中斷功能時，將某一中斷源的中斷矢量地址作為觸發(fā)字，觸發(fā)方式采用中心觸發(fā)方式，以便存儲和顯示中斷前后堆棧的內容及中斷服務程序的執(zhí)行情況。

(3)監(jiān)視數(shù)據(jù)傳送。微處理器可以通過異步通信接口與其他數(shù)字系統(tǒng)進行數(shù)據(jù)傳送。為了監(jiān)視數(shù)據(jù)傳送功能，可將存儲器緩沖區(qū)的首地址作為觸發(fā)字進行跟蹤觸發(fā)，檢測發(fā)出或接收到的數(shù)據(jù)的正確性，以便監(jiān)視異步通信功能的正確性

5.數(shù)字電路的自動測試系統(tǒng)由微型計算機(帶GPIB總線控制功能)、邏輯分析儀和邏輯發(fā)生器以及相應的軟件可組成數(shù)字電路的自動測試系統(tǒng)。使用不同的應用程序，該系統(tǒng)能夠完成中小規(guī)模數(shù)字集成芯片的功能測試、某些大規(guī)模數(shù)字集成電路邏輯功能的測試、程序自動跟蹤、在線仿真以及數(shù)字系統(tǒng)的自動分析功能，測試系統(tǒng)的硬件組成如圖8-27所示。圖中LG是邏輯發(fā)生器，它是可編程的比特圖形發(fā)生器，可用微處理機對它編程，發(fā)出測試中所需的激勵信號。

這樣一個自動測試系統(tǒng)，要求使用者了解微型計算機工作原理，GPIB總線工作原理及控、聽、講功能，并且能夠針對不同的測試對象編制不同的應用程序。有條件的使用者，可選擇一種數(shù)字系統(tǒng)，做出一個自動測試系統(tǒng)。圖8-27自動測試系統(tǒng)8.3.5邏輯分析儀的主要技術指標及發(fā)展趨勢

1.邏輯分析儀的主要技術指標根據(jù)邏輯分析儀的功能特點，衡量邏輯分析儀性能的技術指標主要有以下幾個方面。

(1)通道數(shù)。邏輯分析儀信號輸入通道數(shù)量，它包括數(shù)據(jù)通道和時鐘通道。通道越多，可以同時觀測的信號就越多。

(2)觸發(fā)方式。邏輯分析儀的觸發(fā)方式越多，其數(shù)據(jù)窗口定位就越靈活。一般有隨機觸發(fā)、通道觸發(fā)、毛刺觸發(fā)、字觸發(fā)等基本方式，有的還有一些觸發(fā)附加功能，如延遲觸發(fā)、限定觸發(fā)、組合觸發(fā)、序列觸發(fā)等。

(3)定時分析最大速率。邏輯分析儀工作在定時分析方式時的最大數(shù)據(jù)采集速率，可以是實際的采樣時鐘最高頻率，也可以是等效采樣速率。

(4)狀態(tài)分析最大速率。工作在狀態(tài)分析方式時，外部時鐘可以輸入的最大頻率。

(5)存儲深度。每個通道可以存儲的數(shù)據(jù)位數(shù)，單位為比特(bit)/通道，一般為幾kbit到幾十kbit。

(6)毛刺捕捉能力。邏輯分析儀所能檢測到的最小毛刺脈沖的寬度。

(7)輸入信號最小幅度。邏輯分析儀探頭能檢測到的輸入信號最小幅度。

(8)輸入門限變化范圍。探頭門限的可變范圍，一般為-2～＋5V，其可變范圍越大，則可測試的數(shù)字系統(tǒng)邏輯電平種類越多。除了以上的主要技術指標，還有存儲方式、采樣方式、顯示方式、延遲數(shù)、建立保持時間等，根據(jù)這些指標，再結合自己測試的需要，就可以選擇到適用的邏輯分析儀。

2.邏輯分析儀的發(fā)展趨勢隨著大規(guī)模集成電路和計算機技術的飛速發(fā)展，人們對邏輯分析儀也提出了更高的要求，從而使邏輯分析儀不斷提高其性能以適應數(shù)字系統(tǒng)測試的需要。早期的邏輯分析儀測試速度慢，功能簡單，而且定時分析儀與狀態(tài)分析儀分屬兩種儀器，由于計算機和集成電路技術的發(fā)展，人們把定時分析與狀態(tài)分析結合在一起，以便于計算機系統(tǒng)的軟硬件分析。而且邏輯分析儀的分析速率、通道數(shù)、存儲深度等技術指標也在不斷提高。目前數(shù)字系統(tǒng)的速度越來越快，微機的CPU內部時鐘已達GHz級別，外部總線速度也已達150MHz以上，要對這些器件及總線進行測試，邏輯分析儀的分析速率必須更快。集成電路內部電路及數(shù)字系統(tǒng)功能越來越強大，結構也越來越復雜，分析時間要求更長，因此要求邏輯分析儀的存儲深度更大，例如有的邏輯分析儀存儲深度達2Mbit/通道，甚至幾十Mbit/通道。邏輯分析儀除了不斷提高主要技術指標外，其功能也在不斷發(fā)展，如加強數(shù)據(jù)處理分析功能，不僅能進行反匯編源代碼顯示，有的還可以進行高級語言的源程序顯示；采用時間直方圖監(jiān)測程序各模塊的執(zhí)行時間，分析程序效率；用地址直方圖監(jiān)測程序模塊活動情況，分析系統(tǒng)資源利用率。邏輯分析儀的另一個發(fā)展趨勢是與時域測試儀器示波器的結合，隨著數(shù)字系統(tǒng)的速度加快及結構的復雜化，單純的邏輯分析已難于找出故障原因，此時要通過信號的混合分析才能完成故障診斷?；旌闲盘柗治鲆髮π盘栠M行邏輯分析的同時對信號的波形細節(jié)進行觀察，邏輯分析儀只能進行邏輯時序分析，示波器一般只能夠觀察波形，單獨的邏輯分析儀或示波器都不能完成混合信號分析。這時可以將兩者集成在一起，構成混合信號分析儀，以實現(xiàn)更強的測試分析能力。同時邏輯分析儀也在向邏輯分析系統(tǒng)(LogicAnalyzeSystem)方向發(fā)展，邏輯分析系統(tǒng)包含測量部分和控制部分，其中測量部分包括：邏輯定時分析儀、邏輯狀態(tài)分析儀、數(shù)據(jù)發(fā)生器、模擬記錄器(示波器)；而控制部分包括顯示、接口、數(shù)據(jù)處理等，實際上控制部分是由微機系統(tǒng)完成。由于當前的邏輯分析儀的結構一般采用嵌入式PC為硬件平臺，軟件以Windows為平臺，因此可非常方便地實現(xiàn)功能擴展和儀器的多樣化，配以數(shù)字發(fā)生器模塊和數(shù)字存儲示波器模塊，即可構成集激勵源與測量儀器于一體的邏輯分析系統(tǒng)。同時邏輯分析儀也在向多用途方向發(fā)展，例如給邏輯分析儀配以專用的探頭夾具及分析軟件，可以成為總線分析儀，對某一總線進行協(xié)議測試分析。8.4數(shù)據(jù)域測試的應用數(shù)據(jù)域測試在數(shù)字系統(tǒng)中的數(shù)據(jù)傳輸性能的測試，各種微處理器、計算機控制系統(tǒng)各模塊功能測試等方面有著廣泛的應用。8.4.1誤碼率測試在數(shù)字通信系統(tǒng)中，數(shù)字傳輸、數(shù)字復接、數(shù)字交換及其他數(shù)字處理中都可能使傳輸?shù)臄?shù)字產(chǎn)生誤碼，在傳輸系統(tǒng)中表現(xiàn)得尤為突出。在傳輸系統(tǒng)中，信號的傳輸速率、傳輸波形、信噪比以及外界的電磁干擾都可能產(chǎn)生誤碼。誤碼率是衡量信息傳輸質量的一個非常重要的指標，數(shù)字通信系統(tǒng)必須滿足誤碼率的最低要求，因此誤碼率的測試和分析在電子測量技術中有著很重要的價值。

1.誤碼率概念誤碼率定義為二進制比特流經(jīng)過系統(tǒng)傳輸后發(fā)生差錯的概率，其測量方法是給系統(tǒng)輸入某種形式的碼流，接收其輸出的碼流，并將輸出與輸入的碼流比較，檢測出發(fā)生差錯的位數(shù)m，位數(shù)m和已傳輸?shù)目偽粩?shù)n之比為誤碼率，即Pm=m/n。而實際上測得的誤碼率是理論誤碼率的估計值，又稱為比特誤碼率(BER)，測量精度取決于測試時間或傳輸?shù)谋忍財?shù)。要使測量結果足夠精確，必須持續(xù)足夠長的測試時間或傳輸足夠多的比特數(shù)。衡量誤碼的性能常用以下三個參數(shù)來說明：

(1)誤碼秒：統(tǒng)計時間為1s，若1s內有誤碼出現(xiàn)，則該秒為1誤碼秒。

(2)嚴重誤碼秒：統(tǒng)計時間為1s，若1s內比特誤碼率BER≥10-3，即對于64kb/s速率而言，誤碼數(shù)大于64bit，則該秒為1嚴重誤碼秒。

(3)劣化分：統(tǒng)計時間為1分，若1分內比特誤碼率BER≥10-6，即對于64kb/s速率而言，誤碼數(shù)大于4bit，則該分鐘為1劣化分。

2.誤碼測試原理誤碼的測試原理可用如圖8-28誤碼儀的原理框圖來表示。誤碼儀由發(fā)送和接收兩部分組成，發(fā)送部分的測試圖形發(fā)生器產(chǎn)生一個已知的測試數(shù)字序列，編碼后送入被測系統(tǒng)的輸入端，經(jīng)過被測系統(tǒng)傳輸后輸出，進入誤碼儀的接收部分解碼并從接收信號中得到同步時鐘。接收部分的測試圖形發(fā)生器產(chǎn)生與發(fā)送部分相同的并且同步的數(shù)字序列，與接收到的信號進行比較，如果不一致，便是誤碼，用計數(shù)器對誤碼的位數(shù)進行計數(shù)，然后記錄存儲，分析后顯示測試結果。發(fā)生差錯的位數(shù)和傳輸?shù)目偽粩?shù)之比即是誤碼率。圖8-28誤碼測試原理框圖下面介紹誤碼儀中的幾個重要組成部分。

(1)測試圖形發(fā)生器。在誤碼率測試時，測試圖形的產(chǎn)生是非常關鍵的。一般測試圖形選用偽隨機二進制序列來模擬數(shù)據(jù)的傳輸，或用特殊的字符圖形來檢查圖形的相關性。在測試數(shù)據(jù)通信系統(tǒng)的誤碼率時，可采用不同序列長度的偽隨機測試信號，如序列長度為29-1=511，特征多項式為x9+x5+1；或序列長度為215-1=32767，特征多項式為x15+x14+1；或序列長度為223-1=838607，特征多項式為x23+x18+1等。根據(jù)特征多項式，使用異或門和移位寄存器可產(chǎn)生偽隨機序列信號，產(chǎn)生方法如圖8-29所示。圖中初始值為任意9位非全零的二進制數(shù)，取位a9和a5異或后作為下一位的輸入值，如此循環(huán)，可得511個除全零以外的狀態(tài)，則序列的周期(即序列的長度)為511。圖8-29x9+x5+1碼生成示意圖

(2)誤碼檢測?；镜恼`碼檢測電路是異或門，使用異或門將被測數(shù)據(jù)流與參考圖形進行比較，當兩個數(shù)據(jù)圖形完全相同且同步時，異或門輸出為0；當兩個圖形存在差異時，即在接收的數(shù)據(jù)流中某位出現(xiàn)錯誤時，異或門輸出為1，如圖8-30所示。圖8-30使用異或門的誤碼檢測

(3)誤碼分析。在實際系統(tǒng)工作時，由于無線電和衛(wèi)星系統(tǒng)傳播、電磁干擾和隨機傳輸圖形的影響，誤碼率會隨時間而變化。如果一個系統(tǒng)在足夠長的時間內都具有比要求還低的誤碼率，則可認為該系統(tǒng)能長期正常工作；如果系統(tǒng)在數(shù)秒周期以內具有高的誤碼率，則認為此系統(tǒng)不符合使用要求。因此，誤碼儀除檢測出誤碼，并計算出誤碼率外，還應對測量數(shù)據(jù)進行分析，如根據(jù)不同誤碼率占總測量時間的百分比，從而確定被測系統(tǒng)的工作狀況。

(4)數(shù)據(jù)記錄。由于誤碼性能的測量可能需要運行幾個小時或者幾天，以積累有意義的統(tǒng)計結果，測試儀在絕大多數(shù)時間是無人看管而自動工作的。為了進行測試結果的分析，誤碼檢測儀必須記錄大量的測量數(shù)據(jù)和誤碼事件。但是長時間進行測試常常會受電源中斷的影響，當電源恢復正常時，儀器應能自動從中斷處恢復并繼續(xù)測試。所以數(shù)據(jù)記錄常采用非易失性存儲器存儲，或能夠輸出打印結果。以上介紹的誤碼檢測方法是離線方式，即測試時需中斷被測數(shù)字傳輸系統(tǒng)的正常工作。而有些實際應用不能停止傳輸，則應該采取在線的測試方法。從誤碼的檢測原理得知，測試時必須在接收端接收到一個已知的信號，才能檢測出是否發(fā)生了差錯。但是正常傳輸?shù)氖请S機數(shù)據(jù)碼，解決的方法是在傳輸?shù)碾S機數(shù)據(jù)碼中，間隔插入少量的固定幀結構碼，利用這些幀結構碼，發(fā)送測試誤碼率所需的數(shù)據(jù)序列，接收端從收到的數(shù)據(jù)流中分離出這些測試序列，然后檢測出誤碼率。目前已有一些用于不同數(shù)字傳輸系統(tǒng)的在線誤碼測試儀和分析儀投入使用。8.4.2嵌入式系統(tǒng)測試嵌入式系統(tǒng)是嵌入宿主設備之中的微處理器，其軟硬件配置根據(jù)宿主設備的要求進行設置，以適用于對功能、可靠性、成本、體積、功耗等綜合性的要求。嵌入式微處理器要求體積和功耗盡量小，所以它的硬件和軟件都應進行高效率設計，并且需要對它進行可測性設計?？蓽y性設計應盡量達到故障覆蓋率高，測試速度快，硬件開銷少等要求。下面以一個嵌入式微處理器為例，介紹CPU核、存儲器、內部總線、I/O控制器等的可測性設計方法。

1.嵌入式微處理器的可測性總體設計嵌入式微處理器內部結構及可測性設計總體結構可用圖8-31來表示，它主要包括CPU核、數(shù)據(jù)及指令緩存(各4KB)、ROM(512B)、DMA控制器、I/O控制器、存儲控制器等部件。圖8-31嵌入式微處理器的可測性設計總體結構圖

CPU核主要是一個4級的流水線結構，每兩站之間有站寄存器，用來存儲從上一站傳到下一站的數(shù)據(jù)，與BILBO(BuiltInLogicBlockObservation——內建邏輯塊觀察)的測試結構相似。將CPU核中每兩站之間的站寄存器改造成BILBO元件，僅需要為每一位寄存器增加一個與門，一個或非門，一個異或門，即可自行產(chǎn)生測試碼，并且具有面積消耗少，速度快等特點。指令和數(shù)據(jù)緩存分別用4KB的RAM實現(xiàn)，另外還有512B的啟動ROM，都是普通的存儲器結構，結構比較規(guī)則，因此采用通用的BIST測試方法。

DMA控制器、內部總線、I/O控制器、存儲控制器和CPU核中流水線以外的邏輯是普通的邏輯電路，采用部分掃描測試方法。嵌入式微處理器符合邊界掃描測試標準IEEE1149.1，芯片的每一個I/O口都附加有一個掃描單元，用來對芯片加載測試激勵和收集測試響應。這里對測試存取端口(TAP)控制器進行擴展，將芯片測試的控制信號、數(shù)據(jù)寄存器等作為TAP控制器的數(shù)據(jù)寄存器，使TAP控制器成為整個芯片的測試控制中心。

2.RAM和ROM的內建自測試