計算機(jī)組成原理本全課件

計算機(jī)組成原理(本全)ppt課件目錄contents計算機(jī)系統(tǒng)概述數(shù)字邏輯基礎(chǔ)計算機(jī)中的數(shù)據(jù)表示運算方法與運算器存儲系統(tǒng)指令系統(tǒng)與尋址方式中央處理器（CPU）輸入輸出系統(tǒng)計算機(jī)系統(tǒng)概述01計算機(jī)是一種能自動、高速、精確地進(jìn)行信息處理的電子設(shè)備，它能按照人們預(yù)先編寫的程序?qū)斎霐?shù)據(jù)進(jìn)行加工處理，并輸出結(jié)果。計算機(jī)的定義計算機(jī)經(jīng)歷了從電子管、晶體管、集成電路到超大規(guī)模集成電路等多個發(fā)展階段，性能和體積不斷得到優(yōu)化和改進(jìn)。目前，計算機(jī)已廣泛應(yīng)用于各個領(lǐng)域，成為現(xiàn)代社會不可或缺的工具。計算機(jī)的發(fā)展計算機(jī)的定義與發(fā)展硬件系統(tǒng)計算機(jī)硬件是計算機(jī)系統(tǒng)的物質(zhì)基礎(chǔ)，包括中央處理器、內(nèi)存儲器、外存儲器、輸入設(shè)備和輸出設(shè)備等部分。其中，中央處理器是計算機(jī)的核心部件，負(fù)責(zé)解釋和執(zhí)行指令；內(nèi)存儲器用于暫時存儲數(shù)據(jù)和程序；外存儲器用于長期保存數(shù)據(jù)和程序；輸入設(shè)備用于將數(shù)據(jù)和信息輸入到計算機(jī)中；輸出設(shè)備則將計算機(jī)處理結(jié)果以人們能夠識別的形式輸出。要點一要點二軟件系統(tǒng)計算機(jī)軟件是指計算機(jī)程序及其相關(guān)文檔資料的總稱，分為系統(tǒng)軟件和應(yīng)用軟件兩大類。系統(tǒng)軟件是負(fù)責(zé)管理計算機(jī)硬件和應(yīng)用軟件的一類軟件，如操作系統(tǒng)、數(shù)據(jù)庫管理系統(tǒng)等；應(yīng)用軟件則是為解決特定問題而開發(fā)的程序，如辦公軟件、圖像處理軟件等。計算機(jī)系統(tǒng)的組成計算機(jī)的工作過程實質(zhì)上是指令的執(zhí)行過程。當(dāng)計算機(jī)接受到一條指令時，首先由中央處理器對指令進(jìn)行解釋和分析，然后發(fā)出相應(yīng)的控制信號，控制計算機(jī)的各個部件協(xié)同工作，完成指令所規(guī)定的操作。在指令的執(zhí)行過程中，計算機(jī)需要對數(shù)據(jù)進(jìn)行處理。處理數(shù)據(jù)的過程包括數(shù)據(jù)的輸入、存儲、運算和輸出等環(huán)節(jié)。其中，數(shù)據(jù)的輸入和輸出是通過輸入設(shè)備和輸出設(shè)備完成的；數(shù)據(jù)的存儲是通過內(nèi)存儲器和外存儲器實現(xiàn)的；數(shù)據(jù)的運算則是由中央處理器中的運算器完成的。程序是由一系列指令組成的有序集合。當(dāng)計算機(jī)執(zhí)行程序時，需要按照程序中的指令順序逐條執(zhí)行，直到程序結(jié)束。在執(zhí)行程序的過程中，計算機(jī)需要不斷地從內(nèi)存中讀取指令和數(shù)據(jù)，然后將處理結(jié)果寫回到內(nèi)存中。同時，計算機(jī)還需要根據(jù)程序的控制結(jié)構(gòu)對指令的執(zhí)行流程進(jìn)行控制，以實現(xiàn)程序的正確執(zhí)行。指令的執(zhí)行過程數(shù)據(jù)的處理過程程序的執(zhí)行過程計算機(jī)的工作過程數(shù)字邏輯基礎(chǔ)0203奇偶校驗碼和海明碼理解奇偶校驗碼和海明碼的原理，能夠進(jìn)行簡單的編碼和錯誤檢測。01二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制數(shù)制掌握各種數(shù)制的表示方法和相互轉(zhuǎn)換技巧。02編碼的概念和種類了解ASCII碼、BCD碼、格雷碼等常見編碼方式及其應(yīng)用場景。數(shù)制與編碼邏輯代數(shù)的基本運算掌握與、或、非等基本邏輯運算及其性質(zhì)。邏輯函數(shù)的表示方法了解邏輯函數(shù)的真值表、卡諾圖、邏輯表達(dá)式和波形圖等表示方法。邏輯函數(shù)的化簡掌握公式化簡法和卡諾圖化簡法，能夠化簡簡單的邏輯函數(shù)。邏輯代數(shù)基礎(chǔ)基本門電路了解與門、或門、非門等基本門電路的邏輯功能和實現(xiàn)方法。組合邏輯電路的分析與設(shè)計掌握組合邏輯電路的分析方法和設(shè)計步驟，能夠設(shè)計簡單的組合邏輯電路。常見組合邏輯電路了解加法器、減法器、編碼器、譯碼器等常見組合邏輯電路的原理和應(yīng)用。競爭與冒險現(xiàn)象理解競爭與冒險現(xiàn)象的產(chǎn)生原因，能夠判斷并消除簡單的競爭與冒險現(xiàn)象。門電路與組合邏輯電路計算機(jī)中的數(shù)據(jù)表示03計算機(jī)內(nèi)部采用二進(jìn)制表示數(shù)據(jù)，即0和1的組合，具有簡單、可靠、易于實現(xiàn)等優(yōu)點。二進(jìn)制表示法人們?nèi)粘Ｉ钪凶顬槭煜さ臄?shù)制，每一位上的數(shù)碼都是0~9之間的數(shù)字。十進(jìn)制表示法在二進(jìn)制基礎(chǔ)上發(fā)展起來的一種數(shù)制，每一位上的數(shù)碼由0-9和A-F（對應(yīng)十進(jìn)制中的10-15）組成，常用于表示內(nèi)存地址和機(jī)器碼等信息。十六進(jìn)制表示法數(shù)據(jù)的表示方法數(shù)的定點表示與浮點表示定點表示法小數(shù)點固定在某一位置的數(shù)制表示方法，包括定點整數(shù)和定點小數(shù)，適用于表示范圍較小的數(shù)值。浮點表示法小數(shù)點位置可以浮動的數(shù)制表示方法，由尾數(shù)、基數(shù)和指數(shù)三部分組成，適用于表示范圍較大、精度要求較高的數(shù)值。ASCII碼美國信息交換標(biāo)準(zhǔn)代碼，用7位或8位二進(jìn)制數(shù)表示一個字符，包括字母、數(shù)字、標(biāo)點符號等128個字符。Unicode碼一種全球統(tǒng)一的字符編碼標(biāo)準(zhǔn)，用不同長度的二進(jìn)制數(shù)表示各種語言的字符，解決了不同國家和地區(qū)字符編碼不一致的問題。字符串表示在計算機(jī)中，字符串是由一系列字符組成的，通常采用連續(xù)的內(nèi)存空間來存儲，每個字符占用一個字節(jié)或多個字節(jié)的空間。字符串的表示方法包括順序存儲和鏈?zhǔn)酱鎯Φ?。字符與字符串的表示方法運算方法與運算器04定點數(shù)的表示方法包括定點整數(shù)和定點小數(shù)，以及它們的表示范圍和精度。定點數(shù)的加減法實現(xiàn)通過硬件電路實現(xiàn)定點數(shù)的加減法，包括加法器、減法器等。定點數(shù)的加減法規(guī)則包括基本運算規(guī)則、溢出判斷和處理方法。定點數(shù)的加減運算浮點數(shù)的表示方法包括IEEE754標(biāo)準(zhǔn)中浮點數(shù)的表示方法、規(guī)格化表示和精度。浮點數(shù)的加減法規(guī)則包括階碼和尾數(shù)的運算規(guī)則、對階操作、尾數(shù)加減運算和結(jié)果規(guī)格化等。浮點數(shù)的加減法實現(xiàn)通過硬件電路實現(xiàn)浮點數(shù)的加減法，包括浮點加法器、浮點減法器等。浮點數(shù)的加減運算定點數(shù)的乘除法運算包括原碼一位乘法、補(bǔ)碼一位乘法、原碼除法和補(bǔ)碼除法等。乘除法運算的實現(xiàn)通過硬件電路實現(xiàn)乘除法運算，包括乘法器、除法器等。浮點數(shù)的乘除法運算包括浮點數(shù)的乘法、除法和平方根運算等。乘法與除法運算運算器的基本組成包括算術(shù)邏輯單元（ALU）、寄存器組、數(shù)據(jù)總線等。運算器的設(shè)計原則包括速度、精度、功耗和可靠性等方面的考慮。運算器的優(yōu)化方法包括采用并行處理技術(shù)、流水線技術(shù)、硬件加速技術(shù)等提高運算速度；采用舍入技術(shù)、誤差補(bǔ)償技術(shù)等提高運算精度；采用低功耗設(shè)計技術(shù)降低功耗等。運算器的組成與設(shè)計存儲系統(tǒng)05按存儲介質(zhì)、存取方式、存儲容量、存儲時間等分類。存儲器的分類寄存器、高速緩存、主存儲器、磁盤存儲器、光盤存儲器等。存儲器的層次結(jié)構(gòu)越靠近CPU的存儲器速度越快，容量越小，每位價格越高。層次結(jié)構(gòu)的特點存儲器的層次結(jié)構(gòu)存儲體、地址譯碼電路、讀寫電路、控制電路等。主存儲器的基本組成CPU通過地址總線送來要訪問的存儲單元地址，地址譯碼器根據(jù)輸入地址選擇相應(yīng)的單元。主存儲器的操作存儲容量、存取時間、存儲周期、存儲器帶寬等。主存儲器的性能指標(biāo)主存儲器的組成與操作Cache的基本概念01位于CPU和主存之間的高速小容量存儲器，用于解決CPU和主存之間速度不匹配的問題。Cache的工作原理02CPU要訪問數(shù)據(jù)時，先到Cache中查找，如果找到（命中），就直接從Cache中讀??；如果沒找到（未命中），再到主存中讀取，同時將讀取的數(shù)據(jù)塊放入Cache中。Cache的映射方式03直接映射、全相聯(lián)映射、組相聯(lián)映射等。高速緩沖存儲器（Cache）虛擬存儲器的概念通過軟硬件結(jié)合的方式，將輔存（如磁盤）作為主存的擴(kuò)展部分，使得程序可以使用一個比實際主存空間更大的地址空間。虛擬存儲器的實現(xiàn)方式請求分頁系統(tǒng)、請求分段系統(tǒng)等。頁面置換算法當(dāng)程序要訪問的頁面不在內(nèi)存中時，需要將其調(diào)入內(nèi)存，同時可能需要將已在內(nèi)存中的頁面置換出去，常見的頁面置換算法有最佳置換算法、先進(jìn)先出置換算法、最近最久未使用置換算法等。虛擬存儲器指令系統(tǒng)與尋址方式06包括操作碼、地址碼等部分，用于標(biāo)識指令的操作和操作數(shù)的地址。指令格式分為數(shù)據(jù)傳送指令、算術(shù)運算指令、邏輯運算指令、程序控制指令等。指令類型指令格式與指令類型尋址方式直接尋址、間接尋址、寄存器尋址、寄存器間接尋址、基址尋址、相對尋址等。有效地址計算根據(jù)尋址方式和指令中的地址碼計算操作數(shù)的有效地址。尋址方式與有效地址計算VS取指、譯碼、執(zhí)行、訪存、寫回等階段。指令周期完成一條指令所需的時間，包括取指周期、間址周期、執(zhí)行周期等。指令執(zhí)行過程指令的執(zhí)行過程與周期中央處理器（CPU）07負(fù)責(zé)指令的取指、譯碼和執(zhí)行，控制數(shù)據(jù)和指令在CPU內(nèi)部的流動?？刂破鬟\算器寄存器組高速緩存（Cache）執(zhí)行算術(shù)和邏輯運算，包括加、減、乘、除、與、或、非等操作。提供快速的臨時存儲，用于保存操作數(shù)、中間結(jié)果和指令地址等。位于CPU與主存之間，提高數(shù)據(jù)訪問速度。CPU的功能與組成將一條指令的執(zhí)行過程分解為多個階段，每個階段由不同的硬件部件同時執(zhí)行，提高CPU的吞吐率。在一個時鐘周期內(nèi)同時發(fā)射多條指令，通過并行執(zhí)行多條指令來提高CPU的性能。指令流水線超標(biāo)量技術(shù)指令流水線與超標(biāo)量技術(shù)多核處理器與并行計算將多個處理器核心集成在一個芯片上，每個核心可以獨立執(zhí)行指令，提高處理器的并行處理能力。多核處理器利用多核處理器或多個處理器同時處理多個任務(wù)或數(shù)據(jù)，加速計算過程，提高計算效率。并行計算輸入輸出系統(tǒng)08I/O設(shè)備的分類按數(shù)據(jù)傳輸方式可分為字符設(shè)備和塊設(shè)備；按設(shè)備共享屬性可分為獨占設(shè)備和共享設(shè)備。I/O接口與I/O設(shè)備的連接方式包括并行接口和串行接口，其中并行接口傳輸速度快，但傳輸距離短，而串行接口傳輸速度慢，但傳輸距離長。I/O接口的功能實現(xiàn)主機(jī)與外設(shè)之間的信息交換，包括數(shù)據(jù)緩沖、信號轉(zhuǎn)換、設(shè)備選擇等。I/O接口與I/O設(shè)備I/O控制方式包括程序查詢方式、中斷方式和DMA方式。程序查詢方式需要CPU不斷查詢I/O設(shè)備的狀態(tài)，效率低下；中斷方式可以在I/O設(shè)備準(zhǔn)備好數(shù)據(jù)后主動通知CPU，提高了CPU的利用率；DMA方式則允許I/O設(shè)備與內(nèi)存直接交換數(shù)據(jù)，進(jìn)一步提高了數(shù)據(jù)傳輸效率。中斷技術(shù)中斷是指CPU在執(zhí)行程序的過程中，由于某種原因暫時停止當(dāng)前程序的執(zhí)行，轉(zhuǎn)而去執(zhí)行另一段程序，待處理完后再返回原程序繼續(xù)執(zhí)行的過程。中斷技術(shù)可以提高CPU的利用率和系統(tǒng)的實時性。I/O控制方式與中斷技術(shù)DMA技術(shù)DMA（DirectMemoryAccess）即直接內(nèi)存訪問，是一種允許I/O設(shè)備與內(nèi)存直接交換數(shù)據(jù)的技術(shù)。DMA控制器可以接管總線控制權(quán)，實現(xiàn)數(shù)據(jù)的快速傳輸，而無需CPU的干預(yù)。通道技術(shù)通道是一種特殊的I/O處理器，它可以獨立于CPU執(zhí)行I/O操作。通道具有自己的指令集和程序計數(shù)器，可以執(zhí)行一系列I/O操作。通道技術(shù)可以進(jìn)一步