《計算機組成與結(jié)構(gòu)》課件教案第2章 計算機的邏輯部件

高華方學出版社

第2章計算機的邏輯部件

2A三種基本邏輯操作及布爾代數(shù)的基本公式

2.2邏輯函數(shù)的化簡

2.3邏輯門的實現(xiàn)

2.4計算機中常用的組合邏輯電路

2.5時序邏輯電路

2.6陣列邏輯電路

習題

高華步學出血就累翻刷?翻M翻期--------

5r

門”J，廠）?尸二-JiJJ/f7Jt/尸尸“/尸”*工^!＞少二

2.1三種基本邏輯操作及布爾代數(shù)的基本公式

布爾代數(shù)有三種基本邏輯操作——“與”（邏輯乘，符

號?卜“或”（邏輯加,符號+）、“非”（求反,符號一）。

它們的邏輯含義如下：

“與”邏輯操作：當且僅當X,Y均為“1”時，其邏輯乘

X?Y才為“1”，否則為“0”。

“或”邏輯操作：只要X,Y任一（或者同時）為“1”時，

其邏輯加X+Y即為“1%否則為“0”。

“非”邏輯操作：當X為“1”時，X即為“0”；當X為“0”

時，X即%“1”。

有了這三種基本邏輯操作，就可以構(gòu)造出任何邏輯函

數(shù)來。

信華廣學出版社

布爾代數(shù)是以命題為對象，包含三種基本邏輯操作的

完整的代數(shù)學，它可以對命題進行運算，而運算的

基本依據(jù)是以下的基本公式和規(guī)則：

基本公式

變換律A+B=B+A(2.1)

AB=BA(2.1r)

結(jié)合律A+(B+C)=(A+B)+C(2.2)

A(BC)=(AB)C(2.2。

分配律A+B?C=(A+B)?(A+C)(2.3)

A(B+C)=AB+AC(2.3')

吸收律A+AB=A(2.4)

A(A+B)=A(24)

第二吸收律A+A?B=A+B(2.5)

A(A+B)=AB(2.5r)

反演律A+B=AB(2.6)

AB=A+B(26)

包含律AB+AC+BC=AB+AC(2.7)

(A+B)(A+C)?(B+C)=(A+B)(A+C)(27)

重疊律A+A=A(2.8)

AA=A(28)

高華元字出版社

rsirSjTYPR

互補律A+A=l(2.9)

AA=O(29)

0-1律0+A=A(2.10)

1A=A(2.10r)

0A=0(2.11)

1+A=1Q.ir)

高華7出版社

2.2邏輯函數(shù)的化簡

將一個邏輯函數(shù)變成一個形式更簡單、與之等效的邏

輯函數(shù)，稱為化簡。由于每個邏輯表達式是和一個

邏輯電路相對應的，因此表達式的化簡也就能減少

實現(xiàn)它的電路所用元件。下面介紹兩種常用的化簡

方法：代數(shù)化簡法和卡諾圖化簡法。

2.2.1代數(shù)化簡法

代數(shù)化簡法是直接利用布爾代數(shù)的基本公式和規(guī)則進

行化簡的一種方法。

例：化簡邏輯函數(shù)F=A?B+A?C+B?C?D①

F=AB+AC+BCD=(AB+AC+BC)+BCD=(AB+AC)

+(BC+BCD)=(AB+AC)+BC=AB+AC

①在以后的邏輯函數(shù)中，常常把“?”省去

高華尢學出版就看京討―

門斗門J，廠）-Jr/JZ-'JEJ/J

2.2.2卡諾圖化簡法

卡諾圖化簡法是借助于卡諾圖的一種幾何化簡法。代

數(shù)化簡法技巧性強，化簡的結(jié)果是否最簡不易判斷;

而卡諾圖化簡法是一種肯定能得到最簡結(jié)果的方法,

但是它只適用于變量較少的情況。

由全部變量或其反變量形成的邏輯乘積項稱為最小項,

對n個變量，共有2n個最小項j例姻有A,羋兩個

變量，它有4個最小項:,ABB,M和BB?？?/p>

諾圖是一種直觀的平面方塊圖。它將平面劃分為2n

個小格，用來表示n個變量的全部2n個最小項。圖

2.1給出了三變量和四變量的卡諾圖。

高華方學出版社

卡諾圖的左邊和上邊書寫的規(guī)則必須是這樣的：兩相

鄰小格之間只能有一個變量是相反的，而其余的變

量都是相同的。為了簡單起見，往往把周邊變量的

原碼用“1”表示、反碼用“0”表示。小格中的數(shù)字對

應的是最小項的取值（圖2.1中以A為最低位）。

任何一個函數(shù)都可展開為若干個最小項之和，因此,

可用卡諾圖表示任意一個邏輯函數(shù)。例如，函數(shù)

F=ABC+BIC可以轉(zhuǎn)換成四個最小項ABCD、

ABCD,ABCD,鄧CD之或，我們就在四變量

卡諾圖相應的四個小格上填“1”來表示該函數(shù)（圖

2.2)o

高華元字出版社

TSINGHUAUNIVERSITYPR

BABABABADC\BABABABA

ABCABCABCABCDCABCDABCDABCDABCD

ABCABCABCABC

DCABCDABCDABCDABCD

DCABCDABCDABCDABCD

DCABCDABCDABCDABCD

(a)三變量卡諾圖(b)四變量卡諾圖

圖2.1卡諾圖

高華元字出版社

TSINGHUAUNIVERSITYPR

高華大學出蹲.霹醐HI翻Ml縣_

例：用卡諾圖法化簡函數(shù)F=AC?K元麗+

BCmAC+BCD+ABD。

首先，將函數(shù)F用卡諾圖表示(圖2.3(a))。

其次，合并最小項。由于“相鄰”兩小塊所表示的最小

項只有一個變量是互為相反的(這里對“相鄰”的理

解應擴大，即位于卡諾圖同一行或同一列兩端的小

格，如四變量卡諾圖中的4和6,3和11等，也是“相

鄰”的)，因此，相鄰兩小塊合并后的布爾表達式顯

然會減少一個變量。例如，小塊5、13合并后的布

爾式為AC。衽意兩個相鄰小塊所構(gòu)成的塊叫1維

塊。兩個相鄰1維塊合并后又可減少一個變量，例

如1維塊(5,13)、(7,15)合并后的布爾表達式為AC。

高華尢學出版社累扁喇m翻MI是-

J，=)；-Jiii/hry^/P產(chǎn)■fr^'rs^^j.22/^

兩相鄰的1維塊所構(gòu)成的塊叫2維塊。兩相鄰2維塊合

并(稱3維塊)又可減少一個變量。由此可見，越是高

維塊，其所占的小塊越多，而表示這塊區(qū)域的變量

卻越少。因此在邏輯化簡時應將卡諾圖中填“1”的

小塊盡量合并成高維塊，然后就可用最少的變量寫

出這塊區(qū)域的布爾式。對于不能合并成一個高維塊

的區(qū)域可以分成幾塊合并，然后再疊加起來。但特

別要注意的是同一小塊可以重復使用多次。根據(jù)上

述思想，對本例函數(shù)F可以合并的小塊是(0,2)、(1,

5)、(14,10)、(5,7,13,15)o可以選擇的另一個

方案是(0,1)、(2,10)、(5,7,13,15)、(14,10)。

因此可得兩個等價的最簡布爾式分別為:

高華尢學出版就看京討―

門斗門J，廠）-Jr/JZ-'JEJ/J

F=ACD+ABm布D+AC

F=BCD+越G-AC+^D

它們的卡諾圖分別示于圖2.3(b)和圖2.3(c)o

有時在某些實際問題中，一個n變量函數(shù)的某些最小

項是不會出現(xiàn)或者是不被利用的，因此對應這些最

小項的布爾值就可不加指定，在進行卡諾圖化簡時,

它們可指定為“1”或“0”，可參加或不參加小格的合

并。

高華元字出版社

TSINGHUAUNIVERSITYPR

圖2.3用卡諾圖化簡邏輯函數(shù)

清華之字出版社翻酬麟翻一

IP

j，廠）J尸;-JiJJ/<￡?7尸產(chǎn)■/f^'rs^^.22/^

2.3邏輯門的實現(xiàn)

任何復雜的邏輯運算都可通過基本邏輯操作“與”、”

或"、“非”來實現(xiàn)。實現(xiàn)這三種基本邏輯操作的電

路是三種基本邏輯門電路:“與”門、“或”門、“非”

門（反相門）。把這三種基本邏輯門串聯(lián)組合，可形

成實現(xiàn)“與非”、“或非”、“與或非”、“異或”、“同

或”功能的與非門、或非門、與或非門、異或門、

同或門（異或非門）。圖2.4給出了這些門電路的圖形

符號。

高華元字出版社

SjTYPR

A+B

(d)與非門

A

B

(e)或非門(f)與或非門(g)異或門(h)同或門

圖2.4各種邏輯門的圖形符號

IB

2.4計算機中常用的組合邏輯電路

如果邏輯電路的輸出狀態(tài)僅和當時的輸入狀態(tài)有關,

而與過去的輸入狀態(tài)無關，稱這種邏輯電路為組合

邏輯電路。常見的組合邏輯電路有加法器、算術(shù)邏

輯單元、譯碼器、數(shù)據(jù)選擇器等。

高華方學出版社

2.4.1加法器

加法器是計算機基本運算部件之一。

不考慮進位輸入時，兩數(shù)碼Xn,丫?相加稱為半加。

圖2.5(a)是其功能表。由表寫出半加和H。的表達式

如下:

H=X?V+xY=XEY(2.12)

④益)是忘的邏盤圖：半疝器可用反相門及與或非

門來實現(xiàn)，也可用異或門來實現(xiàn)。

功能表

XnXnXn

000

101

011

110

(a)(b)

圖2.5半加器的功能表和邏輯圖

Xn,Yn及進位輸入C%i相加稱全加，圖2.6(a)是其功

能表。由率可得全加和Fn和進位輸出Cn的表達式：

Fn=Xn%Cn4+XYnG-i+X￥Cn-i+XnYnCn_1(2.13)

Cn=XnYnC_1+Xn^Cn_1+廿11clin+X_11cli」(2.14)

圖2.6(b)是其邏輯圖。全加器還可用兩個半加器來形

成。F”是A”、Bn相加再和6.1相加的結(jié)果(圖2.6(C)),

其表達式為：

Fn=Xn@Yn1BCn.i(2.15)

功能表

XnYnCn—1

00000

00110

10010

10101

01010

01101

11001

11111

(a)功能表(O邏輯圖

圖2.6全加器的功能表及邏輯圖

高華大學出版社一

將n個全加器相連可得n位加法器（圖2.7）,但其加法時

間較長。這是因為其位間進位是串行傳送的，本位

全加和可必須等低位進位C,i來到后才能進行，加

法時間與位數(shù)有關。只有改變進位逐位傳送的路徑,

才能提高加法器工作速度。解決辦法之一是采用“

超前進位產(chǎn)生電路”來同時形成各位進位，從而實

現(xiàn)快速加法。我們稱這種加法器為超前進位加法器。

高華大字出版社

Xi*X2Y2X3Y3X4Y4

圖2.7串行加法器

高華方學出版社累翻版I翻M翻期-------

尸HAT//jin產(chǎn).1JJ/ry^/p產(chǎn)■/.廠r」jmt//yx

超前進位產(chǎn)生電路是根據(jù)各位進位的形成條件來實現(xiàn)

的。只要滿足下述兩條件中任一個，就可形成C"

(1)X1，%均為“1”；(2)X1，%任一個為“1”，且進

位Co為“1”。由此，可寫得Ci的表達式為

G=XiYi+(Xi+Y])Co(2.16)

：

只要滿足下述條件中任一個即可形成C2cox2,Y2

均為“1”；(2)X2,丫2任一為“1”，且Xi，%均為“1”;

(3區(qū),丫2任一為“1"，同時X"丫1任一為“1”,且

就為“1”。由此可得C2表達式為

C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0(2.17)

同理，可有C3,C4表達式如下：

C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X[YI+(X3+

Y3)(X2+Y2)(X1+Y1)CO(2.18)

?4=*4丫4+區(qū)+丫4區(qū)丫3+陽+丫4)區(qū)+丫3/2丫2+區(qū)+

丫4)區(qū)+丫3)區(qū)+丫2陽丫1+陽+丫4)區(qū)+丫3)區(qū)+丫2)區(qū)

+%)a(2.19)

下面我們引入進位傳遞函數(shù)匕和進位產(chǎn)生函數(shù)G的概

念。它們的定義為：

Pi=Xj+K(2.20)

G=X「K(2.21)

高華大學出版社，—一—贏，—無一一-

Pl的意義是：當X1，%中有一個為“1”時，若有進位

輸入，則本位向高位傳送進位，這個進位可看成是

低位進位越過本位直接向高位傳遞的。G］的意義是:

當Xj匕均為“1”時，不管有無進位輸入，定會產(chǎn)

生向高位的進位。

將P「&代入Ci?式，便可得:

Ci=Gi+PIo(2.22)

C2=G2+P2G1+P2P1C0(2.23)

C3=G3+P3G2+P3P2G1+P3P2P1C0(2.24)

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1CO(2.25)

高華方學出版社

由圖2.6(a)可知，當全加器的輸入均取反碼時，它的

輸出也均取反碼。據(jù)此，可把它們以“與非”、”或

非”占型K形式改寫成如下形式:

。=耳+虧G(2.26)

(2.27)

C3=^+Q^+QQPi+QQqq(2.28)

c4=R+GB+GG理+GGGH+GGGG0

(2.29)

由匕、G定義，也可把半加和改寫成以下形式：

Hi=Pi@G(2.30)

根據(jù)式(2.26)?(2.29)可畫得“超前進位產(chǎn)生電路”及“

四位超前進位加法器”的邏輯圖如圖2.8所示。由圖

可以看到，只要Xi?X"%?丫4和Co同時到來，就

可幾乎同時形成Ci?和艮?F’。

圖2.8四位超前進位加法器

高華尢學出版社累翻刪I翻M翻舞------

fr.）爐尸.-J：JJ/￡?尸尸產(chǎn)/T^'TS^^J.22/^

2.4.2算術(shù)邏輯單元

算術(shù)邏輯單元簡稱ALU,是一種功能較強的組合邏輯

電路。它能進行多種算術(shù)運算和邏輯運算。ALU的

基本邏輯結(jié)構(gòu)是超前進位加法器，它是通過改變加

法器的G1和匕來獲得多種運算能力的。下面通過介

紹國際流行的美國SN74181型四位ALU中規(guī)模集成

電路來介紹ALU的原理。

高華廣字出版社暴扁明in翻第肆

尸HAT/J，口^廠.-JIJJ/尸戶/.廠”Lrj三tz少=

圖2.9是SN74181型ALU邏輯圖及其在正邏輯下的功

能表，在功能表中，“加”表示算術(shù)加，“+”表示邏

輯加。它能執(zhí)行16種算術(shù)運算和16種邏輯運算，M

是狀態(tài)控制端，當M=H,執(zhí)行邏輯運算；M=L,

執(zhí)行算術(shù)運算，So?S3是運算選擇控制端，它決定

電路執(zhí)行哪種算術(shù)運算或哪種邏輯運算。A3?A。，

B3?Bo是參加運算的兩個數(shù)，。是ALU的最低位進

位輸入，F(xiàn)3?及是運算結(jié)果，注腳3表示最高位。

湎中廣字出版社

FoFCn+4G

<a）邏輯圖

圖2.9四位ALU邏輯圖及功能表

高華方學出版社

正□□

S3$2算口運算

s1M=HM=L

□□運算

C『0

Cn=1

LLLLAAA+1

LLLHA+BA+B(A+B)加1

LLHLXBA+B(A+B)加1

LLHH“0”減1“0”

LHLL7VBA加(A?B)A加(A-B)加1

LHLHB(A唱)加(A+B)(A-B)加(A+B)加1

LHHLA國BA減B減1A減B

LHHHA^B(AF)減1A-

(b)功能表(正邏輯)

圖2.9四位ALU邏輯圖及功能表

高華元字出版社

TSINGHUAUNIVERSITYPR

正□□

S322SiSoM=HM=L算口運算

□□運算

Cn=1cn=o

HLLLA+BA加(AB)A加(A-B)加1

HLLHA加BA加B加1

HLHLB(A-B)加(A用)(AB)加(A+B)加1

HLHHAB(AB)減1AB

乃

HHLLA加AA加A加1

HHLHA+BA加(A+B)A力口(A+B)力口1

HHHLA+BA加(A+B)A加(A+B)加1

HHHHAA減1A

(b)功能表(正邏輯)續(xù)

圖2.9四位ALU邏輯圖及功能表

用4片74181電路可組成16位ALU（圖2.10）。圖中片內(nèi)

進位是快速的，但片間進位是逐片傳遞的，因此形

成F。?此5的時間還是比較長。

I

圖2.10用4片ALU構(gòu)成的16位ALU

高華尢學出版社—

如果把16位ALU中的每四位作為一組，用類似四位

超前進位加法器（圖2.8）“位間快速進位”的形成方法

來實現(xiàn)16位ALU（由四片ALU組成）中的“組間快速

進位”，那么就能得到16位快速ALU。下面來討論

組間（即片間）快速進位的形成方法。

和前面講過的一位的進位產(chǎn)生函數(shù)Gj的定義相似，四

位一組的進位產(chǎn)生函數(shù)GN為“1”的條件有以下四個

中的任一個:

；

（1）X3，丫3均為“1”，即G3=l

（2）X3,Y3中有一個為“1”,同時X2,丫2均為“1”，即

P3G2=1；

（3）x3,丫3中有一個為“i”，同時X2,丫2中有一個為

“1”，同時X"%均為“1”，即P3P2Gl=1；

（4）X3,Y3中有一個為“1”，同時X2，丫2中有一個為

“1"，同時X"Y1中有一個為“1”,同時Xo,Yo均為

“1”，即P3P2PIGO=U依此，可得GN的表達式為：

GN=G3+P3G2+P3P2G1+P3P2P1G0(2.31)

高華方學出版社

二J

四位一組的組進位傳遞函數(shù)PN為“1”的條件為：X3,

丫3中有一個為“1”，同時X2,丫2中有一個為“1”，同

時X],匕中有一個為“1”，同時Xo,Yo中有一個為

“1”。依此，可得PN的表達式為

PN=P3P2PTP0（2.32）

把圖2.10所示的第0片ALU向第I片、第I片向第n

片、第n片向第in片傳送的進位分別命名為c“+x、

C?+Y、Q+z（其實，cn+x.。+丫、cn+z各為C3,c7,

C11）,只要把式（2.22）、（2?23）、（2.24）中的Gl,G2,

G3分別換以GNO,GN1,GN2,把PJP2,P3分別換

以PNO,PNPPg把G）換以Cn,即可得Cn+x，

Cn+Y>Cn+z的表達式如下：

高華尢學出版社9m------------

J，廠)J廠;-J/JJ/「y^F產(chǎn),fLFE三

Cn+X=GNo+PNoCn=GNo+PNoCn=NGN/NGIC(2?33)

CH+Y=GNI+PN1GNO+PN1PNOCH=GN1+PN1(GNO+PNOCH)

=51?(Ri+Go?PNOQ)________

=必由V1+&1京0Ao+不尋oW(2.34)

CH+Z=GN2+PN2GN1+PN2PN1GN()+PN2PN1PNOCn

=GNZ+PN2(GN]+PN1(GNO+PNOCR))

=G2，(1\2+QQ1(%1+GNI+PN0cli))______________

=」2鼎2+G2G1R1+G2GlGoRo+G2GiQoG

(2.35)

高華方學出版社累朋朋麟翻翻期-------

RIrM

iJJ/2?7JH/姆尸/尸”*少—

由式(2包)二(2.35)可知，只要74181型ALU能提供輸

出宓了那么按式(2.33)?(2.35),用三個與或非

門和四片ALU相連，就能實現(xiàn)16位快速ALU。由圖

2.9可知，74”1電幅的P、G輸出正是式(2.33)?

(2.35)所需的R,珠。

實現(xiàn)式(2.33)?(2.35)的電路就是和74181型ALU相連

的超前進位產(chǎn)生電路，又稱超前進位擴展器。圖

2.11是它的邏輯圖(74182型)，圖中已把PNO,PNI，

PN2,GNO,GN1,G.分別用PO,Pi，P2,Go,Gp

G2表示。圖中P、G輸出用于把4組16位快速ALU擴

展成64位快速ALU。圖2.12給出了用74181和74182

電路組成16位快速ALUo

高華元字出版社

圖2.11和74181型ALU連用的超前進位產(chǎn)生電路

高華大字出版社

01

74182

圖2.1216位快速ALU

高華尢學出版就看京討―

2.4.3譯碼器

譯碼器有n個輸入變量，211個（或少于211個）輸出，每個

輸出對應于n個輸入變量的一個最小項。當輸入為

某一組合時，對應的僅有一個輸出為“0”（或為“1”）,

其余輸出均為“1”（或為"0”）。譯碼器的用途是把輸

入代碼譯成相應的控制電位，以實現(xiàn)代碼所要求的

操作。

圖2.13給出了二輸入四輸出譯碼器的邏輯圖。譯碼器

中常設置“使能”控制端，當該端為“1”時，譯碼器

功能被禁止，此時所有輸出均為“1”。使能端的一

個主要功能是用來擴充輸入變量數(shù)。圖2.14是用兩

片三輸入八輸出譯碼器擴展成一個四輸入十六輸出

譯碼器的實例。

高華十字出版社

功能表

EAB丫。Y]丫2丫3

0000111

0101011

0011101

0111110

1XX1111

圖2.13二輸入四輸出譯碼器

輸入

(A>

ABCDA

Y。Y7Y8Y15

----------------------------------v----------------------------------)

輸出

圖2.14兩塊三輸入變量譯碼器擴展成四輸入譯碼器

高華尢學出版就看京討―

門斗門J，廠)-Jr/JZ-'JEJ/J

2.4.4數(shù)據(jù)選擇器

數(shù)據(jù)選擇器又稱多路開關，是以“與或”門或“與或非”

門為主的電路。它能在選擇信號的作用下，從多個

輸入通道中選擇某一個通道的數(shù)據(jù)作為輸出。

圖2.15是“雙四通道選一”數(shù)據(jù)選擇器的邏輯圖和功能

表。其中So,耕是通道選擇信號，是使能端，Do?

D3是輸入數(shù)據(jù)，輸出Y的表達式為

丫=(SogDo+SoSjD]+S0S1D2+S0S1D3)E

使能函作用和譯碼器中相似，可用它來擴展選擇器

的通道數(shù)。

高華廣字出版社

TSINGHUAUNIVERSITYPR

功能表

S]soD302D]DoEY

XXXXXX10

11D3XXX0D3

10XD2XX0D2

01XXDiX0Di

00XXXDo0Do

圖2.15雙四通道選一數(shù)據(jù)選擇器

高華方學出版社

2.5時序邏輯電路

如果邏輯電路的輸出狀態(tài)不但和當時的輸入狀態(tài)有關,

而且還與電路在此以前的輸入狀態(tài)有關，稱這種電

路為時序邏輯電路。時序電路內(nèi)必須要有能存儲信

息的記憶元件觸發(fā)器。觸發(fā)器是構(gòu)成時序電路

的基礎。

高華大學出版社森朋朋舄行翻M翻星--------

JJJ廠：眇FJF冷爐產(chǎn)"/產(chǎn)產(chǎn)/^EFaV^?

2.5.1觸發(fā)器

觸發(fā)器種類很多。按時鐘控制方式來分，有電位觸發(fā)、

邊沿觸發(fā)、主從觸發(fā)等方式。按功能分類，有R?S型、

D型、J?K型等功能。同一功能觸發(fā)器可以由不同

觸發(fā)方式來實現(xiàn)。對使用者來說，在選用觸發(fā)器時，

觸發(fā)方式是必須考慮的因素。因為相同功能觸發(fā)器，

若觸發(fā)方式選用不當，系統(tǒng)是不能達到預期設計要

求的。這里將以觸發(fā)方式為線索，介紹幾種常用的

觸發(fā)器。

高華尢學出版社

J，廠）J廠;-J/JJ/「y^F產(chǎn),fLFE三9m------

1.電位觸發(fā)方式觸發(fā)器

當觸發(fā)器的同步控制信號E為約定“1”或“0”電平時，

觸發(fā)器接收輸入數(shù)據(jù)，此時輸入數(shù)據(jù)D的任何變化

都會在輸出Q端得到反映；當E為非約定電平時，

觸發(fā)器狀態(tài)保持不變。鑒于它接收信息的條件是E

出現(xiàn)約定的邏輯電平，故稱它為電位觸發(fā)方式觸發(fā)

器，簡稱電位觸發(fā)器。

圖2.16給出了被稱為鎖定觸發(fā)器（又稱鎖存器）的電位

觸發(fā)器的邏輯圖。

電位觸發(fā)器具有結(jié)構(gòu)簡單的優(yōu)點。在計算機中常用它

來組成暫存器。

高華大字出版社

E^L_T"L_T

QQ

D_n_n_nr

DE

TTQ「「口「

DEQJU~I—IL

(a)邏輯圖和功能表6)圖形符號(c)典型波形圖

圖2.16鎖存器

高華尢學出版社9m-------

J，廠）J廠;-J/JJ/「y^F產(chǎn),fLFE三

2.邊沿觸發(fā)方式觸發(fā)器

具有下列特點的觸發(fā)器稱為邊沿觸發(fā)方式觸發(fā)器，簡

稱邊沿觸發(fā)器。觸發(fā)器接收的是時鐘脈沖CP的某

一約定跳變（正跳變或負跳變）來到時的輸入數(shù)據(jù)。

在CP=1及CP=O期間以及CP非約定跳變到來時，觸

發(fā)器不接收數(shù)據(jù)。

常用的正邊沿觸發(fā)器是D觸發(fā)器，圖2.17給出了它的

邏輯圖及典型波形圖。

下面把邊沿觸發(fā)器和電位觸發(fā)器作一比較。

高華元字出版社

TSINGHUAUNIVERSITYPR

功能表

RDsDCPDQQ

01XX01

10XX10

11001

11110

〈a〉Z5觸發(fā):器謖輯圖

QQ

QQ-TU-LTTrLI-?

]JSD

RnRDSDSD

DCPUU七

~ini_i___rQ

DCP

J~~LTI_Jl_Q

<b>D觸卷器圖形符號(c)波形圖

圖2.17D觸發(fā)器

高華大學出版社累翻版I翻M翻尾-------

門斗門j，廠）匕r：j?￡JJ產(chǎn)卜廠FE三

電位觸發(fā)器在E=1期間來到的數(shù)據(jù)會立刻被接收。但

對于正沿觸發(fā)器，在CP=1期間來到的數(shù)據(jù)，必須“

延遲”到該CP=1過后的下一個CP正沿來到時才被接

收。因此邊沿觸發(fā)器又稱延遲型觸發(fā)器。

邊沿觸發(fā)器在CP正跳變（對正邊沿觸發(fā)器）以外期間出

現(xiàn)在D端的數(shù)據(jù)變化和干擾不會被接收，因此有很

強的抗數(shù)據(jù)端干擾的能力而被廣泛應用，它除用來

組成寄存器外，還可用來組成計數(shù)器和移位寄存器

等。

至于電位觸發(fā)器，只要E為約定電平，數(shù)據(jù)來到后就

可立即被接收，它不需像邊沿觸發(fā)器那樣保持到約

定控制信號跳變來到才被接收。

高華大學出版社累M朋朋麟H翻第舞

3.主.從觸發(fā)方式觸發(fā)器(簡稱主-從觸發(fā)器)

主-從觸發(fā)器基本上是由兩個電位觸發(fā)器級聯(lián)而成的,

接收輸入數(shù)據(jù)的是主觸發(fā)器，接收主觸發(fā)器輸出的

是從觸發(fā)器，主、從觸發(fā)器的同步控制信號是互補

的(CP和CP)。

圖2.18(a)是主-從J-K觸發(fā)器的原理圖，觸發(fā)器的輸出

Q,0分別和接收K,J數(shù)據(jù)的輸入門相連。在CP=1

期間主觸發(fā)器接收數(shù)據(jù)；在CP負跳變來到時，從

觸發(fā)器接收主觸發(fā)器最終的狀態(tài)。圖2.18(b)是主-

從J*觸發(fā)器功能表。主從觸發(fā)器由于有計數(shù)功能,

常用于組成計數(shù)器。

高華元字出版社

TSINGHUAUNIVERSITYPR

功能表

RDSDCPJKQQ

01XXX01

10XXX10

00XXX1*1*

11_n_00Q。Qo

11_FL10i0

11_TL0101

11_n_11QoQ。

*指狀態(tài)不定

3

圖2.18主-從J?K觸發(fā)器圖

高華方學出版社累翻版I翻M翻期-------

4.觸發(fā)器的開關特性

描述觸發(fā)器特性的參數(shù)很多。其中既有描述傳輸延遲

的參數(shù)，也有描述各輸入波形寬度要求的參數(shù)，還

有描述各輸入波形之間時間配合要求的參數(shù)。如果

在使用時不能滿足參數(shù)的要求，那么，電路就不能

正常地工作。

⑴CP到觸發(fā)器輸出的傳輸延遲tpLHcp—Q，tpHLcP-Q，

tpHLcp—Q，tpLHcp一①_

對于邊沿觸發(fā)器和主■從觸發(fā)器而言，這個參數(shù)是指

從使觸發(fā)器接收數(shù)據(jù)的約定時鐘跳變來到時開始，

到Q，發(fā)磷化為止所需的時間。圖2.19(a)、(b)

分別用波幅出了正邊沿D觸發(fā)器以及主-從J?K觸

發(fā)器的上述參數(shù)的定義。

????，

.二田匕—'廠LLJ匚仔f_/

TsirSJTYPR

CP\50%「

7(^%^CP工50%

susu

50■50%「0%-土-50%[力50%冰50%尸

DK

SU

方PLHCP->QI/PHLCP^Q」;

CP-*Q

r\so%Q

Q50%!!

于50%

QQ50%

^PLHCP^Q^PLHCP^Q^PLHCP^Q

3）。型觸發(fā)器（b）主-從J-K觸發(fā)器

圖2.I9CP到Q、0傳輸延遲、數(shù)據(jù)建立時間、數(shù)據(jù)保

持時間的定義表示

高華尢學出版就看京討―

(2)數(shù)據(jù)建立時間tsu、數(shù)據(jù)保持時間短

對于邊沿觸發(fā)器和主-從觸發(fā)器，為了使時鐘的約定

跳變能正確地把輸入數(shù)據(jù)送到輸出端，其數(shù)據(jù)必須

比時鐘跳變先到，這段最小的提前時間就是數(shù)據(jù)建

立時間tsu。在時鐘的約定跳變來到后，該數(shù)據(jù)還必

須保持一段時間，這段必須保持的最小時間就是數(shù)

據(jù)保持時間短。圖2.19(a)、(b)分別給出了正邊沿D

型觸發(fā)器以及主■從J?K觸發(fā)器的端、L

(3)直接置“0”脈沖寬度twR1r直接置“1”脈沖寬度

tw而(圖2.20)

只有使直接置“0”或直接置“1”信號保持一定的寬度,

才能使觸發(fā)器可靠地置“0”或置“1”。它們所需的最

小寬度就是twRD、t\VSD°

圖2.20直接置“0”、直接置“I”到輸出傳輸延遲的定義

高華方學出版社累翻版I翻M翻期-------

(4)直接置“0”、直接置“1”信號至輸出的傳輸延遲

tpHLRD—Q,tpLH&一。'tpLHSb一(/tpHLsD一Q(圖220)

(5)直接置“0”、直接置“1”信號的恢復時間*RD、

trelSD

在區(qū)祿5簫號撤除后，為了使即將到來的CP脈沖能

正確埋把輸入數(shù)據(jù)傳送到觸發(fā)器的輸出，從RD，SD

撤除起，到下一個時鐘脈沖到來為止的最小時間，

稱為直接置“0”或直接置“1”信號的恢復時間。

高華尢學出版就看京討―

(6)時鐘脈沖的最小寬度twcp及最高時鐘工作頻率

maxcp

由于D型觸發(fā)器的D信號經(jīng)門5,6變?yōu)榛パa信號是在

CP=O期間進行的，所以，CP負脈沖寬度應大于ts-

而它的正脈沖寬度則一般應大于CP到輸出的傳輸

延遲。由此即可得D型觸發(fā)器的twcp和fmaxcp。

對于主-從結(jié)構(gòu)觸發(fā)器而言，其CP正脈沖寬度應大于

tsu；而CP的負脈沖寬度則一般應大于CP到輸出的

傳輸延遲。

高華尢學出版就看京討―

門斗門J，廠）-Jr/JZ-'JEJ/J

252寄存器和移位寄存器

寄存器是計算機的一個重要部件，用于暫存數(shù)據(jù)、指

令等。它由觸發(fā)器和一些控制門組成。在寄存器中,

常用的是正邊沿觸發(fā)D觸發(fā)器和鎖存器。

圖2.21是正沿觸發(fā)的D觸發(fā)器組成的四位寄存器。在

CP正沿作用下，外部數(shù)據(jù)才能進入寄存器。

在計算機中常要求寄存器有移位功能。如在進行乘法

時，要求將部分積右移；在將并行傳送的數(shù)轉(zhuǎn)換成

串行數(shù)時也需移位。有移位功能的寄存器稱為移位

寄存器。

圖2.22是最向四位移位寄存器。它有左移、右移、并

行輸入及保持功能，采用主-從R-S觸發(fā)器作寄存元

件。

高華十字出版社

功能表

RDCKID2D3D4DIQ2Q3Q4Q

1ID2D3D4DID2D3D4D

0XXXXX0000

IQ1Q4Q4Q

QQQQQ

DCPRDDCPRDDCPRDDCPRD

ID2D3D4D個個

CKRD

圖2.21四D寄存器

功能表

RDSoSJCK功能

0XXX置“0R

100f保持

110f右移

101t左移

111t并行輸入

圖2.22并行輸入數(shù)據(jù)的四位移位寄存器

高華方學出版社累翻版I翻M翻期-------

2.5.3計數(shù)器

計數(shù)器是計算機、數(shù)字儀表中常用的一種電路。計數(shù)

器按時鐘作用方式來分，有同步計數(shù)器和異步計數(shù)

器兩大類。在異步計數(shù)器中，由于高位觸發(fā)器的時

鐘信號是由低一位觸發(fā)器的輸出來提供的，但是結(jié)

構(gòu)簡單。同步計數(shù)器中各觸發(fā)器的時鐘信號是由同

一脈沖來提供的，因此，各觸發(fā)器是同時翻轉(zhuǎn)的，

它的工作頻率比異步計數(shù)器高，但結(jié)構(gòu)較復雜。計

數(shù)器按計數(shù)順序來分，有二進制、十進制兩大類。

這里著重介紹有并行輸入數(shù)據(jù)功能的正向同步十進

制計數(shù)器。

高華大學出版社森醐H扁翻814網(wǎng)晟------

尸斗TJJ，廠）LTr；iJJ/三ry^/F產(chǎn)frf'Py^zj.22/^

圖2.23是用主-從J?K觸發(fā)器構(gòu)成的同步十進制集成化

計數(shù)器。同步計數(shù)器是采用快速進位方式來計數(shù)的,

觸發(fā)器及實現(xiàn)快速進位的邏輯電路是它的核心。各

觸發(fā)器J,K表達式為

JA=KA=1

JB=KB=QA，QD

JC=KC=QAQB

JD=KD=QAQBQC+QAQD

圖2.23中門1?3就是按上式設計的快速進位部分。

高華元字出版社

TSINGHUAUNIVERSITYPR

功能表

pTLRDCK功能

1111JTL計數(shù)

XX01-TL并行輸入數(shù)據(jù)

0111X保持

X011X觸發(fā)揣保持，RC=O

XXX0X異步清“0”

QAQBQCQDRC

44AB傘C

RnLCK

圖2.23十進制同步計數(shù)器

高華方學出版社累翻版I翻M翻期-------

尸HAT//jin產(chǎn).1JJ/ry^/p產(chǎn)■/.廠r」jmt//yx

“預置數(shù)”是集成化同步計數(shù)器的一個重要功能。