數(shù)字邏輯實(shí)驗(yàn)報(bào)告

1、計(jì)算機(jī)專業(yè)類課程實(shí)驗(yàn)報(bào)告課程名稱：數(shù)字邏輯學(xué)院：計(jì)算機(jī)科學(xué)與工程專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)學(xué)生姓名：學(xué)號(hào)：指導(dǎo)教師：蔡世民日期：2013年6月30日電子科技大學(xué)計(jì)算機(jī)科學(xué)與工程學(xué)院標(biāo) 準(zhǔn) 實(shí) 驗(yàn) 報(bào) 告（實(shí)驗(yàn)）課程名稱 數(shù)字邏輯電子科技大學(xué)教務(wù)處制表電 子 科 技 大 學(xué)實(shí) 驗(yàn) 報(bào) 告學(xué)生姓名： 學(xué) 號(hào)： 指導(dǎo)教師：實(shí)驗(yàn)地點(diǎn)：A2-402 實(shí)驗(yàn)時(shí)間：實(shí)驗(yàn)室名稱： 實(shí)驗(yàn)1 基本門電路的功能和特性及組合邏輯電路實(shí)驗(yàn)【實(shí)驗(yàn)名稱】基本門電路的功能和特性及組合邏輯電路實(shí)驗(yàn)【實(shí)驗(yàn)學(xué)時(shí)】4學(xué)時(shí)【實(shí)驗(yàn)?zāi)康摹空莆粘Ｓ眉砷T電路的邏輯功能與特性掌握各種門電路的邏輯符號(hào)了解集成電路的外引線排列及其使用方法學(xué)習(xí)組合邏輯電

2、路的設(shè)計(jì)及測(cè)試方法【實(shí)驗(yàn)內(nèi)容】部分TTL門電路邏輯功能驗(yàn)證組合邏輯設(shè)計(jì)之全加器或全減器【實(shí)驗(yàn)設(shè)備】數(shù)字邏輯實(shí)驗(yàn)箱雙蹤示波器（記錄波形時(shí)，應(yīng)注意輸入、輸出波形的時(shí)間相位關(guān)系，在座標(biāo)中上下對(duì)齊。）集成電路：7400、7404、7432、7486【實(shí)驗(yàn)步驟】1) 在實(shí)驗(yàn)箱上插入相應(yīng)的門電路，并把輸入端接實(shí)驗(yàn)箱的邏輯開關(guān)，輸出端接發(fā)光二極管，接好電源正負(fù)極，即可進(jìn)行邏輯特性驗(yàn)證實(shí)驗(yàn)。將其邏輯特性制成表格。 2) 用7400連接的電路如圖1.1所示，其中M端輸入HZ級(jí)的連續(xù)脈沖，N端輸入KHZ級(jí)的連續(xù)脈沖，X和Y接邏輯開關(guān)，在XY的四種輸入組合下，用示波器觀測(cè)A、B及F點(diǎn)的波形，并記錄下來，寫出F=f（

3、M、N、X、Y）的邏輯表達(dá)式。3）實(shí)驗(yàn)電路如圖1.2所示，在X端加入KHZ級(jí)的數(shù)字信號(hào)，邏輯開關(guān)AB為00、01、10、11四種組合下，用示波器觀察輸入輸出波形，解釋AB對(duì)信號(hào)的控制作用。4) 用 7486和 7400搭出全加器或全減器電路，畫出其電路圖，并按照其真值表輸入不同的邏輯電平信號(hào)，觀察輸出結(jié)果和進(jìn)位/借位電平，記錄下來。思考題：第二題用7486和7400設(shè)計(jì)一個(gè)可控制的半加/半減電路，控制端X=0時(shí)，為半加器，X=1時(shí)為半減器。搭出電路并驗(yàn)證其運(yùn)算是否正確。【實(shí)驗(yàn)原理】1）組合邏輯電路的分析：對(duì)已給定的組合邏輯電路分析其邏輯功能。步驟：（1）由給定的組合邏輯電路寫函數(shù)式； （2）對(duì)

4、函數(shù)式進(jìn)行化簡(jiǎn)或變換； （3）根據(jù)最簡(jiǎn)式列真值表； （4）確認(rèn)邏輯功能。2）.組合邏輯電路的設(shè)計(jì)：就是按照具體邏輯命題設(shè)計(jì)出最簡(jiǎn)單的組合電路。步驟：（1）根據(jù)給定事件的因果關(guān)系列出真值表； （2）由真值表寫函數(shù)式； （3）對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換； （4）畫出邏輯圖，并測(cè)試邏輯功能。 掌握了上述的分析方法和設(shè)計(jì)方法，即可對(duì)一般電路進(jìn)行分析、設(shè)計(jì)，從而可以正確地使用被分析的電路以及設(shè)計(jì)出能滿足邏輯功能和技術(shù)指標(biāo)要求的電路。3）全加器/全減器相對(duì)半加器/半減器而言，考慮了進(jìn)位/借位的情況，因此，輸入端分別有三個(gè)，An（被加數(shù)/被減數(shù)），Bn（加數(shù)/減數(shù)）和Cn-1（低一位的進(jìn)位/借位）。全加器的邏輯

5、函數(shù)表達(dá)式全加器真值表0000000110010100110110010101011100111111 用與非門和異或門實(shí)現(xiàn)全加器的電路圖：=1BiCi-1Si=1&AiCi 【實(shí)驗(yàn)數(shù)據(jù)記錄及結(jié)果分析】1) 經(jīng)測(cè)試，發(fā)現(xiàn)所有發(fā)光二極管發(fā)光時(shí)都是高電平，低電平時(shí)不發(fā)光。2）對(duì)于本實(shí)驗(yàn)步驟2： 當(dāng)X或Y等于1時(shí)，發(fā)光二極管與脈沖同步閃爍；當(dāng)X=0且Y=0時(shí)，發(fā)光二極管始終不發(fā)光。真值表MNXYABF1100110110110111100111111001 實(shí)驗(yàn)結(jié)果MNXYABF亮亮00亮亮熄亮亮01亮熄亮亮亮100亮亮亮亮110熄亮實(shí)驗(yàn)結(jié)果與真值表完全相同3）對(duì)于本實(shí)驗(yàn)步驟3：XABY000000

6、110101011010001011110011114）按電路圖搭好電路，依次調(diào)節(jié)三個(gè)輸入端，觀察輸出端和借位端，記錄下來：輸入序列輸出借位000滅滅001亮滅010亮滅011滅亮100亮滅101滅亮110滅亮111亮亮結(jié)果與真值表完全相同?！舅伎碱}】：2、用7486和7400設(shè)計(jì)一個(gè)可控制的半加/半減電路，控制端X=0時(shí)，為半加器，X=1時(shí)為半減器。搭出電路并驗(yàn)證其運(yùn)算是否正確。真值表：XAiBiSiCi0000000110010100110110000101111101011100畫出卡諾圖：對(duì)于輸出：XAB000111100010110101對(duì)于進(jìn)位：XAB000111100001010

7、100因此，邏輯表達(dá)式：邏輯電路圖：=1 Ai Si Bi=1& XCi根據(jù)電路圖連接7400和7486連接電路，觀察輸出端與借位端AiBiX輸出借位000滅滅001亮滅010亮滅011滅亮100滅滅101亮亮110亮滅111滅滅發(fā)現(xiàn)與真值表完全相同【實(shí)驗(yàn)結(jié)論】很好驗(yàn)證了全加器、半加器的邏輯特性。通過對(duì)集成門電路的測(cè)試，設(shè)計(jì)和實(shí)現(xiàn)，熟悉了集成電路的接腳及使用，為進(jìn)一步設(shè)計(jì)復(fù)雜電路的實(shí)驗(yàn)打下了一定基礎(chǔ)?！究偨Y(jié)及心得體會(huì)】1.集成電路的Vcc和GND端一定要正確接上電源端和接地端，不能接反。2.由于集成門電路直接接入輸入端，可能導(dǎo)致出現(xiàn)輸入延遲和干擾的現(xiàn)象。【對(duì)本實(shí)驗(yàn)過程及方法、手段的改進(jìn)建議會(huì)】

8、線路之間注意不要被纏亂影響電路。 報(bào)告評(píng)分： 指導(dǎo)教師簽字：實(shí)驗(yàn)2 數(shù)值比較器、數(shù)據(jù)選擇器【實(shí)驗(yàn)名稱】數(shù)值比較器、數(shù)據(jù)選擇器【實(shí)驗(yàn)學(xué)時(shí)】4學(xué)時(shí)【實(shí)驗(yàn)?zāi)康摹?掌握數(shù)值比較器和數(shù)據(jù)選擇器的邏輯功能。 學(xué)習(xí)組合邏輯電路的設(shè)計(jì)及測(cè)試方法?！緦?shí)驗(yàn)內(nèi)容】 用7486和7400、7404搭出一位數(shù)值比較器電路，畫出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算。 利用74153選擇器實(shí)現(xiàn)多數(shù)表決器，要求3個(gè)輸入中有2個(gè)和3個(gè)為1時(shí)，輸出Y為高電平，否則Y為低電平。畫出實(shí)驗(yàn)電路圖，并簡(jiǎn)述實(shí)現(xiàn)原理。 用7400、7404、7432實(shí)現(xiàn)上題的多數(shù)表決器?！緦?shí)驗(yàn)設(shè)備】 數(shù)字邏輯實(shí)驗(yàn)箱 導(dǎo)線若干 集成電路：7400、7486、7404

9、、74153【實(shí)驗(yàn)步驟】1. 用7486和7400、7404搭出一位數(shù)值比較器電路，畫出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算。2. 利用74153選擇器實(shí)現(xiàn)多數(shù)表決器，要求3個(gè)輸入中有2個(gè)和3個(gè)為1時(shí)，輸出Y 為高電平，否則Y為低電平。畫出實(shí)驗(yàn)電路圖，并簡(jiǎn)述實(shí)現(xiàn)原理。3. 用7400、7404、7432實(shí)現(xiàn)上題的多數(shù)表決器。思考題：1. 設(shè)計(jì)一個(gè)二位數(shù)值比較器電路。 2. 如果在此基礎(chǔ)上增加一個(gè)主裁判，構(gòu)成四人判決電路，應(yīng)該如何設(shè)計(jì)？即，只有當(dāng)三個(gè)副裁判中多數(shù)贊成且主裁判也贊成時(shí)有效。做出其真值表并設(shè)計(jì)組合電路。【實(shí)驗(yàn)原理】1) 幾條重要的邏輯代數(shù)定理如表2.1所示。2) 一位數(shù)值比較器的真值表如表2

10、.2所示。根據(jù)其真值表，化簡(jiǎn)其邏輯表達(dá)式，并將其轉(zhuǎn)化成為異或、與非的形式，按照要求搭建電路。輸出接發(fā)光二極管，輸入接開關(guān)。記錄下比較結(jié)果。由此可以得出LGM的邏輯表達(dá)式：=由此設(shè)計(jì)電路圖如下：&1L 11 A G B 1& M 3）數(shù)據(jù)選擇器是一種能接受多個(gè)數(shù)據(jù)輸入，而一次只允許一個(gè)數(shù)據(jù)輸出的邏輯部件。它的功能是根據(jù)譯碼條件選擇通道，傳送數(shù)據(jù)。雙4選1數(shù)據(jù)選擇器74153的引腳圖如圖2.1所示。 其中，AD為數(shù)據(jù)輸入端，Y為輸出端，S1、S0稱為地址輸入端。S1、S0的狀態(tài)起著從4路輸入數(shù)據(jù)中選擇哪1路輸出的作用。Gn為使能端，低電平有效，Gn=0時(shí)，數(shù)據(jù)選擇器工作；Gn=1時(shí)，電路被禁止，輸

11、出0，輸出狀態(tài)與輸入數(shù)據(jù)無關(guān)。注意S1、S0地址在集成塊中由2個(gè)4選1共用，高位為S1，低位為S0，S1S0=01時(shí)，Y=B，S1S0=10時(shí)，Y=C。 其真值表如表2.3所示。 4）判決電路真值表 真值表如表2.4所示，根據(jù)真值表得到邏輯關(guān)系式如下：74153的輸出邏輯表達(dá)式如下：74153的輸出邏輯表達(dá)式如下： 令P1=S1，P2=S0，將以上兩個(gè)等式進(jìn)行比對(duì)，可以得到： A=0 B=C=P3 D=1 根據(jù)上述分析即可畫出3人判決電路的邏輯組合電路。 電路圖如下：YP10P31P3D1D2 ZD3 A1 A0P23) 用7400、7404、7432實(shí)現(xiàn)上題的多數(shù)表決器。由：可以設(shè)計(jì)電路圖如

12、下：1& P1 P2 11& Y 11&P3Y 思考：如何設(shè)計(jì)一個(gè)2位數(shù)值比較器電路？ 設(shè)計(jì)一個(gè)二位數(shù)值比較器真值表：A0B0A1B1LGM0000010000100100100010011001010010001010100110001011100110001001001100101001010110011100100110110011101001111010卡諾圖如下：對(duì)于L：A0B0A1B100011110000000011000111101101100所以：對(duì)于G：A0B0A1B100011110001000010100110010100001顯然：對(duì)于MA0B0A1B10001111

13、0000111010011110000100010所以思考：如果在此基礎(chǔ)上增加一個(gè)主裁判，構(gòu)成四人判決電路，應(yīng)該如何設(shè)計(jì)？即，只有當(dāng)三個(gè)副裁判中多數(shù)贊成且主裁判也贊成時(shí)有效。做出其真值表并設(shè)計(jì)組合電路。設(shè)計(jì)：在原有的三位表決器基礎(chǔ)上增加一個(gè)輸入，與原表決器的輸出做與運(yùn)算，即可實(shí)現(xiàn)四人判決功能。真值表：P1P2P3P4(主)Y00000001000100001100100001010011000111000001000110010100111110010101111101111111從真值表中可以看出加入主裁判后只需在原來基礎(chǔ)上求一下與主裁判真值的邏輯值。所以組合電路設(shè)計(jì)： P41&0P3 YP

14、31 P1 P2【實(shí)驗(yàn)數(shù)據(jù)及結(jié)果分析】1） 一位數(shù)值比較器：ABLGM00滅亮滅01滅滅亮10亮滅滅11滅亮滅與之前的真值表數(shù)據(jù)完全相同2）3位多數(shù)表決器P1P2P3Y000滅001滅010滅011亮100滅101亮110亮111亮與真值表完全相同2） 四位表決器P1P2P3P4（主）Y0000滅0010滅0100滅0110滅1000滅1010滅1100滅1110滅0001滅0011滅0101滅0111亮1001滅1011亮1101亮1111亮【實(shí)驗(yàn)結(jié)論】74153雙4選1數(shù)據(jù)選擇器提供了很方便的數(shù)據(jù)選擇，很好的驗(yàn)證了3、4人判決電路。通過對(duì)數(shù)值比較器和數(shù)據(jù)選擇器的測(cè)試，設(shè)計(jì)和實(shí)現(xiàn)，對(duì)集成電路

15、數(shù)值比較器和數(shù)據(jù)選擇器有了一定的熟悉，為進(jìn)一步借助數(shù)值比較器和數(shù)據(jù)選擇器的實(shí)驗(yàn)打下了基礎(chǔ)?！究偨Y(jié)及心得體會(huì)】 數(shù)值比較器和數(shù)據(jù)選擇器作為基本的組合邏輯電路，可以實(shí)現(xiàn)大部分邏輯表達(dá)式。在做74153雙4選1數(shù)據(jù)選擇器的實(shí)驗(yàn)時(shí)一定要注意你選擇的是G0還是G1，這決定了你從哪能輸入以及從哪有輸出。【對(duì)本實(shí)驗(yàn)過程及方法、手段的改進(jìn)建議會(huì)】注意理論的研究與實(shí)際聯(lián)系。 報(bào)告評(píng)分： 指導(dǎo)教師簽字：實(shí)驗(yàn)3 計(jì)數(shù)器的應(yīng)用【實(shí)驗(yàn)名稱】計(jì)數(shù)器的應(yīng)用【實(shí)驗(yàn)學(xué)時(shí)】4學(xué)時(shí)【實(shí)驗(yàn)?zāi)康摹空莆杖我膺M(jìn)制計(jì)數(shù)器的構(gòu)成方法。掌握集成二進(jìn)制同步計(jì)數(shù)器74161的邏輯功能。學(xué)習(xí)組合邏輯電路的設(shè)計(jì)及測(cè)試方法?！緦?shí)驗(yàn)內(nèi)容】用74161搭建一

16、個(gè)60進(jìn)制計(jì)數(shù)器電路，并將結(jié)果輸出到7段數(shù)碼管顯示出來，畫出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算?！緦?shí)驗(yàn)設(shè)備】數(shù)字邏輯實(shí)驗(yàn)箱示波器萬用表集成電路：74161、7400、7404【實(shí)驗(yàn)步驟】用74161搭建一個(gè)60進(jìn)制計(jì)數(shù)器電路，并將結(jié)果輸出到7段數(shù)碼管顯示出來，畫出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算。思考：如何實(shí)現(xiàn)技術(shù)暫停?！緦?shí)驗(yàn)原理】1） 集成4位二進(jìn)制同步計(jì)數(shù)器74161的引腳圖如圖3.1所示。 圖3.1 74161引腳圖 其中，CP是輸入技術(shù)脈沖（上升沿有效），CR是清零端，LD是置數(shù)控制端 ，CTp和CTt是計(jì)數(shù)器工作狀態(tài)控制端，D0D3是并行輸入數(shù)據(jù)端，CO是進(jìn)位信號(hào)端，Q0Q3是計(jì)數(shù)器狀態(tài)輸出端

17、。（見教材P140） 2）74161性能特點(diǎn)可以直接清零（不需CP脈沖配合），又稱強(qiáng)迫置零數(shù)據(jù)可以并行預(yù)置，但需CP上升沿配合可進(jìn)行二進(jìn)制同步計(jì)數(shù)具有進(jìn)位輸出信號(hào)，可以串接計(jì)數(shù)使用內(nèi)部采用JK觸發(fā)器單元計(jì)數(shù)當(dāng)進(jìn)位輸出Q3Q2Q1Q0=1111時(shí)，產(chǎn)生進(jìn)位輸出，CO=1，當(dāng)下一個(gè)CP上升沿到來之時(shí)，內(nèi)部4個(gè)觸發(fā)器均翻轉(zhuǎn)為0，計(jì)數(shù)器重新開始計(jì)數(shù)。3）任意進(jìn)制計(jì)數(shù)方法反饋預(yù)置數(shù)法 該法是用譯碼電路（門電路）檢測(cè)計(jì)數(shù)器的狀態(tài)，當(dāng)計(jì)數(shù)器到達(dá)被檢測(cè)的狀態(tài)時(shí)，譯碼電路輸出低電平或高電平，將其反饋到計(jì)數(shù)器的預(yù)置數(shù)端，使預(yù)置數(shù)端出現(xiàn)有效電平。 利用預(yù)置數(shù)端的異步/同步預(yù)置功能，將數(shù)據(jù)輸入端所加的預(yù)置數(shù)裝入計(jì)數(shù)器

18、，從而實(shí)現(xiàn)預(yù)定模數(shù)的計(jì)數(shù)。該實(shí)驗(yàn)設(shè)計(jì)思路用74161構(gòu)成60進(jìn)制計(jì)數(shù)器，需要將兩片74161進(jìn)行級(jí)聯(lián)，分別作為十位和個(gè)位的計(jì)數(shù)。其中，個(gè)位完成十進(jìn)制計(jì)數(shù)，需要對(duì)Q3Q2Q1Q0=1001進(jìn)行譯碼，即當(dāng)計(jì)數(shù)器計(jì)數(shù)到第9個(gè)時(shí)鐘脈沖時(shí)，個(gè)位計(jì)數(shù)器的預(yù)置數(shù)端得到有效低電平，當(dāng)?shù)?0個(gè)時(shí)鐘脈沖到來時(shí)，預(yù)置數(shù)端出現(xiàn)有效低電平，將數(shù)據(jù)輸入端的0000送入計(jì)數(shù)器，同時(shí)，還應(yīng)當(dāng)使得十位計(jì)數(shù)器開始進(jìn)行加法計(jì)數(shù)。由于十位計(jì)數(shù)器需要對(duì)Q3Q2Q1Q0=0101進(jìn)行譯碼，即當(dāng)計(jì)數(shù)器計(jì)數(shù)到第5個(gè)時(shí)鐘脈沖時(shí)，十位計(jì)數(shù)器的預(yù)置數(shù)端得到有效低電平，當(dāng)?shù)?個(gè)時(shí)鐘脈沖到來時(shí)，預(yù)置數(shù)端出現(xiàn)有效低電平，將數(shù)據(jù)輸入端的0000送入計(jì)數(shù)器

19、。控制十位計(jì)數(shù)器的加法計(jì)數(shù)，需要對(duì)CTp或CTt端進(jìn)行控制，兩者只要其中一個(gè)為低電平時(shí)，十位計(jì)數(shù)器均可處于數(shù)據(jù)保持狀態(tài)。因此，在對(duì)個(gè)位計(jì)數(shù)器輸出數(shù)據(jù)Q3Q2Q1Q0=1001進(jìn)行譯碼的同時(shí)，信號(hào)Q3Q0可作為十位計(jì)數(shù)器工作狀態(tài)控制信號(hào)。工作計(jì)數(shù)脈沖可以采用同步脈沖的形式，即個(gè)位計(jì)數(shù)器和十位計(jì)數(shù)器可以采用相同的脈沖信號(hào)源。工作脈沖選擇實(shí)驗(yàn)箱上頻率為1HZ的固定脈沖，完成60秒時(shí)間計(jì)時(shí)。綜上所述，電路圖如下：1&“1”“1”Vcc C0 Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GNDVcc C0 Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D

20、2 D3 CTP GNDCRCPD0 D1 D2 D3 CTP GND“1”“1”“1”CP暫停功能只需在CP端加一個(gè)控制開關(guān)。電路圖如下：1&“1”“1”Vcc C0 Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GNDVcc C0 Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GNDCRCPD0 D1 D2 D3 CTP GND“1”“1”“1”1&CPX【實(shí)驗(yàn)數(shù)據(jù)及結(jié)果分析】按圖中電路圖搭好電路后，接上數(shù)碼管和1HZ脈沖信號(hào)，發(fā)現(xiàn)數(shù)碼管正確計(jì)數(shù)，到59后變?yōu)?。結(jié)果分析：對(duì)于74161來說，將16進(jìn)制計(jì)數(shù)器變?yōu)樾∮?6進(jìn)

21、制計(jì)數(shù)器的方法有兩種，一種是將輸出信號(hào)經(jīng)門電路處理后反饋到異步清零端CR，另一種是反饋到置數(shù)端LD，它們的區(qū)別如下：（以10進(jìn)制計(jì)數(shù)器為例） 接到CR端時(shí)，需要在計(jì)數(shù)器數(shù)到10之后置零，即將1010的Q3和Q1作與非接入CR。 接到LD是，需在計(jì)數(shù)到9之后置零，即將1001的Q3和Q0 作與非接入LD。 CR是異步清零，也就是說收到信號(hào)后立即清零，不會(huì)等CP發(fā)生改變，而LD需要等到下一個(gè)上升沿到來時(shí)才清零。因此，對(duì)于十位數(shù)，不能采用LD清零的方式（因?yàn)?9之后不能出現(xiàn)60，只能是00）【實(shí)驗(yàn)結(jié)論】 本實(shí)驗(yàn)通過反饋歸零法或反饋置數(shù)法很好的實(shí)現(xiàn)了60進(jìn)制。本實(shí)驗(yàn)通過對(duì)計(jì)數(shù)器的測(cè)試，設(shè)計(jì)和實(shí)現(xiàn)，達(dá)到

22、了熟練使用同步計(jì)數(shù)器的目的，為進(jìn)一步的實(shí)驗(yàn)打下了基礎(chǔ)。【總結(jié)及心得體會(huì)】本實(shí)驗(yàn)重點(diǎn)是搞清楚CR清零和LD置零的區(qū)別，這也是集成計(jì)數(shù)器的一個(gè)很重要的特征?！緦?duì)本實(shí)驗(yàn)過程及方法、手段的改進(jìn)建議會(huì)】本實(shí)驗(yàn)設(shè)計(jì)60進(jìn)制時(shí)在選取不同的清零方式（同步、異步）就有不同的電路，效果一樣。 報(bào)告評(píng)分： 指導(dǎo)教師簽字：實(shí)驗(yàn)4 簡(jiǎn)易數(shù)字式頻率計(jì)【實(shí)驗(yàn)名稱】簡(jiǎn)易數(shù)字式頻率計(jì)【實(shí)驗(yàn)學(xué)時(shí)】4學(xué)時(shí)【實(shí)驗(yàn)?zāi)康摹空莆绽眉啥M(jìn)制同步計(jì)數(shù)器74161的邏輯功能構(gòu)成任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法。學(xué)習(xí)簡(jiǎn)易數(shù)字式頻率計(jì)的設(shè)計(jì)及測(cè)試方法?！緦?shí)驗(yàn)內(nèi)容】1、用兩片74161構(gòu)成100進(jìn)制計(jì)數(shù)器2、參考教材P105習(xí)題10，設(shè)計(jì)一個(gè)單脈沖發(fā)生器

23、（參考圖2），3、組合成一個(gè)簡(jiǎn)易數(shù)字式頻率計(jì)。 【實(shí)驗(yàn)設(shè)備】數(shù)字邏輯實(shí)驗(yàn)箱集成電路：74161、7400、7404【實(shí)驗(yàn)步驟】1、用兩片74161構(gòu)成100進(jìn)制計(jì)數(shù)器2、參考教材P105習(xí)題10，設(shè)計(jì)一個(gè)單脈沖發(fā)生器（參考圖2），其脈沖寬度與手按按鈕時(shí)間長(zhǎng)短無關(guān)與兩次按鈕時(shí)間間隔無關(guān)，僅與時(shí)鐘脈沖頻率f1有關(guān)，且有以下關(guān)系：3、在上述兩電路工作正常后，按下圖1所示組合成一個(gè)簡(jiǎn)易數(shù)字式頻率計(jì)。圖中f1是基準(zhǔn)信號(hào)頻率為1HZ，f2是待檢測(cè)信號(hào)，0-1按鈕是手動(dòng)開關(guān)。4、簡(jiǎn)易數(shù)字式頻率計(jì)功能：按下0-1按鈕，閘門控制信號(hào)產(chǎn)生輸出兩路信號(hào)，一路信號(hào)對(duì)計(jì)數(shù)器清零，一路輸出寬度為的單脈沖。在閘門控制信號(hào)時(shí)

24、間內(nèi)，閘門打開，計(jì)數(shù)器對(duì)f2計(jì)數(shù)。數(shù)碼顯示的數(shù)值即為f2的頻率，并保留至重新按下按鈕時(shí)為止。【實(shí)驗(yàn)原理】1） 集成4位二進(jìn)制同步計(jì)數(shù)器74161的引腳圖如圖3.1所示。 圖3.1 74161引腳圖 其中，CP是輸入技術(shù)脈沖（上升沿有效），CR是清零端，LD是置數(shù)控制端 ，CTp和CTt是計(jì)數(shù)器工作狀態(tài)控制端，D0D3是并行輸入數(shù)據(jù)端，CO是進(jìn)位信號(hào)端，Q0Q3是計(jì)數(shù)器狀態(tài)輸出端。（見教材P140） 2）74161性能特點(diǎn)可以直接清零（不需CP脈沖配合），又稱強(qiáng)迫置零數(shù)據(jù)可以并行預(yù)置，但需CP上升沿配合可進(jìn)行二進(jìn)制同步計(jì)數(shù)具有進(jìn)位輸出信號(hào)，可以串接計(jì)數(shù)使用內(nèi)部采用JK觸發(fā)器單元計(jì)數(shù)當(dāng)進(jìn)位輸出Q3

25、Q2Q1Q0=1111時(shí)，產(chǎn)生進(jìn)位輸出，CO=1，當(dāng)下一個(gè)CP上升沿到來之時(shí)，內(nèi)部4個(gè)觸發(fā)器均翻轉(zhuǎn)為0，計(jì)數(shù)器重新開始計(jì)數(shù)。3）任意進(jìn)制計(jì)數(shù)方法反饋預(yù)置數(shù)法 該法是用譯碼電路（門電路）檢測(cè)計(jì)數(shù)器的狀態(tài)，當(dāng)計(jì)數(shù)器到達(dá)被檢測(cè)的狀態(tài)時(shí)，譯碼電路輸出低電平或高電平，將其反饋到計(jì)數(shù)器的預(yù)置數(shù)端，使預(yù)置數(shù)端出現(xiàn)有效電平。 利用預(yù)置數(shù)端的異步/同步預(yù)置功能，將數(shù)據(jù)輸入端所加的預(yù)置數(shù)裝入計(jì)數(shù)器，從而實(shí)現(xiàn)預(yù)定模數(shù)的計(jì)數(shù)。該實(shí)驗(yàn)設(shè)計(jì)思路用74161構(gòu)成60進(jìn)制計(jì)數(shù)器，需要將兩片74161進(jìn)行級(jí)聯(lián)，分別作為十位和個(gè)位的計(jì)數(shù)。其中，個(gè)位完成十進(jìn)制計(jì)數(shù)，需要對(duì)Q3Q2Q1Q0=1001進(jìn)行譯碼，即當(dāng)計(jì)數(shù)器計(jì)數(shù)到第9個(gè)時(shí)鐘脈沖時(shí)，個(gè)位計(jì)數(shù)器的預(yù)置數(shù)端得到有效低電平，當(dāng)?shù)?0個(gè)時(shí)鐘脈沖到來時(shí)，預(yù)置數(shù)端出現(xiàn)有效低電平，將數(shù)據(jù)輸入端的0000送入計(jì)數(shù)器，同時(shí)，還應(yīng)當(dāng)使得十位計(jì)數(shù)器開始進(jìn)行