組合邏輯電路設(shè)計(jì)(第五章)

1、第五章組合邏輯電路的設(shè)計(jì)5.1門(mén)電路5.2編碼器5.3優(yōu)先級(jí)編碼器5.4解碼器5.5多路復(fù)用器5.6數(shù)字比較器5.7加法器在前幾章中，分別介紹了VHDL語(yǔ)言的語(yǔ)句和語(yǔ)法以及用VHDL語(yǔ)言設(shè)計(jì)硬件電路的基本方法。5.1門(mén)和2輸入異或門(mén)的邏輯表達(dá)式如下：2輸入異或門(mén)的邏輯符號(hào)如圖所示，真值表如下表所示：a b y 0 0 0 0 1 1 1 0 1 1 1 0、例3360異或門(mén)由行為描述(根據(jù)邏輯表達(dá)式)庫(kù)IEEE設(shè)計(jì)；使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164。全部；實(shí)體xor2_v1是端口(標(biāo)準(zhǔn)邏輯中的a，b:y:輸出標(biāo)準(zhǔn)邏輯)；結(jié)束xor2_v1。xor2_v1的體系結(jié)構(gòu)行為是開(kāi)始y=異或b

2、；結(jié)束行為；例：異或門(mén)(根據(jù)真值表)以數(shù)據(jù)流描述的方式設(shè)計(jì)的庫(kù)IEEE使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164。全部；實(shí)體xor2_v2是端口(標(biāo)準(zhǔn)邏輯中的a，b:y:輸出標(biāo)準(zhǔn)邏輯)；結(jié)束xor2_v2。xor2_v2的體系結(jié)構(gòu)數(shù)據(jù)流是開(kāi)始進(jìn)程(a，b)變量梳：標(biāo)準(zhǔn)邏輯向量(1向下0)；開(kāi)始梳：=a，情況梳為00=y y y y y=X時(shí)；結(jié)案；結(jié)束流程；結(jié)束數(shù)據(jù)流；模擬雙輸入異或門(mén)波形，5.2編碼器，用一組二進(jìn)制碼按一定規(guī)則表示給定的字母、數(shù)字、符號(hào)等信息的方法稱(chēng)為編碼，能實(shí)現(xiàn)這種編碼功能的邏輯電路稱(chēng)為編碼器。，I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 0 0 0

3、0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 1、8、8線(xiàn)3線(xiàn)編碼器真值表，輸入輸出，8線(xiàn)3線(xiàn)編碼器邏輯表達(dá)式：A2=I4 I5 I6 I7 A1

4、=I2 I3 I6 I7 A0=I1 I3 I5 I7，例：采用行為描述方式的8線(xiàn)3線(xiàn)編碼器極高密度脂蛋白源代碼（依據(jù)邏輯表達(dá)式)，圖書(shū)館電氣電子工程師學(xué)會(huì)； 使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164 .全部；實(shí)體代碼83_v1是端口（標(biāo)準(zhǔn)邏輯中的I0、I1、I2、I3、I4、I5、I6、I7:A0、A1、A2:輸出標(biāo)準(zhǔn)邏輯)；結(jié)束代碼v1(_ v)編碼器83_v1的體系結(jié)構(gòu)行為開(kāi)始，A2=I4或I5或I6或i7；A1=I2或I3或I6或i7；A0=I1或I3或I5或i7；結(jié)束行為；采用行為描述方式的8線(xiàn)3線(xiàn)編碼器仿真波形，例：采用數(shù)據(jù)流描述方式的8線(xiàn)3線(xiàn)編碼器極高密度脂蛋白源代碼（依據(jù)真值

5、表)，圖書(shū)館電氣電子工程師學(xué)會(huì)；使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164 .全部；實(shí)體代碼83_v2是端口（標(biāo)準(zhǔn)邏輯向量中的I:向下0)；A:輸出標(biāo)準(zhǔn)邏輯向量(2下0)；結(jié)束代碼_ v2代碼83_v2的體系結(jié)構(gòu)數(shù)據(jù)流是開(kāi)始過(guò)程開(kāi)始，情況i是當(dāng)10000000=A A A A A A A A=000結(jié)案；結(jié)束流程；結(jié)束數(shù)據(jù)流；采用數(shù)據(jù)流描述方式的8線(xiàn)3線(xiàn)編碼器仿真波形（總線(xiàn)顯示方式)，5.3優(yōu)先編碼器，EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 0 0 0 1 0 1 0 1 0 1 0

6、 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1，輸入輸出、74148優(yōu)先編碼器真值表（反碼

7、編碼方案)，各輸出端的邏輯方程，以74148邏輯表達(dá)式為依據(jù)，按行為描述方式編寫(xiě)的極高密度脂蛋白源代碼如下：圖書(shū)館電氣電子工程師學(xué)會(huì)； 使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164 .全部；實(shí)體優(yōu)先級(jí)代碼83_v1是端口（標(biāo)準(zhǔn)邏輯中的I7、I6、I5、I4、I3、I2、I1、I0 :標(biāo)準(zhǔn)邏輯；A2、A1、A0:輸出標(biāo)準(zhǔn)邏輯；輸出標(biāo)準(zhǔn)邏輯)；END prioritycoder83 _ v1優(yōu)先級(jí)代碼83_v1的體系結(jié)構(gòu)行為開(kāi)始于A2=EI或(I7和I6以及I5和i4)；A1=EI或(I7和I6以及I3和I2)或(I7和I6而不是I5)或(I7和I6而不是i4)；A0=EI或(I7而非I6)或(I7

8、和I5而非I4)或(I7和I5以及I3和I1)或(I7和I5以及I3而非I2)；一般事務(wù)=行政或(I7和I6和I5和I4和I3和I2以及I1和i0)；行政=行政或否(I7和I6和I5和I4和I3和I2以及I1和i0)；結(jié)束行為；74148優(yōu)先編碼器的仿真波形，注意：采用數(shù)據(jù)流編寫(xiě)優(yōu)先編碼器時(shí)，因?yàn)闃O高密度脂蛋白語(yǔ)言目前還不能描述任意項(xiàng)，即下面的語(yǔ)句形式是非法的：當(dāng) 0XXXXXXX =A= 000因此不能用情況語(yǔ)句來(lái)描述74148 .采用如果語(yǔ)句對(duì)74148進(jìn)行了邏輯描述如下*圖書(shū)館電氣和電子工程學(xué)院；使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164 .全部；實(shí)體優(yōu)先級(jí)代碼83_v2是端口（標(biāo)準(zhǔn)邏輯

9、向量中的I:向下0)；標(biāo)準(zhǔn)邏輯；A:輸出標(biāo)準(zhǔn)邏輯向量(2下降0)；輸出標(biāo)準(zhǔn)邏輯)；END prioritycoder83 _ v2優(yōu)先碼83_v2的體系結(jié)構(gòu)數(shù)據(jù)流是開(kāi)始進(jìn)程(EI，1)如果(EI=1)則A=111開(kāi)始；GS=1；環(huán)氧乙烷=1；ELSIF(輸入=111111111，輸入=0)然后輸入=111；GS=1；環(huán)氧乙烷=0。ELSIF(1(7)=0且EI=0)則a=000 GS=0；環(huán)氧乙烷=1；ELSIF(1(6)=0，EI=0)則a=001 GS=0；環(huán)氧乙烷=1；ELSIF(1(5)=0，EI=0)則a=010 GS=0；環(huán)氧乙烷=1；ELSIF(1(4)=0且EI=0)則a=01

10、1 GS=0；環(huán)氧乙烷=1；ELSIF(1(3)=0，EI=0)則a=100GS=0；環(huán)氧乙烷=1；ELSIF(1(2)=0，EI=0)則A=101GS高斯=0；環(huán)氧乙烷=1；ELSIF (I(1)=0且EI=0)則a=110 GS=0；環(huán)氧乙烷=1；否則(I(0)=0且EI=0)則a=111 GS=0；環(huán)氧乙烷=1；結(jié)束中頻；結(jié)束流程；結(jié)束數(shù)據(jù)流；74148優(yōu)先編碼器的仿真波形（總線(xiàn)方式)，5.4譯碼器，G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 1

11、 1 1 1 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1

12、 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0、1 1 1 1 1 1 1 1 1 1 0、1 1 1 1 1 1 1 1 1 1 0、1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1輸入輸出，3線(xiàn)8線(xiàn)譯碼器74138真值表，按數(shù)據(jù)流描述方式編寫(xiě)的3線(xiàn)8線(xiàn)譯碼器74138VHDL源代碼，圖書(shū)館電氣電子工程師學(xué)會(huì)； 使用電氣和電子工程師協(xié)會(huì)。標(biāo)準(zhǔn)邏輯1164 .全部；實(shí)體解碼器138_v2是端口（標(biāo)準(zhǔn)邏輯中的G1、G2A、G2B:標(biāo)準(zhǔn)邏輯向量中的a :(2向下0)；Y:輸出標(biāo)準(zhǔn)邏輯向量(7下0)；結(jié)束解碼器_ v2解碼器138_v2的體系結(jié)

13、構(gòu)數(shù)據(jù)流是開(kāi)始過(guò)程(G1、G2A、G2B、A)如果(G1=1，G2A=0，G2B=0)則開(kāi)始，情況A是000=Y Y Y Y Y Y Y Y=01111111結(jié)案；否則Y=11111111結(jié)束中頻；結(jié)束流程；目標(biāo)數(shù)據(jù)流，總線(xiàn)顯示方式的3線(xiàn)8線(xiàn)譯碼器74138仿真波形圖、5.5多路選擇器，使能地址選擇Y Y b G A2 A1 A0 1 0 1 0 0 0 0 D0 0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 0 1 0 0 D4 D4 0 1 0 1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7、7、8、1 0、1 0、1 0、1 0、1 0、1 0、1 0、10、10、10、10、10、10、10、10、10、10、10、