歷年考研計(jì)算機(jī)組成原理真題.ppt

1、李廣順曲阜師范大學(xué)計(jì)算機(jī)科學(xué)學(xué)院電子郵箱：計(jì)算機(jī)組成原理考試真題，電話： 1356337653，計(jì)算機(jī)組成原理考試真題，2009年11期。馮諾依曼計(jì)算機(jī)中的指令和數(shù)據(jù)以二進(jìn)制形式存儲在存儲器中。中央處理器根據(jù)：(1)指令操作碼的解碼結(jié)果，(2)指令和數(shù)據(jù)的尋址方式，(3)指令周期的不同階段，(4)指令和數(shù)據(jù)所在的存儲單元來區(qū)分它們。12.C語言程序運(yùn)行在32位機(jī)器上。程序中定義了三個變量xyz，其中x和z是整型，y是短型。當(dāng)x=127，Y=-9時，在執(zhí)行賦值語句z=x y之后，x，Y和Z的值是()(a) x=000007fh，y=fff9h，Z=0000076h(b)x=0000007 FH，

2、y=fff9h，z=ffff Z=ffff0076h (d) x=000007fh，y=fff7h，Z=0000077h浮點(diǎn)加法和減法過程通常包括順序和尾數(shù)運(yùn)算、歸一化、舍入和溢出判斷的步驟。用補(bǔ)碼表示浮點(diǎn)數(shù)的順序碼和尾數(shù)，數(shù)字分別為5位和7位(均包含2位符號)。用浮點(diǎn)加法計(jì)算X和Y的結(jié)果是()(a)001111100010(b)0011100010(c)01000001001(d)溢出。14.一臺計(jì)算機(jī)有16個高速緩存塊，采用雙向集合關(guān)聯(lián)映射(即每組2個塊)。每個主存儲塊大小為32字節(jié)，按字節(jié)尋址。單元129所在的主存儲塊應(yīng)該被加載到高速緩存組號()(A)0 (B)2 (C)4 (D)6 1

3、5中。計(jì)算機(jī)的主存容量是64KB，其中只讀存儲器區(qū)是4KB，其余是隨機(jī)存取存儲器區(qū)，用字節(jié)尋址。為了設(shè)計(jì)具有2K8位只讀存儲器芯片和4K4位隨機(jī)存取存儲器芯片的存儲器，上述規(guī)格的只讀存儲器芯片和隨機(jī)存取存儲器芯片的數(shù)量是()(A)1、15 (B)2、15 (C)1、30 (D)2、30、16。某個機(jī)器字長度為16位，主存按字節(jié)尋址，傳輸指令采用相對尋址。假設(shè)當(dāng)提取指令時，計(jì)算機(jī)自動為提取的每個字節(jié)加1。如果一個轉(zhuǎn)移指令的主存地址是2000H，而相對位移域的內(nèi)容是06H，那么成功轉(zhuǎn)移后轉(zhuǎn)移指令的目標(biāo)地址是()(A)2006H(B)2007H(C)2008H(D)2009H 17在下面關(guān)于RISC

4、的描述中，錯誤是()(A)RISC一般采用微程序控制器(B)RISC大多數(shù)指令是在一個時鐘周期內(nèi)完成的(C)RISC比CISC (D)有更多的內(nèi)部通用寄存器18計(jì)算機(jī)的指令流水線由四個功能段組成，指令流經(jīng)每個功能段的時間(忽略功能段之間的緩沖時間)分別為90納秒、80納秒、70納秒和60納秒，因此該計(jì)算機(jī)的中央處理器時鐘周期至少為()90納秒、80納秒、70納秒和60納秒。 與微程序控制器相比，硬連線控制器的特點(diǎn)是：(1)指令修改和擴(kuò)展指令功能容易，(2)指令執(zhí)行速度慢但困難，(3)指令執(zhí)行速度快，(4)指令執(zhí)行速度快，難以修改和擴(kuò)展指令功能。20假設(shè)一條系統(tǒng)總線在一個總線周期內(nèi)并行傳輸4字節(jié)

5、的信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10兆赫茲。那么總線帶寬是()(a)10mb/s(b)20mb/s(c)40mb/s(d)80mb/s 21。假設(shè)計(jì)算機(jī)的存儲系統(tǒng)由高速緩存和主存儲器組成，并且程序在執(zhí)行期間訪問存儲器1000次，其中訪問高速緩存未命中(未命中)50次。那么緩存的命中率是()(A)5% (B)9.5% (C)50% (D)95% 22在下列選項(xiàng)中，可能導(dǎo)致外部中斷的事件是()(A)鍵盤輸入，(B)除數(shù)是0 (C)浮點(diǎn)運(yùn)算下溢，(D)訪問丟失的頁面，以及(II)。綜合問題40假設(shè)外設(shè)的數(shù)據(jù)傳輸速率為0.5MB/s，數(shù)據(jù)以中斷方式傳輸?shù)街鳈C(jī)，傳輸單位為32位。相應(yīng)

6、的中斷服務(wù)程序包含18條指令，中斷服務(wù)的其他開銷相當(dāng)于兩條指令的執(zhí)行時間。請回答以下問題，并詢問計(jì)算過程。(1)在中斷模式下，外設(shè)輸入/輸出占用了多少百分比的中央處理器時間？(2)當(dāng)外設(shè)的數(shù)據(jù)傳輸速率達(dá)到5MB/s時，采用直接存儲器存取方式傳輸數(shù)據(jù)。假設(shè)每個直接存儲器存取傳輸?shù)拇笮?000字節(jié)，直接存儲器存取預(yù)處理和后處理的總開銷為500個時鐘周期，那么這個外設(shè)輸入/輸出占用的中央處理器時間百分比是多少？(假設(shè)DMA和CPU之間不存在內(nèi)存訪問沖突)，44(13點(diǎn))計(jì)算機(jī)的字長為16位，采用16位定長指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)路徑結(jié)構(gòu)如圖所示。圖中所有控制信號為1時有效，為0時無效。例如，控制信號M

7、DRinE為1，這意味著允許數(shù)據(jù)從數(shù)據(jù)庫進(jìn)入多學(xué)科設(shè)計(jì)報(bào)告；MDRin為1，這意味著允許數(shù)據(jù)從內(nèi)部總線進(jìn)入MDR。假設(shè)MAR的輸出總是被啟用。加法指令“ADD(R1)，R0”的功能是(R0) (R1)(R1)，即將R0中的數(shù)據(jù)和R1內(nèi)容所指示的主存儲單元中的數(shù)據(jù)相加，并將結(jié)果發(fā)送到R1內(nèi)容所指示的主存儲單元中保存。下表給出了指令提取和解碼階段中每個節(jié)拍(時鐘周期)的功能和有效控制信號。請按表中描述的形式列出指令執(zhí)行階段各節(jié)拍的功能和有效控制信號。2010年計(jì)算機(jī)組成原理真題，12。在下列選項(xiàng)中，縮短程序執(zhí)行時間的措施有：(1)增加中央處理器時鐘頻率；2.優(yōu)化數(shù)據(jù)傳遞結(jié)構(gòu)；3編譯和優(yōu)化程序a。只

8、有1和2 B。只有1和3 C。只有2和3d。1，2，3 13。假設(shè)有4個帶有8位補(bǔ)碼的整數(shù)來表示r1=FEH，r2=F2H，r3=90H，r4=F8H。如果運(yùn)算結(jié)果存儲在8位寄存器中，以下運(yùn)算將溢出：(a)R1 * r2b。R2 * r3c。R1 * r4d。R2 * R4。14.假設(shè)變量I、f和d的數(shù)據(jù)類型是int、float、double (int用補(bǔ)碼表示，float和double用IEEE754單精度和雙精度浮點(diǎn)數(shù)表示)，并且i=785是已知的。F=1.5678e3，d=1.5e100，如果在32位機(jī)器中執(zhí)行以下關(guān)系表達(dá)式，則結(jié)果為真()(I)I=(int)(float)I(ii)f=

9、(float)(int)f(iii)f=(float)(double)f(IV)(d f)-d=f a。僅I和II B。僅I和III C。僅II和iii D。僅III和IV 15。假設(shè)一個8K* 8位的存儲器由幾個2K* 4位的芯片組成，0B1FH所在芯片的最小地址是()0000H B.0600H C.0700H D.0800H，16。以下關(guān)于隨機(jī)存取存儲器和只讀存儲器的陳述是正確的：(1)隨機(jī)存取存儲器是易失性存儲器，只讀存儲器是非易失性存儲器，隨機(jī)存取存儲器和只讀存儲器用于隨機(jī)存取的信息訪問，隨機(jī)存取存儲器和只讀存儲器可用作高速緩存，只讀存儲器需要刷新。僅第一和第二部分。僅第二和第三部分。

10、僅第一、第二、第三部分。僅二、三、四17。以下命令組合不能在一個內(nèi)存訪問過程中發(fā)生：(A)TLB未命中、緩存未命中、頁面未命中、TLB未命中、緩存命中、頁面命中、TLB命中、緩存未命中、頁面命中、TLB命中、緩存命中、頁面未命中，18。在下列寄存器中，匯編語言程序員能看到的是：(1)存儲器地址寄存器(MAR)，程序計(jì)數(shù)器(PC)，存儲器數(shù)據(jù)寄存器(MDR)，指令寄存器(IR) 19。以下情況不會導(dǎo)致指令管道阻塞。數(shù)據(jù)旁路。數(shù)據(jù)相關(guān)。條件傳輸。資源沖突。下列選項(xiàng)中的英文縮寫是總線標(biāo)準(zhǔn)：PCI、CRT、USB、EISA ISA、CPI、VESA、EISA ISA、SCSI、RAM、MIPS D.

11、ISA、EISA、PCI、PCI-Express、21。在單級中斷系統(tǒng)中，中斷服務(wù)程序的執(zhí)行順序是：(1)保護(hù)站點(diǎn)二，打開中斷三，關(guān)閉中斷四，保存斷點(diǎn)五，處理中斷事件六，恢復(fù)站點(diǎn)七，并將中斷返回到。假設(shè)計(jì)算機(jī)的顯示存儲器是由動態(tài)隨機(jī)存取存儲器芯片實(shí)現(xiàn)的。如果顯示分辨率為1600*128KB，色深為24位，幀頻為85HZ，總顯示帶寬的50%用于刷新屏幕，則所需的總顯示內(nèi)存帶寬至少約為(a)245 Mbps b . 979 Mbps c . 1958 Mbps d . 7834 Mbps。采用字長指令格式，指令名稱字段定義如下：分支指令采用相對尋址方式，相對偏移量用補(bǔ)碼表示。尋址方式定義如下：注：

12、(x)表示內(nèi)存地址x或寄存器x的內(nèi)容，請回答以下問題：(1)指令系統(tǒng)最多可以有多少條指令？這臺計(jì)算機(jī)最多有多少個通用寄存器？每個存儲器地址寄存器和存儲器數(shù)據(jù)寄存器至少需要多少位？(2)分支指令的目標(biāo)地址范圍是什么？(3)如果操作碼0010B表示加法運(yùn)算(助記符為add)，寄存器R4和R5的個數(shù)分別為100B和101B，R4的內(nèi)容為1234H，R5的內(nèi)容為5678H，地址1234H和5678H的內(nèi)容為1234H，那么匯編語言為add(R4)，(R5)指令執(zhí)行后，哪些寄存器和存儲位置會改變它們的內(nèi)容？更改的內(nèi)容是什么？44.(12點(diǎn))計(jì)算機(jī)的主內(nèi)存地址空間是256兆字節(jié)，按字節(jié)尋址。指令緩存和數(shù)據(jù)

13、緩存是分開的。共有8條緩存線，每條緩存線大小為64B，數(shù)據(jù)緩存采用直接映射方式。有兩個程序A和B具有相同的功能，它們的偽代碼如下：程序A: int sum_array1() int i，j，sum=0；對于(I=0；i 256I)對于(j=0；j 256j)總和=共同執(zhí)行活動；返回總和；程序B: int sum_array2() int i，j，sum=0；對于(j=0；j 256j)對于(I=0；i 256(一)總和=共同執(zhí)行活動；返回總和；假設(shè)int類型數(shù)據(jù)由32位補(bǔ)碼表示，編譯程序時，I、J和SUM都分布在寄存器中，數(shù)據(jù)A以行優(yōu)先模式存儲，

14、其地址為320(十進(jìn)制數(shù))。請回答以下問題，并要求解釋或計(jì)算過程。(1)如果不考慮用于緩存一致性維護(hù)和替換算法的控制位，數(shù)據(jù)緩存的總?cè)萘渴嵌嗌伲?2)對應(yīng)于陣列元件a031和a11所在的主存儲器塊的高速緩存線號是多少(高速緩存線號從0開始)？(3)程序甲和程序乙的數(shù)據(jù)訪問命令是什么？哪個程序執(zhí)行時間更短？2011，計(jì)算機(jī)組成原理，12在下列選項(xiàng)中，a.mipsb.cpic.ipcd.mflops13浮點(diǎn)型數(shù)據(jù)通常以IEEE 754單精度浮點(diǎn)格式表示。如果編譯器在32位浮點(diǎn)寄存器FR1中分配浮點(diǎn)變量x，并且x=-8.25，那么FR1的內(nèi)容是AC104 0000H BC 242 0000H CC

15、184 0000H DC1C 2 0000H 14。在下列類型的存儲器中，AEPROM BCDROM CDRAM DSRAM不用于隨機(jī)存取。15計(jì)算機(jī)內(nèi)存按字節(jié)尋址，主內(nèi)存地址空間為64MB，32MB的主內(nèi)存由4M8位隨機(jī)存取存儲器芯片組成，因此內(nèi)存地址寄存器MAR的位數(shù)至少為22位、23位、25位、26位、16位偏移尋址，它通過將寄存器的內(nèi)容加到一個正式地址來產(chǎn)生一個有效地址。在下列尋址方式中，間接尋址、基本尋址、相對尋址、索引尋址、機(jī)器有一個標(biāo)志寄存器，包括進(jìn)位/借用標(biāo)志、零標(biāo)志ZF、符號標(biāo)志SF和溢出標(biāo)志OF。條件轉(zhuǎn)移指令bgt(當(dāng)無符號整數(shù)比較大于轉(zhuǎn)移時)的轉(zhuǎn)移條件是ACF OF1B/

16、SF ZF1C/(CF ZF)=1D/(CF SF)=1，18。在下面給出的指令系統(tǒng)的特征中，實(shí)現(xiàn)指令格式規(guī)則、長度一致的指令流水線是有益的。二。指令和數(shù)據(jù)根據(jù)邊界對齊進(jìn)行存儲。三。只有加載/存儲指令可以訪問操作數(shù)。答：僅第一、二、三節(jié)。僅第二、三節(jié)。僅第一、二、三節(jié)假設(shè)未使用高速緩存和指令預(yù)取技術(shù)，并且機(jī)器處于“開放中斷”狀態(tài)。那么，在下面關(guān)于指令執(zhí)行的陳述中，一個中央處理器在每個指令周期中至少訪問存儲器一次是錯誤的。每個指令周期必須大于或等于一個中央處理器時鐘周期。空閑操作指令的指令周期中的任何寄存器的內(nèi)容都不會被改變。當(dāng)前程序可能在每個指令執(zhí)行結(jié)束時被外部中斷中斷，20在系統(tǒng)總線的數(shù)據(jù)線上。不可能發(fā)送指令操作數(shù)C握手(響應(yīng))信號D中斷類型號21。計(jì)算