第9章集成邏輯門電路.ppt

1、第9章 集成邏輯門電路,9.1 TTL與非門 9.2 CMOS集成邏輯門 9.3 集成邏輯門電路的使用 習題九參考答案,這種集成邏輯門的輸入級和輸出級都是由晶體管構(gòu)成，并實現(xiàn)與非功能，所以稱為晶體管晶體管邏輯與非門，簡稱TTL與非門。,9.1 TTL與非門,9.1.1 典型TTL與非門電路 1. 電路組成 圖9.1是典型TTL與非門電路，它由三部分組成：輸入級由多發(fā)射極管V1和電阻R1組成,完成與邏輯功能；中間級由V2、R2、R3組成，其作用是將輸入級送來的信號分成兩個相位相反的信號來驅(qū)動V3和V5管；輸出級由V3、V4、V5、R4和R5組成，其中V5為反相管，V3、V4組成的復合管是V5的有

2、源負載，完成邏輯上的“非”。,圖9.1 典型TTL與非門,2.工作原理 1）當輸入端有低電平時（UiL=0.3V） 在圖9.1所示電路中，假如，輸入信號A為低電平，即UA=0.3V，UB=UC=3.6V（A=0，B=C=1），則對應于A端的V1管的發(fā)射結(jié)導通，V1管基極電壓UB1被鉗位在UB1=UA+UbeA=0.3+0.7=1V。該電壓不足以使V1管集電結(jié)、V2及V5管導通，所以V2及V5管截止。由于V2管截止，UC2約為5V。此時，輸出電壓Uo為：Uo=UoHUC2-Ube3-Ube4=5-0.7-0.7=3.6V，即輸入有低電平時，輸出為高電平。,2）當輸入端全為高電平時(UiH=3.6

3、V) 假如，輸入信號A=B=C=1， 即：UA=UB=UC=3.6V，V1管的基極電位升高，使V2及V5管導通，這時V1管的基極電壓鉗位在 Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V。 于是V1的三個發(fā)射結(jié)均反偏截止，電源UCC經(jīng)過R1、V1的集電結(jié)向V2、V5提供基流，使V2、V5管飽和，輸出電壓Uo為Uo=UoL=UCES5=0.3V，故輸入全為高電平時，輸出為低電平。,9.1.2 TTL與非門的特性與主要參數(shù) 1. 電壓傳輸特性及主要參數(shù) 1)電壓傳輸特性 電壓傳輸特性是指與非門輸出電壓uo隨輸入電壓ui變化的關(guān)系曲線。圖9.2(a)、(b)分別為電壓傳輸特性

4、的測試電路和電壓傳輸特性曲線。,圖9.2 TTL與非門的電壓傳輸特性 (a)測試電路； (b)電壓傳輸特性,圖9.2（b）所示電壓傳輸特性曲線可分成下列四段： ab段(截止區(qū))0ui0.6V,uo=3.6V。 bc段(線性區(qū))0.6Vui1.3V,uo線性下降。 cd段(轉(zhuǎn)折區(qū))1.3Vui1.5V,uo急劇下降。 de段(飽和區(qū))ui1.5V,uo=0.3V。,從電壓傳輸特性可得以下主要參數(shù)： （1）輸出高電平UoH和輸出低電平UoL。UoH是指輸入端有一個或一個以上為低電平時的輸出高電平值；UoL是指輸入端全部接高電平時的輸出低電平值。UoH的典型值為3.6V，UoL的典型值為0.3V。但

5、是，實際門電路的UoH和UoL并不是恒定值，考慮到元件參數(shù)的差異及實際使用時的情況，手冊中規(guī)定高、低電平的額定值為：UoH=3V，UoL=0.35V。有的手冊中還對標準高電平（輸出高電平的下限值）USH及標準低電平（輸出低電平的上限值）USL規(guī)定：USH2.7V,USL=0.5V。,（2）閾值電壓UTH。UTH是電壓傳輸特性的轉(zhuǎn)折區(qū)中點所對應的ui值，是V5管截止與導通的分界線，也是輸出高、低電平的分界線。它的含義是： 當uiUTH時，與非門開門（V5管導通），輸出為低電平。實際上，閾值電壓有一定范圍，通常取UTH=1.4V。,（3）關(guān)門電平Uoff和開門電平Uon。在保證輸出電壓為標準高電平

6、USH（即額定高電平的90%）的條件下，所允許的最大輸入低電平，稱為關(guān)門電平Uoff。在保證輸出電壓為標準低電平USL（額定低電平）的條件下，所允許的最小輸入高電平，稱為開門電平Uon。Uoff和Uon是與非門電路的重要參數(shù)，表明正常工作情況下輸入信號電平變化的極限值，同時也反映了電路的抗干擾能力。一般為： Uoff0.8V，Uon1.8V。,（4）噪聲容限。低電平噪聲容限是指與非門截止，保證輸出高電平不低于高電平下限值時，在輸入低電平基礎上所允許疊加的最大正向干擾電壓，用UNL表示。由圖9.2可知，UNL=Uoff-UiH。高電平噪聲容限是指與非門導通，保證輸出低電平不高于低電平上限值時，在

7、輸入高電平基礎上所允許疊加的最大負向干擾電壓，用UNH表示。由圖9.2可知,UNH=UiH-Uon。顯然，為了提高器件的抗干擾能力，要求UNL與UNH盡可能地接近。,2.輸入特性 1) 輸入伏安特性 輸入伏安特性是指與非門輸入電流隨輸入電壓變化的關(guān)系曲線。圖9.3(a)為測試電路,圖9.3（b）為TTL與非門的輸入伏安特性曲線。一般規(guī)定輸入電流以流入輸入端為正。,圖9.3TTL與非門的輸入伏安特性 （a）測試電路； （b）輸入伏安特性,由圖9.3可以得到以下幾個主要參數(shù)： （1）輸入短路電流IiS為當輸入端有一個接地時,流經(jīng)這個輸入端的電流，如圖9.4所示。由圖9.3得,當Ui=0時,圖9.4

8、 IiS的定義,式中，負號表示電流是流出的，當與非門是由前級門驅(qū)動時，IiS就是流入（灌入）前級與非門V5的負載電流，因此，它是一個和電路負載能力有關(guān)的參數(shù)，它的大小直接影響前級門的工作情況。一般情況下，IiS2mA。,（2）輸入漏電流IiH為當任何一個輸入端接高電平時，流經(jīng)這個輸入端的電流，如圖9.5所示。由于此電流是流入與非門的，因而是正值。當與非門的前級驅(qū)動門輸出為高電平時，IiH就是前級門的流出(拉)電流，因此，它也是一個和電路負載能力有關(guān)的參數(shù)。顯然，IiH越大,前級門輸出級的負載就越重。一般情況下，IiH40A。 IiS和IiH都是TTL與非門的重要參數(shù)，是估算前級門帶負載能力的依

9、據(jù)之一。,圖9.5 IiH的定義,2) 輸入端負載特性 輸入端負載特性是指輸入端接上電阻Ri時,輸入電壓Ui隨Ri的變化關(guān)系。圖9.6（a）為測試電路，圖9.6（b）為TTL與非門的輸入負載特性曲線。,圖9.6 TTL與非門的輸入端負載特性 （a）測試電路; （b）特性曲線,由圖9.6（b）可知，開始ui隨Ri增大而上升，但當ui=1.4V后，V5導通，V1的基極電位鉗位在2.1V不變，ui亦被鉗位在1.4V，不再隨Ri增大而增大。這時，V5飽和導通，輸出為低電平0.3V。,當TTL與非門的一個輸入端外接電阻Ri時（其余輸入端懸空），在一定范圍內(nèi)，輸入電壓ui隨著Ri的增大而升高。在V5管導通

10、前，輸入電壓,由以上分析可知，輸入端外接電阻的大小，會影響門電 路的工作情況。當Ri較小時，相當于輸入信號是低電平，門電路輸出為高電平；當Ri較大時，相當于輸入信號是高電平，門電路輸出為低電平。 (1）關(guān)門電阻Roff。使TTL與非門輸出為標準高電平USH時，所對應的輸入端電阻Ri的最大值稱為關(guān)門電阻，用Roff表示。 （2）開門電阻Ron。使TTL與非門輸出為標準低電平時，輸入端外接電阻的最小值稱為開門電阻，用Ron表示。這兩個參數(shù)是與非門電路中的重要參數(shù)。當RiRon時，TTL與非門導通，輸出低電平。在TTL與非門典型電路中，一般選Roff=0.9k，Ron2.5k。,3. 輸出特性 1）

11、輸入為高電平時的輸出特性（灌電流負載特性） 當輸入全為高電平時，TTL與非門導通，輸出為低電平。此時，V5管飽和，負載電流為灌電流，如圖9.7（a）所示。負載RL越小，灌入V5管的電流IoL越大，V5管飽和程度變淺，輸出低電平值增大，如圖9.7（b）所示。為了保證TTL與非門的輸出為低電平，對IoL要有一個限制。一般將輸出低電平UoL=0.35V時灌電流定為最大灌電流IoLmax。,圖9.7輸入高電平時的輸出特性 （a）測試電路; （b）特性曲線,2）輸入為低電平時的輸出特性（拉電流負載特性） 當輸入端有一個低電平時，TTL與非門截止，輸出為高電平。此時V5管截止，負載為拉電流，如圖9.8（a

12、）所示。V3、V4管工作于射極跟隨器狀態(tài)，其輸出電阻很小。負載RL越小，從TTL與非門拉出的電流IoH越大，門電路的輸出高電平UoH將下降，如圖9.8（b）所示。為了保證TTL與非門的輸出為高電平，IoH不能太大，一般將輸出高電平UoH=2.7V時的拉電流定為最大拉電流IoHmax。,圖9.8輸入低電平時的輸出特性 （a）測試電路; （b）特性曲線,4. 其它參數(shù) 1) 平均傳輸延遲時間tpd 平均傳輸延遲時間tpd是指TTL與非門電路導通傳輸延遲時間tp1和截止延遲時間tp2的平均值，即tpd=(tp1+tp2)/2，如圖9.9所示。tpd是衡量門電路開關(guān)速度的一個重要參數(shù)。一般，tpd=1

13、040ns。,圖9.9 tpd的定義,2) 空載功耗 空載功耗是指TTL與非門輸出端不接負載時所消耗的功率。它又分為導通功耗和截止功耗。 導通功耗Pon是與非門輸出為低電平時消耗的功率；截止功耗Poff是與非門輸出為高電平時消耗的功率。導通功耗大于截止功耗。作為門電路的功耗指標通常是指空載導通功耗。TTL門的功耗范圍為1222mW。,9.1.3 其它邏輯功能的TTL門電路 在實際使用的數(shù)字系統(tǒng)中，往往需要多種多樣邏輯功能的門電路，僅有與非門一種基本單元電路是滿足不了需求的。在TTL與非門的基礎上稍作改動，或?qū)⑴c非門中的若干部分組合起來，便可形成不同類型且具有特殊功能的TTL門電路。,1. 集電

14、極開路與非門（OC門） 在實際使用中，有時需要將多個與非門的輸出端直接并聯(lián)來實現(xiàn)“與”的功能，如圖9.10 所示。只要Y1或Y2有一個為低電平, Y便為低電平,只有當Y1和Y2均為高電平時, Y才為高電平。因此, 這個電路實現(xiàn)的邏輯功能是Y=Y1Y2, 即能實現(xiàn)“與”的功能。這種用“線”連接形成“與”功能的方式稱為“線與”。 ,圖9.10 與非門輸出端直接并聯(lián),但是，并不是所有形式的與非門都能接成“線與”電路。 具有推拉式輸出的與非門，其輸出端就不允許進行線與連接。 因此，無論輸出是高電平還是低電平，輸出電阻都比較低，如果將兩個輸出端直接相連， 當一個門的輸出為高電平， 另一個門輸出為低電平時

15、，就會形成一條從+UCC到地的低阻通路，必將產(chǎn)生一個很大的電流從截止門的V4管灌入到導通門的V5管，如圖9.11所示。這個電流不僅會使導通門的輸出低電平抬高，甚至會損壞兩個門的輸出管，這是不允許的。 為了克服一般TTL門不能直接相連的缺點，人們又研制出了集電極開路與非門。,圖9.11 兩個TTL與非門輸出端相連,圖9.12 集電極開路與非門 (a) 電路； (b) 邏輯符號,圖9.13 OC門單個使用時的接法,圖9.14 n個OC門輸出端并聯(lián)接法,2. 三態(tài)門 三態(tài)門就是輸出有三種狀態(tài)的與非門，簡稱TSL門。它與一般TTL與非門的不同點是： (1) 輸出端除了可以輸出高、低電平兩種狀態(tài)外，還可

16、以出現(xiàn)第三種狀態(tài)高阻狀態(tài)（或稱禁止狀態(tài)）； (2) 輸入級多了一個“控制端”（或稱使能端）ETX-。 圖9.15（a）為三態(tài)門電路，圖9.15（b）為三態(tài)門的邏輯符號。,圖9.15 三態(tài)門 (a) 電路; (b) 邏輯符號,表9.1 TSL門的真值表,從前面分析可知：圖9.15所示三態(tài)門是在 =0時,與非門處于正常工作狀態(tài)，所以，在邏輯符號中， 端加小圓圈表示控制端為低電平有效。必須注意，還有一種三態(tài)門是在控制端為高電平時，與非門處于工作狀態(tài)，在其邏輯符號中E端沒有小圓圈，表示控制端是高電平有效，如圖9.16所示。在實際應用三態(tài)門時，請注意區(qū)分控制端E是低電平有效還是高電平有效。 三態(tài)門主要應

17、用在數(shù)字系統(tǒng)的總線結(jié)構(gòu)中，實現(xiàn)用一條總線有秩序地傳送幾組不同數(shù)據(jù)或信號，如圖9.17所示。,圖9.16 控制端高電平有效的,圖9.17 用三態(tài)門接成總,只要 按時間順序輪流接低電平，那么，同一條總線可分時傳遞 。值得注意的是：在任一時刻， ,中只能有一個控制端為低電平，使該門信號進入總線，其余所有控制端均應為高電平，對應門處于高阻狀態(tài)，不影響總線上信號的傳輸。 三態(tài)門還可實現(xiàn)數(shù)據(jù)的雙向傳輸，如圖9.18所示。 當E=1時，G1工作，G2為高阻態(tài)，數(shù)據(jù)由A傳輸?shù)紹。 當E=0時，G2工作，G1為高阻態(tài)，總線上的數(shù)據(jù)由B傳輸?shù)紸。,圖9.18 用三態(tài)門實現(xiàn)數(shù)據(jù)的雙向傳輸,9.1.4 TTL集成邏輯

18、門電路產(chǎn)品系列 目前,國產(chǎn)TTL集成邏輯門電路產(chǎn)品有54/74、54H/74H、 54S/74S、54LS/74LS等四大系列。其中54/74系列相當于舊型號CT1000系列，為標準系列；54H/74H系列相當于舊型號CT2000系列，為高速系列；54S/74S系列相當于舊型號CT3000系列，為肖特基系列；54LS/74LS系列相當于舊型號CT4000系列， 為低功耗肖特基系列。 TTL集成邏輯門電路產(chǎn)品型號中，54表示國際通用54系列， 74表示國際通用74系列，H表示高速系列，S表示肖特基系列， LS表示低功耗肖特基系列；C表示中國，T表示TTL集成邏輯門電路。,表9.2 74系列TTL

19、與非門的傳輸延遲時間和功耗,由表9.2可知： （1）H型和S型相比較，功耗相近，但S型速度較高， 較優(yōu)于H型。 （2） L型和LS型相比較，功耗相近，而LS型速度較高， 在低功耗高速場合更多地使用LS型。 （3） 標準型和LS型相比較，速度相近，但LS型功耗較小， 較優(yōu)于標準型產(chǎn)品。,9.2 其它集成門電路簡介,9.2.1 CMOS反相器 CMOS反相器電路如圖9.19（a）所示。它是由NMOS管VN和PMOS管VP組合而成的。VN和VP的柵極相連，作為反相器的輸入端；漏極相連，作為反相器的輸出端。VP是負載管，其源極接電源UDD的正極，VN為放大管（驅(qū)動管），其源極接地。為了使電路正常工作，

20、要求電源電壓大于兩管開啟電壓的絕對值之和， 即UDD|UTP|+UTN。,圖9.19 CMOS反相器及其等效電路 電路圖; (b) 輸入為低電平時的等效電路; (c) 輸入為高電平時的等效電路,1. 工作原理 設+UDD=+10 V，VN、VP的開啟電壓UTN=|UTP|，其工作原理如下： (1) 當輸入電壓為低電平時，即UGSN=0，VN截止，等效電阻極大，相當于S1斷開，而UGSP=-UDDUTP，所以VP導通，導通等效電阻極小，相當于S2接通，如圖9.19（b）所示，輸出電壓為高電平，即Uo+UDD。 (2) 當輸入電壓為高電平時, 工作情況正好相反,VN導通, VP截止, 相當于S1接

21、通, S2斷開, 如圖9.19（c）所示， 輸出電壓為低電平，即Uo0 V。,綜上所述，可以得出以下結(jié)論： 輸出電壓Uo與輸入電壓Ui是反相關(guān)系。 反相器不論輸入是高電平還是低電平，VN管和VP管中總有一個處于截止狀態(tài)，靜態(tài)電流近似為零，所以靜態(tài)功耗很小。 VN管和VP管跨導gm都較大，即導通等效電阻都很小， 能為負載電容提供一個低阻抗的充電回路，因而開關(guān)速度較高。,圖9.20 CMOS反相器電壓傳輸特性,2. CMOS反相器的電壓傳輸特性 典型的CMOS反相器的電壓傳輸特性曲線如圖9.20所示。 由圖可知，電壓傳輸特性的過渡區(qū)比較陡峭，說明CMOS反相器雖有動態(tài)功耗，但其平均功耗仍遠低于其它

22、任何一種邏輯電路。這是CMOS電路的突出特點。另外，VN和VP的特性接近相同，使電路有互補對稱性，即VN和VP互為負載管，顯然，閾值電壓VTH接近UDD/2，所以CMOS反相器的電壓傳輸特性曲線比較接近理想開關(guān)特性。,3. CMOS反相器的主要特點 CMOS反相器具有以下特點： (1) 靜態(tài)功耗小。 (2) 工作速度高。 (3) 抗干擾能力強。由于UTH=UDD/2，UoL0，UoH+ UDD，則它的噪聲容限為UNL=UNH=UDD/2，因而抗干擾能力強。,(4) 扇出系數(shù)大。因為VN、VP管的導通等效電阻都比較小，所以拉電流和灌電流負載能力都很強，可以驅(qū)動比較多的同類型CMOS門電路。 (5

23、) 只用一組電源，且允許電源電壓在318V范圍內(nèi)變化，所以CMOS的電源電壓波動范圍大。 (6） 制造工藝復雜， 成本高， 且門電路的集成度較小。,9.2.2 CMOS門電路 圖9.21所示是一個兩輸入端的CMOS與非門電路，它是由兩個CMOS反相器構(gòu)成的。A、B為輸入端，Y為輸出端。其工作原理如下： (1） 當輸入端A或B中有一個為低電平時，兩個串聯(lián)的NMOS管 VN1、VN2中至少有一個截止，而并聯(lián)的PMOS管VP1、VP2中至少有一個是導通的，所以，輸出端Y是高電平。 (2） 當輸入端A和B都為高電平時，VN1、VN2導通，VP1、 VP2截止，輸出端Y為低電平。 電路符合與非門的邏輯關(guān)

24、系：,圖9.21 CMOS與非門電路,圖9.22 CMOS或非門電路,圖9.23 CMOS三態(tài)門,4. CMOS傳輸門和模擬開關(guān) 1） CMOS傳輸門 將P溝道增強型MOS管 VP和N溝道增強型MOS管VN并聯(lián)起來，并在兩管的柵極加互補的控制信號就構(gòu)成CMOS傳輸門，簡稱TG。 其電路及邏輯符號如圖9.24 所示。它是一種傳輸信號的可控開關(guān)電路。,圖9.24 CMOS傳輸門 （a） 電路; （b） 邏輯符號,CMOS傳輸門的工作原理如下： 設電源電壓UDD=10 V，控制信號的高、低電平分別為+10 V和0 V，兩管的開啟電壓的絕對值均為3 V，輸入信號ui的變化范圍為0+UDD。 （1）當u

25、C=0 V，時：ui在0+10 V之間變化時，VN、VP均為反偏截止，ui不能傳輸?shù)捷敵龆耍?相當于開關(guān)斷開，即傳輸門截止。,（2）當uC=+10 V， 時：因為MOS管的結(jié)構(gòu)對稱，源極和漏極可以互換使用， 所以,當ui在0+10V之間變化時，VN在0 Vui+7 V期間導通， VP在3 Vui+10 V 期間導通，VN和VP至少有一管導通，uoui，相當于開關(guān)接通，即傳輸門導通。,2) 模擬開關(guān) 將CMOS傳輸門和一個反相器結(jié)合，則可組成一個模擬開關(guān)， 如圖9.25所示。 當控制端C=1時，TG導通；當C=0時，TG截止。由于MOS管的源極、漏極可以互換，因而模擬開關(guān)是一種雙向開關(guān)， 即輸入

26、端和輸出端可以互換使用。,圖9.25 模擬開關(guān),9.2.3 CMOS集成邏輯門電路產(chǎn)品系列 . CC4000系列 第一個字母C表示中國；第二個字母C表示CMOS集成電路；40表示國際通用系列。CC4000系列電源電壓UDD為318V，其功能和管腳排列與對應序號的國外產(chǎn)品一致。,2. 74C系列 74C系列是普通系列, 其功能和管腳排列與TTL74系列相同。 74HC系列是高速系列；74HCT系列是高速并且與TTL兼容的系列。 74AC系列是新型高速系列；74ACT系列是新型高速并且與TTL兼容的系列。,1. 對多余的或暫時不用的輸入端進行合理的處理 對于TTL門來說，多余的或暫時不用的輸入端可采用以下方法進行處理： 懸空； 與其它已用輸入端并聯(lián)使用； 按功能要求接電源或接地。 對于CMOS門來說，由于其輸入電阻很高，易受外界干擾信號的影響，因而CMOS門多余的或暫時不用的輸入端不允許懸空。 其處理方法為： 與其