數(shù)字集成電路設(shè)計-組合邏輯電路.ppt_第1頁
數(shù)字集成電路設(shè)計-組合邏輯電路.ppt_第2頁
數(shù)字集成電路設(shè)計-組合邏輯電路.ppt_第3頁
數(shù)字集成電路設(shè)計-組合邏輯電路.ppt_第4頁
數(shù)字集成電路設(shè)計-組合邏輯電路.ppt_第5頁
已閱讀5頁，還剩134頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、第7章 組合邏輯電路P90,集成電路設(shè)計系列,本章概要,概述 靜態(tài)CMOS電路 鏡像電路 C2MOS 準(zhǔn)nMOS電路 動態(tài)CMOS電路,多米諾邏輯 雙軌邏輯電路 CMOS邏輯電路的比較 多路選擇器 二進制譯碼器 優(yōu)先權(quán)譯碼器,本章參考書,John P. Uyemura, Introduction to VLSI Circuits and Systems, John Wiley input7:0 d; output Q3; output 2:0Q; always (d) begin Q3=1; If (d7)Q=7; elseif (d6) Q=6; elseif (d5) Q=5; elsei

2、f (d4) Q=4; elseif (d3) Q=3; elseif (d2) Q=2; elseif (d1)Q=1; elseif (d0)Q=0; else begin Q3=0; Q=3b000; end end Endmodule,HDL行為描述,7.13 優(yōu)先權(quán)譯碼器 8位:描述,7.13 優(yōu)先權(quán)譯碼器 8位:門級實現(xiàn),7.13 優(yōu)先權(quán)譯碼器 8位:管級實現(xiàn),對于1個n位字，先設(shè)定各個位的優(yōu)先權(quán)次序，用輸出表示最高優(yōu)先權(quán)的輸入位的位置。,7.13 優(yōu)先權(quán)譯碼器 n位,END,第7章 組合邏輯電路,提問題（1）,在管子尺寸、電路扇入均相同的情況下，靜態(tài)CMOS電路中的與非門、或非門哪一個更快些？為什么？ 如果一個靜態(tài)CMOS反相器的pMOS管與nMOS管的溝道尺寸一樣，其上升時間和下降時間哪一個大？為什么？ 在管子尺寸、扇入均相同的情況下，準(zhǔn)nMOS電路中的與非門、或非門哪一個輸出低電平更低？為什么？ 在CMOS邏輯電路中的電路節(jié)點可能處于的邏輯狀態(tài)有幾種？ 與靜態(tài)CMOS相比，動態(tài)CMOS有什么優(yōu)點和缺點？ 時鐘信號在動態(tài)CMOS電路中起什么作用？,提問題（2）,與普通的動態(tài)CMOS電路相比，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論