鎖存器與觸發(fā)器PPT學(xué)習(xí)課件

1、5 鎖存器和觸發(fā)器,教學(xué)基本要求,1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理,2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T 觸發(fā)器的邏輯功能,3、正確理解鎖存器、觸發(fā)器的動態(tài)特性,1、時序邏輯電路與鎖存器、觸發(fā)器：,時序邏輯電路:,概述,鎖存器和觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯單元 。,結(jié)構(gòu)特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。,工作特征：時序邏輯電路的工作特點(diǎn)是任意時刻的輸出狀態(tài)不僅 與該當(dāng)前的輸入信號有關(guān)，而且與此前電路的狀態(tài)有關(guān)。,具有0 和1兩個穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。一個鎖存器或觸發(fā)器能存儲一位二進(jìn)制碼。,2、鎖存器與觸發(fā)器,共同點(diǎn)：,不同點(diǎn)：,鎖

2、存器-對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀態(tài)。,觸發(fā)器-對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀態(tài)。,雙穩(wěn)態(tài)存儲單元電路,雙穩(wěn)態(tài)的概念,反饋,雙穩(wěn)態(tài)存儲單元電路,電路有兩個互補(bǔ)的輸出端,Q端的狀態(tài)定義為電路輸出狀態(tài)。,雙穩(wěn)態(tài)電路的特點(diǎn)是：它有兩個穩(wěn)定狀態(tài)，在沒有外來觸發(fā)信號的作用下。電路始終處于原來的穩(wěn)定狀態(tài)。由于它具有兩個穩(wěn)定狀態(tài)，故稱為雙穩(wěn)態(tài)電路。在外加輸入觸發(fā)信號作用下，雙穩(wěn)態(tài)電路從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定狀態(tài)。,2、邏輯狀態(tài)分析,0,1,電路具有記憶1位二進(jìn)制數(shù)據(jù)的功能。,1,0,如 Q = 1,如 Q = 0,1,0,雙穩(wěn)態(tài)存儲單元

3、,1、電路結(jié)構(gòu),3. 模擬特性分析,概述,一、能用于記憶1位二進(jìn)制信號的基本單元電路統(tǒng)稱為觸發(fā)器 二、分類 1. 按觸發(fā)方式（電平，脈沖，邊沿） 2. 按邏輯功能（RS, JK, D, T）,5.2 SR鎖存器 SR是各種觸發(fā)器的基本構(gòu)成部分 一、電路結(jié)構(gòu)與工作原理,圖5.2.1 或非門構(gòu)成的SR鎖存器,a.電路圖,b.圖形符號,圖5.2.2 與非門構(gòu)成的SR鎖存器,5.2.1 SR鎖存器,1. 基本SR鎖存器,電路的初態(tài)與次態(tài),初態(tài)：R、S信號作用前Q端的狀態(tài). 初態(tài)用Q n表示。,次態(tài)：R、S信號作用后Q端的狀態(tài). 次態(tài)用Q n+1表示。,1) 工作原理,0,0,若初態(tài) Q n = 1,若

4、初態(tài) Q n = 0,1,0,1,0,1,0,0,0,R=0、S=0,無論初態(tài)Q n為0或1，鎖存器的狀態(tài)不變,無論初態(tài)Q n為0或1，鎖存器的次態(tài)為為1態(tài)。 信號消失后新的狀態(tài)將被記憶下來。,0,1,若初態(tài) Q n = 0,若初態(tài) Q n = 1,0,1,0,1,0,R=0、S=1,1,0,1,無論初態(tài)Q n為0或1，鎖存器的次態(tài)為0態(tài)。 信號消失后新的狀態(tài)將被記憶下來。,1,0,若初態(tài) Q n = 1,若初態(tài) Q n = 0,1,1,0,1,0,0,1,0,1,R=1 、 S=0,0,1,1,0,0,S=1 、 R=1,無論初態(tài)Q n為0或1，鎖存器的次態(tài) 、 都為0 。,約束條件: SR

5、 = 0,當(dāng)S、R 同時回到0時，由于兩個與非門的延遲時間無法確定，使得觸發(fā)器最終穩(wěn)定狀態(tài)也不能確定。,鎖存器的輸出既不是0態(tài)，也不是1態(tài),2）邏輯符號與邏輯功能,不變,置0,置1,狀態(tài) 不確定,S為置1端，R為置0端， 且都是高電平有效,表5.2.1 或非門構(gòu)成的SR鎖存器特性表,高電平有效, 由于競爭冒險引起狀態(tài)的不定，也即當(dāng)SD和RD同時由1跳轉(zhuǎn)為0后，狀態(tài)不定, 由于競爭冒險引起狀態(tài)的不定，也即當(dāng)SD和RD同時由0跳轉(zhuǎn)為1后狀態(tài)不定,表5.2.2 與非門構(gòu)成的SR鎖存器特性表,低電平有效,不變,置1,不變,置0,置1,不變,不變,3）工作波形(設(shè)初態(tài)為0）,畫工作波形方法： 根據(jù)鎖存器

6、信號敏感電平,確定狀態(tài)轉(zhuǎn)換時間 根據(jù)鎖存器的邏輯功能確定Qn+1。,4）用與非門構(gòu)成的基本SR鎖存器,、,c.國標(biāo)邏輯符號,a.電路圖,約束條件: S +R = 1,畫工作波形,不變,不定,置1,不變,置1,不變,置0,不變,5）、應(yīng)用舉例,-去抖動電路,開關(guān)閉合時,開關(guān)斷開時,開關(guān)接A時振動,Q=1,開關(guān)接 B振動,去抖動電路工作原理,2. 邏輯門控SR鎖存器,1、電路結(jié)構(gòu),簡單SR鎖存器,使能信號控制門電路,2、工作原理,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1= ,E=1：,E=0：,0,1,狀態(tài)發(fā)生變化。,狀態(tài)

7、不變,3、 邏輯功能的幾種描述方式：,1) 邏輯功能表 （E=1）,2) 特性方程,4、狀態(tài)轉(zhuǎn)換圖,邏輯功能表,S = 1 R = 0,S =0 R =1,S = 0 R = X,S = X R = 0,狀態(tài)轉(zhuǎn)換圖用于電路設(shè)計：已知狀態(tài)的轉(zhuǎn)換，確定S、R的邏輯值,5、工作波形,E=1期間的S 、 R信號影響鎖存器的狀態(tài)。,E=0為低電平期間鎖存器狀態(tài)不變。,功能表、特性方程、狀態(tài)轉(zhuǎn)換圖 、波形圖。,邏輯功能的四種描述方式:,5）動作特點(diǎn)：E=1期間電路對信號敏感，并按S 、 R信號改變鎖存器的狀態(tài)。,5.2.2 D 鎖存器,1. 邏輯門控 D 鎖存器,國標(biāo)邏輯符號,邏輯電路圖,該鎖存器有幾種工

8、作狀態(tài)?有非定義狀態(tài)嗎?,S =0 R=1,D=0,Q = 0,D=1,Q = 1,= D,S =1 R=0,邏輯功能,1. 邏輯門控 D 鎖存器,CMOS傳輸門(雙向模擬開關(guān)),1. CMOS傳輸門電路,電路,邏輯符號,2、CMOS傳輸門電路的工作原理,設(shè)TP:|VTP|=2V， TN:VTN=2 VI的變化范圍為5V到+5V。,5V,+5V,5V到+5V,GSN VTN, TN截止,GSP=5V (-5V到+5V)=(10到0)V,開關(guān)斷開，不能轉(zhuǎn)送信號,GSN= -5V (5V到+5V)=(0到-10)V,GSP0, TP截止,+5V,5V,GSP= 5V (3V+5V) =2V 10V

9、,GSN=5V (5V+3V)=(102)V,b、I=3V5V,GSNVTN, TN導(dǎo)通,a、I=5V3V,TN導(dǎo)通，TP導(dǎo)通,C、I=3V3V,傳輸門組成的數(shù)據(jù)選擇器,C=0,TG1導(dǎo)通, TG2斷開 L=X,TG2導(dǎo)通, TG1斷開 L=Y,C=1,傳輸門的應(yīng)用,2. 傳輸門控 D 鎖存器,E=0時,E=1時,(a) 電路結(jié)構(gòu),TG2導(dǎo)通， TG1斷開,TG1導(dǎo)通， TG2斷開,Q = D,Q 不變,(b)工作原理,(b) 工作波形,2. 傳輸門控 D 鎖存器,3. 鎖存器的動態(tài)特性,保持時間tH :確保數(shù)據(jù)的可靠鎖存的最少時間。,延遲時間tpLH:輸出從低電平到高電平的延遲時間;,脈沖寬

10、度tW :為保證D信號正確傳送到Q和,建立時間tSU :表示D信號對E下降沿的最少時間提前量。,延遲時間tpHL:高電平到低電平的延遲時間。,三態(tài)與非門(TSL ),當(dāng)CS= 3.6V時,三態(tài)與非門真值表,當(dāng)CS= 0.2V時,CMOS八D鎖存器- 74HC/HCT373,三態(tài)門使能,數(shù)據(jù)輸出,LE=0,鎖存器的狀態(tài)不變,LE=1,鎖存器的狀態(tài)隨Dn變化,三態(tài)門為高阻態(tài),數(shù)據(jù) 不能輸出,4. 典型集成電路,傳輸門控 D 鎖存器,74HC/HCT373的功能表,L*和H*表示門控電平LE由高變低之前瞬間Dn的邏輯電平。,5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理,1. 鎖存器與觸發(fā)器,鎖存器在E的高(低

11、)電平期間對信號敏感并更新狀態(tài),觸發(fā)器在脈沖邊沿(上升沿或下降沿)的作用下產(chǎn)生狀態(tài)的刷新(觸發(fā)),主鎖存器,5.3.1 主從觸發(fā)器,TG1和TG4的工作狀態(tài)相同,TG2和TG3的工作狀態(tài)相同,從鎖存器,邏輯符號,5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理,TG1導(dǎo)通，TG2斷開輸入信號D 送入主鎖存器。,TG3斷開，TG4導(dǎo)通從鎖存器維持在原來的狀態(tài)不變。,(1) CP=0時:,=1，C=0，,D,D,1. 工作原理,5.3.1 主從觸發(fā)器,(2) CP由0跳變到1 :,=0，C=1，,D,觸發(fā)器的次態(tài)僅僅取決于CP信號上升沿到達(dá)前瞬間的D信號,主鎖存器:TG1斷開，TG2導(dǎo)通,從鎖存器:TG3導(dǎo)通，

12、TG4斷開, Q的信號送Q端。,主鎖存器維持原態(tài)不變。,D,5.3.1 主從觸發(fā)器,2. D 觸法器的邏輯功能,特性方程,Qn+1=D,狀態(tài)轉(zhuǎn)換圖,動作特點(diǎn)：電路在CP 的上升沿對信號敏感,并產(chǎn)生狀態(tài)變化。,次態(tài)與CP 的上升沿前一瞬間 的狀態(tài)相同,5.3.1 主從觸發(fā)器,對CP上升沿敏感的邊沿觸發(fā)器,工作波形,5.3.1 主從觸發(fā)器,工作波形,對CP下降沿敏感的邊沿觸發(fā)器,5.3.1 主從觸發(fā)器,2、典型集成電路-CMOS D觸發(fā)器74HC/HCT74,0,0,1,0,1,0,5.3.1 主從觸發(fā)器,同理,可分析當(dāng) 時,1,1,0,0,0,0,1,5.3.1 主從觸發(fā)器,同理,可分析當(dāng) 時,

13、74HC/HCT74的功能表,國標(biāo)邏輯符號,3. 典型集成電路,74HC/HCT74,直接 置1 直接 置0,D功能,具有直接置1、直接置0，正邊沿觸發(fā)的D功能觸發(fā)器,5.3.1 主從觸發(fā)器,已知觸發(fā)器的輸入波形，試對應(yīng)畫出Q端輸出波形,5.3.1 主從觸發(fā)器,5.3.2 維持阻塞觸發(fā)器,1. 電路結(jié)構(gòu)與工作原理,由3個基本SR鎖存器組成,根據(jù) 確定觸發(fā)器的狀態(tài),0,1,1,D,1,&,C,P,Q,1,&,G3,3,&,&,&,Q,2,Q,3,S,R,Q,4,D,Q,Q,&,CP = 0,Qn+1=Qn,D 信號進(jìn)入觸發(fā)器, 為狀態(tài)刷新作好準(zhǔn)備,2、工作原理:,觸發(fā)器,狀態(tài)不變,G2,G1,G

14、4,G5,G6,5.3.2 維持阻塞觸發(fā)器,0,1,D,當(dāng)CP 由0跳變?yōu)?,1,0,0,D,在CP脈沖的上升沿，觸法器按此 前的D信號刷新,1,1,G2,G4,G6,G5,G3,2、工作原理:,5.3.2 維持阻塞觸發(fā)器,當(dāng)CP =1,置0維持線,1,1,0,D信號不影響 、 的狀態(tài)，Q的狀態(tài)不變,0,置1阻塞線,如Qn+1=0,G1,G2,G3,G4,G5,G6,0,1,D不能改變Q3、Q2,5.3.2 維持阻塞觸發(fā)器,1,當(dāng)CP =1,0,1,置1維持線,置0 阻塞線,1,結(jié)論：在CP脈沖的上升沿到來瞬間使觸發(fā)器的狀態(tài)變化,D信號不影響 、 的狀態(tài)，Q的狀態(tài)不變,如Qn+1=1,G1,G

15、2,G3,G4,G5,G6,0,1,1,Q2、Q3 狀態(tài)不變,觸發(fā)器的次態(tài)與CP脈沖的上升沿到來前一瞬間D的狀態(tài)相同,5.3.2 維持阻塞觸發(fā)器,工作波形,邏輯功能表,維持阻塞D觸發(fā)器狀態(tài)變化產(chǎn)生在時鐘 脈沖的上升沿，其次態(tài)決定于該時刻前 瞬間輸入信號D。,5.3.2 維持阻塞觸發(fā)器,例：分析下面觸發(fā)器實(shí)現(xiàn)功能,J K 觸發(fā)器,J = K= 0,Qn= 0,Qn+1= 0,Qn= 1,Qn+1= 1,J = 0 K= 1,Qn= 0,Qn+1= 0,Qn= 1,Qn+1= 0,J=1 K= 0,Qn= 0,Qn+1= 1,Qn= 1,Qn+1= 1,J =K= 1,Qn= 0,Qn+1= 1,

16、Qn= 1,Qn+1= 0,邏輯符號,5.3 觸發(fā)器的邏輯功能,不變,置0,置1,翻轉(zhuǎn),功能表,特性方程,1、 JK 觸發(fā)器的邏輯功能,5.3 觸發(fā)器的邏輯功能,邏輯符號,功能表,狀態(tài)轉(zhuǎn)換圖,J=X K=1,J=1 K=X,J=X K=0,J=0 K=X,1、 JK 觸發(fā)器的邏輯功能,5.3 觸發(fā)器的邏輯功能,工作波形,J K 觸發(fā)器狀態(tài)變化發(fā)生在時鐘 脈沖的下降沿，次態(tài)決定于該時刻前瞬間輸入的J K信號。,5.3 觸發(fā)器的邏輯功能,畫出觸發(fā)器的工作波形,Q,5.3 觸發(fā)器的邏輯功能,T觸發(fā)器,特性方程,狀態(tài)轉(zhuǎn)換圖,邏輯符號,5.3 觸發(fā)器的邏輯功能,T觸發(fā)器,1,邏輯符號,特性方程,上升沿觸

17、發(fā)的T觸發(fā)器,時鐘脈沖每作用一次，觸發(fā)器翻轉(zhuǎn)一次。,5.3 觸發(fā)器的邏輯功能,5.3 觸發(fā)器的邏輯功能,上升沿觸發(fā)的不同功能觸發(fā)器,下降沿觸發(fā)的不同功能觸發(fā)器,5.3.4 D 觸發(fā)器功能的轉(zhuǎn)換,D 觸發(fā)器構(gòu)成 J K 觸發(fā)器,Qn+1 = D,D,2. D 觸發(fā)器構(gòu)成 T 觸發(fā)器,D,Qn+1 = D,5.3.4 D 觸發(fā)器功能的轉(zhuǎn)換,3. D 觸發(fā)器構(gòu)成 T 觸發(fā)器,Qn+1 = D,T 觸發(fā)器可實(shí)現(xiàn)二分頻邏輯功能,5.3.4 D 觸發(fā)器功能的轉(zhuǎn)換,：輸入信號電平直接控制其狀態(tài),傳輸門控鎖存器：,維持阻塞觸發(fā)器,傳輸延遲結(jié)構(gòu)觸器,鎖存器,主從觸發(fā)器,基本SR鎖存器,在使能電平作用下由輸入信號

18、決定其狀態(tài)。,在時鐘脈沖的上升 沿或下降沿作用下改變狀態(tài)。,小 結(jié),1、結(jié)構(gòu)與工作特點(diǎn),邏輯門控鎖存器：,2、結(jié)構(gòu)與工作特點(diǎn),3、觸發(fā)器的電路結(jié)構(gòu)與邏輯功能,D觸發(fā)器,JK觸發(fā)器,SR觸發(fā)器,邏輯功能的描述方式： 特性表、特性方程和 狀態(tài)圖、波形圖。,觸發(fā)器的電路結(jié)構(gòu)與邏輯功能沒有必然聯(lián)系。,相同結(jié)構(gòu)有不同功能,相同功能有不同結(jié)構(gòu),例：分析下面觸發(fā)器實(shí)現(xiàn)功能,SR鎖存器,SR鎖存器,輸入控制門,輸入控制門,G1-G6組成SR鎖存器；G7，G8為控制門,例：分析下面觸發(fā)器實(shí)現(xiàn)功能,工作原理: 假設(shè)初始狀態(tài)為： Q=0；Q=1 當(dāng)CLK=0時,1,1,G7，G8被封鎖,M，N為高電平,門G3、G5是打開的，SR鎖存器狀態(tài)得以保持,0,1,例：分析下面觸發(fā)器實(shí)現(xiàn)功能,當(dāng)CLK=0變?yōu)楦唠娖胶?G2，G6解除封鎖，SR鎖存器狀態(tài)