計(jì)算機(jī)組成原理第三章存儲(chǔ)系統(tǒng)[一].ppt

1、第三章 存儲(chǔ)系統(tǒng),存儲(chǔ)器概述,主存儲(chǔ)器的基本構(gòu)造和操作,主存儲(chǔ)器組織,高速緩沖存儲(chǔ)器Cache 高速存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器芯片,虛擬存儲(chǔ)器,3.1 存儲(chǔ)器概述 3.1.1存儲(chǔ)器的基本概念 存儲(chǔ)器是計(jì)算機(jī)的一種具有記憶功能的部件,用以存放程序和數(shù)據(jù),它由一些能表示二進(jìn)制數(shù)0和1的存儲(chǔ)介質(zhì)組成(常用有半導(dǎo)體器件和磁性材料).位(bit)是存儲(chǔ)器中存儲(chǔ)信息的最小單位,稱為存儲(chǔ)位或存儲(chǔ)元,8位二進(jìn)制數(shù)為一個(gè)字節(jié)(Byte),字(Word)是由一個(gè)或若干個(gè)字節(jié)組成,若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元,許多存儲(chǔ)單元的集合形成一個(gè)存儲(chǔ)體(Memory Bank).存儲(chǔ)單元的編號(hào)稱為地址.,位(bit),存儲(chǔ)單元,地

2、址,0,1,2,3,N-1,N,存儲(chǔ)體,圖3.1 存儲(chǔ)體結(jié)構(gòu)圖,3.1.2內(nèi)存的性能指標(biāo) 1.存儲(chǔ)容量:能存放二進(jìn)制位的總量，一般主存和輔存分別考查。其中主存容量定義如下： Sm=WL，W為存儲(chǔ)字?jǐn)?shù)，L為存儲(chǔ)字長(zhǎng) 常用單位為:千(Kilo,K)、兆（Mega,M)、吉（Giga,G）、太（Tera,T）,2.存取速度 存儲(chǔ)芯片的工作速度慢于CPU的工作速度,故其對(duì)CPU執(zhí)行指令的速度影響很大.通常由存取時(shí)間TA，存取周期TM和主存帶寬Bm等參數(shù)描述. (1)存取時(shí)間 (memory access time,TA) :亦稱訪問時(shí)間或讀寫時(shí)間, 指執(zhí)行一次讀操作或?qū)懖僮鞯臅r(shí)間,即從地址傳送給主存開

3、始到數(shù)據(jù)能被使用為止所經(jīng)歷的時(shí)間. 其越小存取速度越快。 (2)存取周期(memory cycle time,TM):連續(xù)兩次訪問存儲(chǔ)器操作所需間隔的最短時(shí)間,又稱為讀/寫周期、訪存周期.由于存儲(chǔ)器在一次存儲(chǔ)操作后需要有一定的恢復(fù)時(shí)間,故通常TA TM。 (3)存儲(chǔ)器帶寬(頻寬):單位時(shí)間內(nèi)存儲(chǔ)器所存取的信息量,單位為位/秒,記為 Bm. Bm=W/TM(位/秒) 其中 W每次R/W 數(shù)據(jù)的寬度,一般等于Memory字長(zhǎng); TM存取周期. 按此定義Bm也被叫做存儲(chǔ)器的數(shù)據(jù)傳輸率.,3.價(jià)格：以每位價(jià)格P來衡量. P=C/S 其中,C存儲(chǔ)芯片價(jià)格,S存儲(chǔ)芯片容量(bits). 總結(jié):存儲(chǔ)器的總價(jià)

4、格正比于存儲(chǔ)容量,而反比于存取時(shí)間.容量存儲(chǔ)器的容量、價(jià)格、速度三個(gè)指標(biāo)是相互矛盾、相互制約的,如何設(shè)計(jì)容量大、速度快、價(jià)格低的存儲(chǔ)器,一直是計(jì)算機(jī)發(fā)展的重要問題.,3.1.3存儲(chǔ)器分類 1.按存儲(chǔ)介質(zhì)分類 (1)磁芯存儲(chǔ)器：利用鐵氧體磁性材料制成的環(huán)形磁芯的兩種不同剩磁狀態(tài)來存放二進(jìn)制代碼0或1; (2)半導(dǎo)體(Semiconductor)存儲(chǔ)器：利用觸發(fā)器的雙穩(wěn)態(tài)或MOS管柵極有無電荷來表示二進(jìn)制的0/1; (3)磁表面(Magnetic-surface)存儲(chǔ)器：利用涂在基體表面的一層磁性材料具有兩種不同磁化狀態(tài)來表示0或1 ,常見有磁帶、磁盤等; (4)光存儲(chǔ)器：利用激光技術(shù)控制訪問的存

5、儲(chǔ)器,通過激光束照在基體表面引起物理的或化學(xué)的變化,記憶二進(jìn)制信息. 2.按存取方式(method of accessing)分類 (1)隨機(jī)存儲(chǔ)器RAM(random access memory)：任何存儲(chǔ)單元內(nèi)容均可以按照其地址隨機(jī)讀寫,且存取時(shí)間與存儲(chǔ)單元的物理位置無關(guān),是一個(gè)常量.速度較快,TM為ns級(jí),但斷電后信息會(huì)丟失.常用作Cache和主存；,(2)只讀存儲(chǔ)器ROM( Read Only memory): 只能隨機(jī)讀取,不能隨機(jī)寫入,可以作為主存的一部分,用以存放不變的程序和數(shù)據(jù),如某些系統(tǒng)程序、專門的子程序,以及用作函數(shù)發(fā)生器、字符發(fā)生器等.它可分為MROM、PROM、EPRO

6、M和Flash ROM幾類; (3)順序存取存儲(chǔ)器SAM( Sequential access memory): 其內(nèi)容只能按照某種順序存取,存取時(shí)間的長(zhǎng)短與信息在存儲(chǔ)器中的位置有關(guān),是個(gè)變量,故SAM只能用平均存取時(shí)間作為衡量存取速度的指標(biāo),典型的SAM如磁帶機(jī); (4)直接存取存儲(chǔ)器DAM(Direct access memory): DAM的存取方式介于RAM和SAM之間.存取信息時(shí),第一步直接指向存儲(chǔ)器的某個(gè)小區(qū)(如磁盤上的磁道);第二步再小區(qū)域內(nèi)順序檢索,直到找到目的地后再進(jìn)行讀寫操作.存取時(shí)間與信息所在物理位置有關(guān),是個(gè)變量,典型的DAM如磁盤.,3.按信息的可保存性分類 (1)易

7、失性(volatile,揮發(fā)性)存儲(chǔ)器:斷電后信息消失,如RAM； (2)非易失性(nonvolatile,非揮發(fā)性)存儲(chǔ)器:斷電后信息仍能保存,如ROM、磁芯存儲(chǔ)器、磁表面存儲(chǔ)器和光盤存儲(chǔ)器. 4.按在計(jì)算機(jī)系統(tǒng)中的作用分類 主存(內(nèi)存)、輔存(外存)、Cache、控制存儲(chǔ)器,3.1.4 多層次存儲(chǔ)體系結(jié)構(gòu) 一、采用多層次存儲(chǔ)體系結(jié)構(gòu)的原因：主存的速度總落后于CPU的需要,主存的容量總落后于軟件的需要.而單一種類的存儲(chǔ)器無法同時(shí)滿足價(jià)格、容量和速度三方面的要求,所以需要從存儲(chǔ)系統(tǒng)結(jié)構(gòu)方面采取措施,即一個(gè)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器由多種類型不同的存儲(chǔ)器組成,構(gòu)成不同的存儲(chǔ)層次(Memory Hiera

8、rchy).典型的多層存儲(chǔ)器體系結(jié)構(gòu)如圖3.2示:,通用寄存器,Cache (靜態(tài)隨機(jī)存儲(chǔ)器SRAM),主存 (動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM， SRAM),聯(lián)機(jī)外部存儲(chǔ)器 (磁盤存儲(chǔ)器等),脫機(jī)外部存儲(chǔ)器 (磁帶、光盤存儲(chǔ)器等),CPU芯片內(nèi),存儲(chǔ)容量越來越大，每位價(jià)格越來越便宜,訪問速度越來越快,主機(jī)內(nèi),外部設(shè)備,圖3.2 多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng),1、通用寄存器(組) 用來存放即刻要執(zhí)行的指令和要處理的數(shù)據(jù),以及處理的中間結(jié)果和最后結(jié)果,速度近于CPU,但價(jià)格昂貴,數(shù)量有限;,2、高速緩存(Cache) (1)什么是Cache：高速緩沖存儲(chǔ)器,高緩.為解決CPU和主存速度的不匹配,在它們之間設(shè)置的一個(gè)

9、或多個(gè)高速小容量半導(dǎo)體存儲(chǔ)器.其存取速度速度可與CPU匹配.依據(jù)程序運(yùn)行的局部性原理,把主存中部分信息映射到Cache中,以便向CPU快速提供即刻要執(zhí)行的指令或要處理的數(shù)據(jù).,(2)Cache的物理構(gòu)成：一般為SRAM即靜態(tài)RAM(Static);而主存一般為DRAM即動(dòng)態(tài)RAM(Dynamic).SRAM較快,約為DRAM的35倍,但功耗大,集成度低,價(jià)格高. (3)目前PC系統(tǒng)中一般設(shè)有一級(jí)緩存和二級(jí)緩存. L1 Cache做在CPU內(nèi)部,叫內(nèi)部Cache,速度最快,容量較小,常在幾十KB. L2 cache又叫外部或片外Cache.,3、主存儲(chǔ)器(內(nèi)存)：是CPU直接編程訪問的存儲(chǔ)器,存

10、放計(jì)算機(jī)運(yùn)行期間處于活躍狀態(tài)的大量程序和數(shù)據(jù).主存可與Cache交換信息,也可以直接由CPU訪問.由半導(dǎo)體存儲(chǔ)器組成.,4、聯(lián)機(jī)外存(磁盤)：用來存放暫時(shí)不用但調(diào)用頻繁,需聯(lián)機(jī)保存的程序和數(shù)據(jù). CPU不能直接訪問,需要時(shí)調(diào)入主存,是主存直接后援. 5、脫機(jī)外存(磁帶、光盤)：作為磁盤后援,用于保存調(diào)用不太頻繁的信息. 輔助存儲(chǔ)器的特點(diǎn)是速度慢、容量大、價(jià)格低.,二、三級(jí)存儲(chǔ)體系結(jié)構(gòu),中央處理器,cache,主存,外存,cache,CPU,M1,M2,M3,1、構(gòu)成：典型的三級(jí)存儲(chǔ)體系結(jié)構(gòu),分為“高緩-主存”和“主存-輔存”兩個(gè)存儲(chǔ)層次,如下圖所示：,2、高緩-主存層次：解決CPU與主存之間的

11、速度匹配問題.Cache速度快于主存,將CPU近期要用的信息調(diào)入Cache,CPU直接訪問Cache獲取信息,從而提高訪存速度.主存和Cache之間的數(shù)據(jù)調(diào)動(dòng)由硬件自動(dòng)完成,對(duì)程序員是透明的.,圖3.3 三級(jí)存儲(chǔ)體系結(jié)構(gòu),二、三級(jí)存儲(chǔ)體系結(jié)構(gòu),中央處理器,cache,主存,外存,cache,CPU,M1,M2,M3,3、主存-輔存層次：解決存儲(chǔ)系統(tǒng)容量不足的問題.輔存容量大,用以存放暫時(shí)不用的數(shù)據(jù),但其速度低于主存且不能和CPU直接交換信息.當(dāng)CPU需要輔存中信息時(shí),將輔存內(nèi)容調(diào)入主存.主存和輔存之間的數(shù)據(jù)調(diào)動(dòng)是由附加硬件和操作系統(tǒng)中的存儲(chǔ)管理軟件共同完成的.,圖3.3 三級(jí)存儲(chǔ)體系結(jié)構(gòu),總結(jié)

12、：多級(jí)存儲(chǔ)體系結(jié)構(gòu)中,各個(gè)層次的存儲(chǔ)器之間通過硬件和軟件有機(jī)地結(jié)合成一個(gè)統(tǒng)一的整體,無須程序員的干預(yù)而由計(jì)算機(jī)自動(dòng)實(shí)現(xiàn)調(diào)度,向程序員提供足夠大的存儲(chǔ)空間,同時(shí)最大限度地與CPU速度匹配. 三級(jí)存儲(chǔ)體系結(jié)構(gòu)的總體效果是：存取速度接近于Cache,存儲(chǔ)容量接近于輔助存儲(chǔ)器,整體價(jià)格也較為合理.,第三章 存儲(chǔ)系統(tǒng),存儲(chǔ)器概述,主存儲(chǔ)器的基本構(gòu)造和操作,主存儲(chǔ)器組織,高速緩沖存儲(chǔ)器Cache 高速交叉存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器芯片,虛擬存儲(chǔ)器,3.2 主存儲(chǔ)器的基本結(jié)構(gòu)和操作 3.2.1 SRAM存儲(chǔ)器基本存儲(chǔ)元的存儲(chǔ)原理 下圖為MOS六管靜態(tài)存儲(chǔ)元電路圖:,X地址 譯碼線,Y地址譯碼線,圖3.4 六管SR

13、AM存儲(chǔ)元件電路圖,T7,T8,(I/O),(I/O),A,B,T6,Vcc,T3,T4,T1,T2,T5,定義:若T1導(dǎo)通而T2截止,存入信息為0;若T1截止而T2導(dǎo)通,存入信息為1.,D,D,位線2,字線,位線1,3.2 主存儲(chǔ)器的基本結(jié)構(gòu)和操作 3.2.1 SRAM存儲(chǔ)器基本存儲(chǔ)元的存儲(chǔ)原理 下圖為MOS六管靜態(tài)存儲(chǔ)元電路圖:,X地址 譯碼線,Y地址譯碼線,圖3.4 六管SRAM存儲(chǔ)元件電路圖,T7,T8,(I/O),(I/O),A,B,T6,Vcc,T3,T4,T1,T2,T5,(1)保持狀態(tài)： 保持“0”狀態(tài)： T1導(dǎo)通 A低 B高 T2截止,D,D,位線2,字線,位線1,3.2 主

14、存儲(chǔ)器的基本結(jié)構(gòu)和操作 3.2.1 SRAM存儲(chǔ)器基本存儲(chǔ)元的存儲(chǔ)原理 下圖為MOS六管靜態(tài)存儲(chǔ)元電路圖:,X地址 譯碼線,Y地址譯碼線,圖3.4 六管SRAM存儲(chǔ)元件電路圖,T7,T8,(I/O),(I/O),A,B,T6,Vcc,T3,T4,T1,T2,T5,(1)保持狀態(tài)： 保持“1”狀態(tài)： T2導(dǎo)通 B低 A高 T1截止,D,D,位線2,字線,位線1,3.2 主存儲(chǔ)器的基本結(jié)構(gòu)和操作 3.2.1 SRAM存儲(chǔ)器基本存儲(chǔ)元的存儲(chǔ)原理 下圖為MOS六管靜態(tài)存儲(chǔ)元電路圖:,X地址 譯碼線,Y地址譯碼線,圖3.4 六管SRAM存儲(chǔ)元件電路圖,T7,T8,(I/O),(I/O),A,B,T6,V

15、cc,T3,T4,T1,T2,T5,(2)寫入狀態(tài)(X、Y譯碼線均為高電平，即T5、T6、T7、T8均導(dǎo)通)： 寫“0”： 位線2為高電平 B高 T1導(dǎo)通 位線1為低電平 A低 T2截止,D,D,位線2,字線,位線1,3.2 主存儲(chǔ)器的基本結(jié)構(gòu)和操作 3.2.1 SRAM存儲(chǔ)器基本存儲(chǔ)元的存儲(chǔ)原理 下圖為MOS六管靜態(tài)存儲(chǔ)元電路圖:,X地址 譯碼線,Y地址譯碼線,圖3.4 六管SRAM存儲(chǔ)元件電路圖,T7,T8,(I/O),(I/O),A,B,T6,Vcc,T3,T4,T1,T2,T5,(2)寫入狀態(tài)(X、Y譯碼線均為高電平，即T5、T6、T7、T8均導(dǎo)通)： 寫“1”： 位線2為低電平 B低

16、 T1截止 位線1為高電平 A高 T2導(dǎo)通,D,D,位線2,字線,位線1,3.2.2 主存儲(chǔ)器的組成,地址 譯碼 驅(qū)動(dòng),存儲(chǔ)體 陣列,I/O電路,讀寫控制電路,地址線,讀寫控制信號(hào),數(shù)據(jù)線,圖3.5 主存儲(chǔ)器結(jié)構(gòu)框圖,1、存儲(chǔ)體陣列 *記憶元件(記憶單元):能存放并保持1位二進(jìn)制數(shù)的元件. *存儲(chǔ)單元:由若干個(gè)記憶元件組成,單元按行、列排列成十分規(guī)整的陣列. *存儲(chǔ)體:是存儲(chǔ)單元的集合.,0,1,2,n-1,0,1,2,n-1,0,1,2,n-1,字選線0,字選線1,字選線m,0,位線1,位線2,位線,n-1,圖3.6 存儲(chǔ)體陣列,注意:從芯片的規(guī)格可知其容量 4K 1,存儲(chǔ)單元數(shù),字長(zhǎng),即一

17、個(gè)存儲(chǔ)單元的位數(shù),位線0,3.2.2 主存儲(chǔ)器的組成 2.地址譯碼驅(qū)動(dòng)電路 (1)地址譯碼器:把CPU給定的地址編碼翻譯成能驅(qū)動(dòng)指定存儲(chǔ)單元的控制信息. (n-2n),1,否則,可選用適當(dāng)門電路.,例：16K1位芯片擴(kuò)展為16K8位的存儲(chǔ)器,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,A0,A13,位擴(kuò)展連接方式：將多片存儲(chǔ)芯片的地址、片選、讀寫控制端并聯(lián),數(shù)據(jù)端

18、單獨(dú)引出.,WE,CPU,A0,A13,.,.,WE,D0,D7,2.字?jǐn)U展法:進(jìn)行字向擴(kuò)充(增加存儲(chǔ)單元個(gè)數(shù)，而每個(gè)存儲(chǔ)單元位數(shù)不變) 例:用16K8位的芯片組成64K8位的存儲(chǔ)器. 解: (1) 芯片數(shù)與存儲(chǔ)空間分配 芯片數(shù)=64K/16K=4(片) 存儲(chǔ)空間分配:,16K8位,16K8位,16K8位,16K8位,解: (2)地址分配與片選邏輯,表3.2 地址空間分配表,地址,片號(hào),片外 A15A14,片內(nèi) A13 A12 A11A1 A0,說明,1,2,3,4,0 0 0 0,1 0,1 1,0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1,0 0 0 0

19、0 1 1 1 1 1,0 0 0 0 0 1 1 1 1 1,最低地址 最高地址,1 0,1 1,0 1 0 1,片選邏輯:當(dāng)各芯片容量相同時(shí)，地址范圍規(guī)整，可選用現(xiàn)成譯碼器選用2:4譯碼器,(3)存儲(chǔ)器與CPU的連接,(由16K8位擴(kuò)充成64K8位的存儲(chǔ)器),CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,CS,WE,I/O,A0 A13,WE,A0-A13,2:4譯碼器,A14A15,mKnk，需n/m組芯片，每組一片,CPU,A15,A14,A13.A0,WE,D0D7,注意：在進(jìn)行字?jǐn)U展時(shí),通常將CPU發(fā)出的地址線的高若干位送入地

20、址譯碼器,用作選片之用;低若干位與存儲(chǔ)器芯片的地址線對(duì)應(yīng)位連在一起.,3.字位同時(shí)擴(kuò)展法:一個(gè)存儲(chǔ)器的容量為MN位,若使用lk位的芯片(lM,KN),需要在字向和位向同時(shí)進(jìn)行擴(kuò)展.此時(shí)共需(M/l)(N/k)個(gè)存儲(chǔ)器芯片.,例：現(xiàn)有一CPU如圖所示,要求為其擴(kuò)充2KB主存,存儲(chǔ)器采用2114芯片,主存從000H地址開始.試畫出CPU和主存的連線圖(可根據(jù)設(shè)計(jì)需要增加譯碼器、邏輯電路等).,CPU,A10,A0,WE,D7,D0,A0,A1,A9,2114,I/O1,I/O2,I/O3,I/O4,CS,WE,解：字、位擴(kuò)展，確定芯片數(shù) 芯片數(shù)=(要求組成主存容量)/(芯片容量) 芯片數(shù)=(2K8

21、）(1K4)=4(片) 組內(nèi)位擴(kuò)展 一組的芯片數(shù)=(主存數(shù)據(jù)位數(shù))/(芯片位數(shù)) 每組芯片數(shù)=8/4=2(片) 組間字?jǐn)U展 組數(shù)=主存字?jǐn)?shù)/芯片字?jǐn)?shù) =(總芯片數(shù))/(一組芯片數(shù)) 組數(shù)=4(片)/2(片)=2(組),存儲(chǔ)空間分配,1K4,1K4,1K4,(2) 地址分配與片選邏輯,第一組起始地址 000 0000 0000 末地址 011 1111 1111 第二組起始地址 100 0000 0000 末地址 111 1111 1111 片選邏輯:用地址線的低10位(A0A9)直接接到芯片地址輸入端, 然后用地址的高一位A10作為第一和第二組的片選信號(hào) , 由此,可得到如下的邏輯式: 第一組

22、: CS1=A10 第二組:CS2=A10,1K4,CPU,A10,CS,CS,CS,CS,A9- A0,A9- A0,A9- A0,A9- A0,A9- A0,D3- D0,D7 D4,I/O0-I/O3,I/O0-I/O3,I/O0-I/O3,I/O0-I/O3,WE,WE,WE,WE,WE,(3) 與CPU的連接,1組,1組,2組,2組,例(2009)：某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按照字節(jié)編址，現(xiàn)在要用2K8位的ROM芯片和4K4位的RAM芯片設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是 A 1、15 B 2、15 C 1、30 D

23、 2、30,例(2011):某計(jì)算機(jī)存儲(chǔ)器按照字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M8位的芯片組成32MB的主存儲(chǔ)器，則存貯器地址寄存器MAR的位數(shù)至少是多少位？ (1)22位 (2)23位 (3)25位 (4)26位,例(2010)：假定用若干個(gè)2K4位芯片組成8K8位存儲(chǔ)器，則0B1FH所在的芯片的最小地址是： (A)0000H (B)0600H (C)0700H (D)0800H,例:某半導(dǎo)體存儲(chǔ)器總?cè)萘繛?K8位.其中固化區(qū)2K字節(jié),選用EPROM芯片2716(2K8位);工作區(qū)2K字節(jié),選用SRAM芯片2114(1K4位).地址總線A15-A0(低),雙向數(shù)據(jù)總線D7-D0(

24、低).試畫出存儲(chǔ)器芯片連接示意圖。 主存地址空間分配如下:0H-07FFH為系統(tǒng)程序區(qū),由ROM組成;0800H-0FFFH為用戶程序區(qū),由RAM組成. 解:(1)芯片選取與存儲(chǔ)空間分配原則,2K8,1K4,1K4,1K4,1K4,0000,07FF,0800,.,0BFF,0C00,.,0FFF,(2)地址分配與片選邏輯 2KROM區(qū)起始地址: 0 0 00 0000 0000 末地址: 0 1 11 1111 1111 2KRAM第一組始地址: 1 0 00 0000 0000 末地址: 1 0 11 1111 1111 2KRAM第二組始地址: 1 1 00 0000 0000 末地址:

25、 1 1 11 1111 1111,A11A10,2K,1K,1K,片選邏輯的設(shè)計(jì): 當(dāng)A11=0時(shí)選中EPROM芯片,故其片選邏輯為:CS0=A11 當(dāng)A11=1,A10=0時(shí),選中第一組2114芯片, 故其片選邏輯為:CS1=A11A10 當(dāng)A11=1,A10=1時(shí),選中第二組2114芯片, 故其片選邏輯為:CS2=A11A10,2716,2114,2114,2114,2114,D7-D4,D3-D0,R/W,AB,A11,CS0,A10-A0,CS1,A9-A0,CS2,A9-A0,A11,A10,A11,A10,圖3.12 存儲(chǔ)器邏輯圖,注意：A15-A12直接接地,練習(xí)題1(1998

26、年東北大學(xué)計(jì)算機(jī)組成原理考研題) CPU有16條地址線和8條數(shù)據(jù)線.由該CPU組成的 計(jì)算機(jī)從0地址開始已有40KB內(nèi)存.現(xiàn)要在40K地址 空間之后再增加8KB的RAM(地址連續(xù)).如用4K8的SRAM芯片來擴(kuò)充.芯片的CS為低電平有效,數(shù)據(jù)線和地址線為高電平有效,所有控制信號(hào)為低電平有效.試設(shè)計(jì)CPU與8KRAM的連接圖,使其滿足上述要求. (根據(jù)題意自己設(shè)計(jì)所需的CPU和RAM的引線,自己 選擇所需門電路),練習(xí)2(東大2001年考研題) 設(shè)有一個(gè)12位地址線和8位字長(zhǎng)的存儲(chǔ)器,問: (1)該存儲(chǔ)器存儲(chǔ)多少字節(jié)的信息? (2)若采用2114芯片(1K4位),需要多少芯片,分多少組? (3)設(shè)某微機(jī)的最大尋址能力為64KB,與上述存儲(chǔ)器連接,且存儲(chǔ)器起始地址為3000H,寫出每組芯片的地址范圍. (4)若選用74LS138譯碼器作為片選譯碼電路,根據(jù)3的要求,試畫出CPU與譯碼器及主存的連線圖(只考慮AB,DB及CS,不考慮其他控制) (5)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM存放1K數(shù)據(jù),以3800H為起始地址的存儲(chǔ)芯片都有與之相同的數(shù)據(jù),分析故障原因.,練習(xí)3(東大2003年考研題) 現(xiàn)有一CPU如圖所示,要求為其擴(kuò)充2KB主存,存儲(chǔ)器采用2114芯片,主存從6000H地址開始.試畫出CPU和主存的連線圖(可根據(jù)設(shè)計(jì)需要增加譯碼器、邏輯電路等),CPU,A15,