數(shù)字電子電路(4.3.2.ppt

1、復(fù)習(xí),2、譯碼器的概念及分類； 3、二進(jìn)制譯碼器的功能、輸出表達(dá)式（兩種形式）； 譯碼器的擴(kuò)展；,4、顯示譯碼器的概念及與顯示器件的接法；,二進(jìn)制譯碼器輸出表達(dá)式：,結(jié)論1：高電平有效的n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項m0mn-1,結(jié)論2：低電平有效的n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項m0mn-1的反函數(shù),1、編碼及編碼器的概念；編碼器的分類；優(yōu)先編碼器的概念；,三、用譯碼器設(shè)計邏輯電路,1、 基本原理 3位二進(jìn)制譯碼器給出3變量的全部最小項; 。 n位二進(jìn)制譯碼器給出n變量的全部最小項;,2、 設(shè)計步驟,寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項表達(dá)式）。（若需要，變換為與非

2、-與非形式。）,將譯碼器的輸入端作為輸入變量端，輸出由譯碼器輸出的組合實現(xiàn)。,畫出用二進(jìn)制譯碼器和相應(yīng)的門電路實現(xiàn)這些函數(shù)的接線圖。,應(yīng)用舉例：P158例3.3.3,試?yán)?線-8線譯碼器74HC138和適當(dāng)?shù)拈T電路設(shè)計一個多輸出的組合邏輯電路,解：首先將給定的邏輯函數(shù)化為最小項之和的形式,題目給定的3/8線譯碼器為低電平有效， 對邏輯式進(jìn)行變換得：,實現(xiàn)電路為：,課堂練習(xí)：題4.12,思考：若譯碼器為高電平有效，用什么門實現(xiàn)？,把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。 譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，注意字符顯示譯碼器與字符顯示器的正確連

3、接。 二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項（或最小項的反函數(shù)），而任一組合邏輯函數(shù)總能表示成最小項之和的形式，所以，由n位二進(jìn)制譯碼器加上合適的門電路即可實現(xiàn)任何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。,譯碼器小結(jié),一、數(shù)據(jù)選擇器定義： 從一組輸入數(shù)據(jù)中選出某一個送到輸出端稱為數(shù)據(jù)選擇器；而選擇哪一個送到輸出端，由地址端的不同代碼組合決定。 常見類型有：4選1、8選1、16選1等。 二、實例介紹：,4.3.3 數(shù)據(jù)選擇器（多路開關(guān)、多路選擇器）,一、定義和類型 二、實例介紹 三、擴(kuò)展 四、用數(shù)據(jù)選擇器設(shè)計組合邏輯電路,真值表,邏輯表達(dá)式,地址變量,輸入數(shù)據(jù),由地址變量的組合決定從路輸入中選擇哪

4、路輸出。,實例1：4選1數(shù)據(jù)選擇器,集成雙4選1數(shù)據(jù)選擇器74HC153,實例2： 集成數(shù)據(jù)選擇器,74HC153,集成8選1數(shù)據(jù)選擇器74LS151,當(dāng) =1時，芯片禁止工作；,當(dāng) =0時，芯片正常工作，輸出為：,三、數(shù)據(jù)選擇器的擴(kuò)展,思路：用片選端擴(kuò)展出高位地址端(P189頁）,1、基本原理,數(shù)據(jù)選擇器的主要特點：,（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：,（2）提供了地址變量的全部最小項。,（3）一般情況下，Di可以當(dāng)作一個輸入變量處理。,2、用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)的思路,四、用數(shù)據(jù)選擇器設(shè)計組合邏輯電路,結(jié)論：n個地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實現(xiàn)n1個變量的邏輯函數(shù)。,

5、將數(shù)據(jù)選擇器的地址端作為邏輯函數(shù)的輸入端，同時配合D0Di適當(dāng)狀態(tài)（包括原變量、反變量、0和1），使要實現(xiàn)的邏輯函數(shù)的標(biāo)準(zhǔn)形式和數(shù)據(jù)選擇器的輸出形式相對應(yīng)。,例1：用雙4選1數(shù)據(jù)選擇器74HC153實現(xiàn)交通信號燈監(jiān)視電路。,解：,例2：用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)函數(shù)：,寫出要實現(xiàn)函數(shù)的最小項表達(dá)式:,數(shù)據(jù)選擇器的三個地址端為A2，A1，A0。設(shè)A2=A、A1=B、A0=C，則MUX的輸出表達(dá)式為：,畫連線圖,比較上述兩式，令：,數(shù)據(jù)選擇器能夠從多路數(shù)字信息中任意選出所需要的一路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由地址代碼組合決定。,數(shù)據(jù)選擇器小結(jié),數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)

6、式的形式，提供了地址變量的全部最小項，并且一般情況下，Di可以當(dāng)作一個變量處理。例，八選一數(shù)據(jù)選擇器的表達(dá)式為：,用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器確定地址變量對比要實現(xiàn)函數(shù)與數(shù)據(jù)選擇器輸出的表達(dá)式，求Di畫連線圖。,4.3.5 數(shù)值比較器（學(xué)習(xí)思路：定義及邏輯功能表）,一、定義 二、分類及實例介 三、擴(kuò)展及應(yīng)用,：比較兩個二進(jìn)制數(shù)值大小的邏輯電路,一、定義,二、分類及實例介紹：,類型：1位數(shù)值比較器和多位數(shù)值比較器。,實例1：1位數(shù)值比較器（對兩個1位的二進(jìn)制數(shù)進(jìn)行比較）,A,B比較有三種可能結(jié)果,實例2：多位數(shù)值比較器（對兩個多位的二進(jìn)制數(shù)進(jìn)行比較）,原理：從高位比起，只有

7、高位相等，才比較下一位,只比較兩個四位數(shù)時，邏輯函數(shù)式為：,若A、B是兩個多位數(shù)的高四位，則當(dāng)A=B時，就需要以低位的比較結(jié)果來決定兩個數(shù)的大小。,I(AB) 和 I(A=B) 是來自低位的比較結(jié)果,只比較兩個四位數(shù)時，應(yīng)令I(lǐng)(AB)=0， I(A=B)=1,三、擴(kuò)展：用兩片CC14585組成一個8位數(shù)值比較器,1、只要高位比較出大或小，低位就沒有必要比較了；,3、 只比較四位數(shù)時，擴(kuò)展端不應(yīng)起作用；,2、當(dāng)高四位全部相等時，需考慮低位的比較結(jié)果。因為Y（ AB）是用Y（AB）和Y（A=B）產(chǎn)生的，故只需輸入低位比較結(jié)果Y（AB）和Y（A=B）。,用來完成兩個二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。在數(shù)字電路中，數(shù)值比較器的輸入是要進(jìn)行比較的兩個二進(jìn)制數(shù)，輸出是比較的結(jié)果。 利用集成數(shù)值比較器的擴(kuò)展輸入端，很容易構(gòu)成更多位數(shù)的數(shù)值比較器。數(shù)值比較器的擴(kuò)展要注意實際電路結(jié)構(gòu)，因為電路結(jié)構(gòu)不同，輸入擴(kuò)展端的用法也不完全一樣，使用時應(yīng)注意區(qū)別。,數(shù)值比較器小結(jié),1、用譯碼器設(shè)計組合