原理圖輸入設(shè)計(jì)方法.ppt

1、第6章 原理圖輸入設(shè)計(jì)方法,EDA技術(shù)實(shí)用教程,6.1 原理圖方式設(shè)計(jì)初步,6.1.1 基本設(shè)計(jì)步驟,1. 為本項(xiàng)工程設(shè)計(jì)建立文件夾,假設(shè)本項(xiàng)設(shè)計(jì)的文件夾取名為MY_PRJCT， 路徑為：E:MY_PRJCT。,6.1.1 基本設(shè)計(jì)步驟,2. 輸入設(shè)計(jì)項(xiàng)目和存盤,2. 輸入設(shè)計(jì)項(xiàng)目和存盤,圖6-2 將所需元件全部調(diào)入原理圖編輯窗,圖6-3 連接好原理圖并存盤,6.1.1 基本設(shè)計(jì)步驟,3. 將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件(Project),4. 選擇目標(biāo)器件并編譯,圖6-4 對工程文件進(jìn)行編譯、綜合和適配等操作,6.1.1 基本設(shè)計(jì)步驟,5. 時(shí)序仿真和包裝入庫,圖6-5 半加器h_adder.gd

2、f的仿真波形,6.1.1 基本設(shè)計(jì)步驟,6. 設(shè)計(jì)頂層文件,圖6-6 在頂層編輯窗中調(diào)出已設(shè)計(jì)好的半加器元件,6.1.1 基本設(shè)計(jì)步驟,6. 設(shè)計(jì)頂層文件,圖6-7 在頂層編輯窗中設(shè)計(jì)好全加器,圖6-8 1位全加器的時(shí)序仿真波形,6.2 較復(fù)雜電路的原理圖設(shè)計(jì),6.2.1 設(shè)計(jì)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器,圖6-9 用74390設(shè)計(jì)一個(gè)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器,6.2.1 設(shè)計(jì)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器,圖6-10 調(diào)出元件7439,圖6-11 從Help中了解74390的詳細(xì)功能,6.2.1 設(shè)計(jì)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器,圖6-12 兩位十進(jìn)制計(jì)數(shù)器工作波形,6.2.2 頻率計(jì)主結(jié)

3、構(gòu)電路設(shè)計(jì),圖6-13 兩位十進(jìn)制頻率計(jì)頂層設(shè)計(jì)原理圖文件,6.2.2 頻率計(jì)主結(jié)構(gòu)電路設(shè)計(jì),圖6-14 兩位十進(jìn)制頻率計(jì)測頻仿真波形,6.2.3 測頻時(shí)序控制電路設(shè)計(jì),圖6-15 測頻時(shí)序控制電路,6.2 較復(fù)雜電路的原理圖設(shè)計(jì),6.2.3 測頻時(shí)序控制電路設(shè)計(jì),圖6-16 測頻時(shí)序控制電路工作波形,6.2.4 頻率計(jì)頂層電路設(shè)計(jì),圖6-17 頻率計(jì)頂層電路原理圖(文件：ft_top.gdf),6.2.4 頻率計(jì)頂層電路設(shè)計(jì),圖6-18 頻率計(jì)工作時(shí)序波形,6.3 參數(shù)可設(shè)置LPM宏功能塊應(yīng)用,6.3.1 基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì),data ：置入計(jì)數(shù)器的并行數(shù)據(jù)輸入； c

4、lock：上升沿觸發(fā)計(jì)數(shù)時(shí)鐘輸入。 clk_en：高電平使能所有同步操作輸入信號；updown：計(jì)數(shù)器加減控制輸入。 cin：最低進(jìn)位輸入 ； aclr：異步清0輸入。 aset：異步置位輸入； q ：計(jì)數(shù)輸出； sload：在clk的上升沿同步并行數(shù)據(jù)加載輸入； cout：計(jì)數(shù)進(jìn)位或借位輸出。 LPM_WIDTH：計(jì)數(shù)器位寬； cnt_en：計(jì)數(shù)使能控制，,6.3.1 基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì),圖6-19 數(shù)控分頻器電路原理圖,6.3.1 基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì),圖6-20 數(shù)控分頻器工作波形,6.3 參數(shù)可設(shè)置LPM宏功能塊應(yīng)用,6.3.2 基于LPM

5、_ROM的4位乘法器設(shè)計(jì),圖6-21 用LPM_ROM設(shè)計(jì)的 4位乘法器原理圖,6.3.2 基于LPM_ROM的4位乘法器設(shè)計(jì),圖6-22 LPM_ROM參數(shù)設(shè)置窗口,6.3.2 基于LPM_ROM的4位乘法器設(shè)計(jì),LPM_ROM中作為乘法表的數(shù)據(jù)文件rom_data.mif WIDTH = 8 ; DEPTH = 256 ; ADDRESS_RADIX = HEX ; DATA_RADIX = HEX ; CONTENT BEGIN 00:00 ; 01:00 ; 02:00 ; 03:00 ; 04:00 ; 05:00 ; 06:00 ; 07:00 ; 08:00 ; 09:00; 1

6、0:00 ; 11:01 ; 12:02 ; 13:03 ; 14:04 ; 15:05 ; 16:06 ; 17:07 ; 18:08 ; 19:09; 20:00 ; 21:02 ; 22:04 ; 23:06 ; 24:08 ; 25:10 ; 26:12 ; 27:14 ; 28:16 ; 29:18; 30:00 ; 31:03 ; 32:06 ; 33:09 ; 34:12 ; 35:15 ; 36:18 ; 37:21 ; 38:24 ; 39:27; 40:00 ; 41:04 ; 42:08 ; 43:12 ; 44:16 ; 45:20 ; 46:24 ; 47:28 ;

7、48:32 ; 49:36; 50:00 ; 51:05 ; 52:10 ; 53:15 ; 54:20 ; 55:25 ; 56:30 ; 57:35 ; 58:40 ; 59:45; 60:00 ; 61:06 ; 62:12 ; 63:18 ; 64:24 ; 65:30 ; 66:36 ; 67:42 ; 68:48 ; 69:54; 70:00 ; 71:07 ; 72:14 ; 73:21 ; 74:28 ; 75:35 ; 76:42 ; 77:49 ; 78:56 ; 79:63; 80:00 ; 81:08 ; 82:16 ; 83:24 ; 84:32 ; 85:40 ;

8、86:48 ; 87:56 ; 88:64 ; 89:72; 90:00 ; 91:09 ; 92:18 ; 93:27 ; 94:36 ; 95:45 ; 96:54 ; 97:63 ; 98:72 ; 99:81; END ;,6.3.2 基于LPM_ROM的4位乘法器設(shè)計(jì),圖6-23 LPM_ROM構(gòu)成的乘法器仿真波形,圖6-23是此乘法器的仿真結(jié)果。,6.3.2 基于LPM_ROM的4位乘法器設(shè)計(jì),圖6-24 在Initialize Memory窗口中編輯乘法表地址/數(shù)據(jù),6.4 波形輸入設(shè)計(jì)方法,圖6-25 待設(shè)計(jì)電路的預(yù)設(shè)輸入輸出波形,圖6-26 打開wdf波形文件編輯器,6.4

9、波形輸入設(shè)計(jì)方法,圖6-27 輸入待設(shè)計(jì)電路的信號名,6.4 波形輸入設(shè)計(jì)方法,圖6-28 輸入信號名及其端口屬性,6.4 波形輸入設(shè)計(jì)方法,圖6-29 輸出時(shí)序信號設(shè)置,習(xí) 題,6-1 用74148和與非門實(shí)現(xiàn)8421BCD優(yōu)先編碼器。 6-2 用3片74139組成一個(gè)5-24線譯碼器。 6-3 用74283加法器和邏輯門設(shè)計(jì)實(shí)現(xiàn)一位8421BCD碼加法器電路，輸入輸出均是BCD碼，CI為低位的進(jìn)位信號，CO為高位的進(jìn)位信號，輸入為兩個(gè)1位十進(jìn)制數(shù)A，輸出用S表示。 6-4 設(shè)計(jì)一個(gè)7人表決電路，參加表決者7人，同意為1，不同意為0，同意者過半則表決通過，綠指示燈亮；表決不通過則紅指示燈亮。

10、 6-5 使用prim和mf庫中的元件設(shè)計(jì)一個(gè)周期性產(chǎn)生二進(jìn)制序列01001011001的序列發(fā)生器，用移位寄存器或用同步時(shí)序電路實(shí)現(xiàn)，并用時(shí)序仿真器驗(yàn)證其功能。 6-6 用D觸發(fā)器構(gòu)成按循環(huán)碼(000-001-011-111-101-100-000)規(guī)律工作的六進(jìn)制同步計(jì)數(shù)器。 6-7 應(yīng)用4位全加器和74374構(gòu)成4位二進(jìn)制加法計(jì)數(shù)器。,習(xí) 題,6-8 用74194、74273、D觸發(fā)器等器件組成8位串入并出的轉(zhuǎn)換電路，要求在轉(zhuǎn)換過程中數(shù)據(jù)不變，只有當(dāng)8位一組數(shù)據(jù)全部轉(zhuǎn)換結(jié)束后，輸出才變化一次。如果使用74299、74373、D觸發(fā)器和非門來完成上述功能，應(yīng)該有怎樣的電路？ 6-9 用一片

11、74163和兩片74138構(gòu)成一個(gè)具有12路脈沖輸出的數(shù)據(jù)分配器。要求在原理圖上標(biāo)明第1路到第12路輸出的位置。若改用一片74195代替以上的74163，試完成同樣的設(shè)計(jì)。 6-10 用同步時(shí)序電路對串行二進(jìn)制輸入進(jìn)行奇偶校驗(yàn)，每檢測5位輸入，輸出一個(gè)結(jié)果。當(dāng)5位輸入中1的數(shù)目為奇數(shù)時(shí)，在最后一位的時(shí)刻輸出1。 6-11 用7490設(shè)計(jì)模為872的計(jì)數(shù)器，且輸出的個(gè)位、十位、百位都應(yīng)符合8421碼權(quán)重。 6-12 用74161設(shè)計(jì)一個(gè)97分頻電路，用置0和置數(shù)兩種方法實(shí)現(xiàn)。 6-13 某通信接收機(jī)的同步信號為巴克碼1110010。設(shè)計(jì)一個(gè)檢測器，其輸入為串行碼x，輸出為檢測結(jié)果y，當(dāng)檢測到巴克

12、碼時(shí)，輸出1。,實(shí) 驗(yàn) 與 設(shè) 計(jì),6-1 用原理圖輸入法設(shè)計(jì)8位全加器 (1) 實(shí)驗(yàn)?zāi)康模菏煜だ肕AX+plus的原理圖輸入方法設(shè)計(jì)簡單組合電路，掌握層次化設(shè)計(jì)的方法，并通過一個(gè)8位全加器的設(shè)計(jì)把握利用EDA軟件進(jìn)行電子線路設(shè)計(jì)的詳細(xì)流程。 (2) 原理說明：一個(gè)8位全加器可以由8個(gè)1位全加器構(gòu)成，加法器間的進(jìn)位可以串行方式實(shí)現(xiàn)，即將低位加法器的進(jìn)位輸出cout與相臨的高位加法器的最低進(jìn)位輸入信號cin相接。而一個(gè)1位全加器可以按照6.1節(jié)介紹的方法來完成。 (3) 實(shí)驗(yàn)內(nèi)容1：按照6.1節(jié)介紹的方法與流程，完成半加器和全加器的設(shè)計(jì)，包括原理圖輸入、編譯、綜合、適配、仿真、實(shí)驗(yàn)板上的硬件測

13、試，并將此全加器電路設(shè)置成一個(gè)硬件符號入庫。鍵1、鍵2、鍵3(PIO0/1/2)分別接ain、bin、cin；發(fā)光管D2、D1(PIO9/8)分別接sum和cout。,實(shí) 驗(yàn) 與 設(shè) 計(jì),6-1 用原理圖輸入法設(shè)計(jì)8位全加器 (4) 實(shí)驗(yàn)內(nèi)容2，建立一個(gè)更高的原理圖設(shè)計(jì)層次，利用以上獲得的1位全加器構(gòu)成8位全加器，并完成編譯、綜合、適配、仿真和硬件測試。建議選擇電路模式1，鍵2、鍵1輸入8位加數(shù)；鍵4、鍵3輸入8位被加數(shù)；數(shù)碼6/5顯示加和；D8顯示進(jìn)位cout。 (5) 思考題：為了提高加法器的速度，如何改進(jìn)以上設(shè)計(jì)的進(jìn)位方式？ (6) 實(shí)驗(yàn)報(bào)告：詳細(xì)敘述8位加法器的設(shè)計(jì)流程；給出各層次的原

14、理圖及其對應(yīng)的仿真波形圖；給出加法器的延時(shí)情況；最后給出硬件測試流程和結(jié)果。,實(shí) 驗(yàn) 與 設(shè) 計(jì),6-2 用原理圖輸入法設(shè)計(jì)較復(fù)雜數(shù)字系統(tǒng) (1) 實(shí)驗(yàn)?zāi)康模菏煜ぴ韴D輸入法中74系列等宏功能元件的使用方法，掌握更復(fù)雜的原理圖層次化設(shè)計(jì)技術(shù)和數(shù)字系統(tǒng)設(shè)計(jì)方法。完成8位十進(jìn)制頻率機(jī)的設(shè)計(jì)。 (2) 原理說明：利用6.2節(jié)介紹的2位計(jì)數(shù)器模塊連接它們的計(jì)數(shù)進(jìn)位，用4個(gè)計(jì)數(shù)模塊就能完成一個(gè)8位有時(shí)鐘使能的計(jì)數(shù)器；對于測頻控制器的控制信號，在仿真過程中應(yīng)該注意它們可能的毛刺現(xiàn)象。最后按照6.2節(jié)中的設(shè)計(jì)流程和方法即可完成全部設(shè)計(jì)。 (3) 實(shí)驗(yàn)內(nèi)容：首先完成2位頻率計(jì)的設(shè)計(jì)，然后進(jìn)行硬件測試，建議選擇

15、電路模式2，數(shù)碼2和1顯示輸出頻率值，待測頻率F_IN接clock0；測頻控制時(shí)鐘CLK接clock2，若選擇clock2 = 8Hz，門控信號CNT_EN的脈寬恰好為1秒。然后建立一個(gè)新的原理圖設(shè)計(jì)層次，在完成實(shí)驗(yàn)內(nèi)容1的基礎(chǔ)上將其擴(kuò)展為8位頻率計(jì)，仿真測試該頻率計(jì)待測信號的最高頻率，并與實(shí)測的結(jié)果進(jìn)行比較。,實(shí) 驗(yàn) 與 設(shè) 計(jì),6-2 用原理圖輸入法設(shè)計(jì)較復(fù)雜數(shù)字系統(tǒng) (4) 實(shí)驗(yàn)附加題1：完成習(xí)題6-4、6-5、6-8和習(xí)題6-9的設(shè)計(jì)和硬件實(shí)驗(yàn)驗(yàn)證。 (5) 實(shí)驗(yàn)附加題2：分析圖6-30工作原理、各元件模塊的功能以及各端口信號的功能。完成該圖所示電路的設(shè)計(jì)和時(shí)序仿真，并說明該電路功能，給出其仿真波形和硬件測試方法。 (6) 實(shí)驗(yàn)報(bào)告：給出各層次的原理圖、工作原理、仿真波形圖和分析，詳述硬件實(shí)驗(yàn)過程和實(shí)驗(yàn)結(jié)果。,圖6-30 實(shí)驗(yàn)6-30電路原理圖,實(shí) 驗(yàn) 與 設(shè) 計(jì),6-3 LPM模塊使用 (1) 實(shí)驗(yàn)?zāi)康模赫莆誏PM模塊的參數(shù)設(shè)置方法以及設(shè)計(jì)和應(yīng)用方法。 (