數(shù)字邏輯實驗報告---9進制計數(shù)器_第1頁
數(shù)字邏輯實驗報告---9進制計數(shù)器_第2頁
數(shù)字邏輯實驗報告---9進制計數(shù)器_第3頁
數(shù)字邏輯實驗報告---9進制計數(shù)器_第4頁
數(shù)字邏輯實驗報告---9進制計數(shù)器_第5頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數(shù)字邏輯實驗報告第二次實驗：同步時序邏輯電路設計實驗（計數(shù)器）實驗報告：同步時序邏輯電路設計實驗（計數(shù)器）實驗目的：掌握一般同步時序邏輯集成電路的使用設計內容：用常用同步時序邏輯集成電路實現(xiàn)以下邏輯功能：九進制計數(shù)器設備： EP3c80 SOPC實驗系統(tǒng)器件：同步四位二進制計數(shù)器：74LS161、163 CR = 0時異步清零。 CR = 1、LD = 0時同步置數(shù)。 CR= LD=1且CPT=CPP=1時，按4位自然二進制碼進行同步計數(shù)。 CR= LD=1且CPTCPP=0時，計數(shù)器狀態(tài)保持不變。161的引腳排列和163相同，不同之處是163采用同步清零方式。實驗原理：此器件為4位二進制加法

2、計數(shù)器，模為16，時鐘上沿觸發(fā)。同步清除，清除輸入端的低電平將在下一個時鐘脈沖之前，把四個觸發(fā)器的輸出置為低電位，而不管使能輸入P、T為何電平。預置受時鐘控制，為同步預置。當 LD=0，在時鐘脈沖作用下計數(shù)器可并行預置4位二進制數(shù)。當 LD=1，兩個計數(shù)使能輸入P、T同時為高電平，在時鐘脈沖作用下，計數(shù)器進行正常計數(shù)。計數(shù)器具有超前進為輸出端，無需另加電路，即可級聯(lián)成n*4位同步計數(shù)器。注：（1）由于我們要74LS163來實現(xiàn)的是九進制計數(shù)器，所以要取Q3 （Q3 為計數(shù)器的最高位）接在 CR，這樣的目的在于：當出現(xiàn)1000時讓它清0，重新計數(shù)，從而實現(xiàn)九進制計數(shù)器的目的。（2）在74LS16

3、1時，原理類似，區(qū)別在于異步清零，所以在用74LS161時要把Q0，Q3與非后接在 CR ，因為當出現(xiàn)1000時要清零，即要使Q0*Q3=1=CR。實驗步驟： 5V 低位 高位 1 1 Q0*Q3 時鐘脈沖 1 接地實驗數(shù)據(jù)：Q0、Q1、Q2、Q3分別接到LED邏輯電平指示上，1表示亮，0表示不亮。記錄的結果得如下表格：電平Q3 Q2 Q1 Q0 （1）0 00 0（2）0001（3）0010（4）0011（5）0100（6）0101（7）0110（8）0111（9）1000（10）0000實驗總結：通過同步時序邏輯電路設計實驗，我學會了同步時序邏輯集成電路的使用。通過此實驗，我不僅學會了九進制計數(shù)器，當CR

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論