《邏輯門電路》PPT課件.ppt

1、第2章 集成邏輯門電路,本章主要內(nèi)容 介紹基本門電路的概念 討論數(shù)字集成電路的幾種主要類型，重點是雙極型TTL集成門電路 MOS型數(shù)字集成電路,第2章 集成邏輯門電路,集成邏輯門電路，是把門電路的所有元器件及連接導線制作在同一塊半導體基片上構成的。 它屬于小規(guī)模集成電路(SSI)，它是組成一個較大數(shù)字系統(tǒng)的基本單元。,第2章 集成邏輯門電路,小規(guī)模(Small Scale Integrated Circuit ,SSI)是由十幾個門電路構成的。 中規(guī)模(Medium Scale Integrated Circuit, MSI)是由上百個門電路構成的。 大規(guī)模(Large Scale Integ

2、rated Circuit ,LSI)是由幾百個至幾千個門電路構成的。 超大規(guī)模(Very Large Scale Integrated Circuit ,VLSI)是由一萬個以上門電路構成的。,第2章 集成邏輯門電路,目前，廣泛使用的邏輯門有TTL (Transistor-Transistor Logic)和CMOS兩個系列。 TTL門電路屬雙極型數(shù)字集成電路，其輸入級和輸出級都是三極管結構，故稱TTL。 CMOS門電路是由NMOS管和PMOS管組成的互補MOS集成電路，屬單極性數(shù)字集成電路。,第2章 集成邏輯門電路,我國TTL系列數(shù)字集成電路型號與國際型號對應列入表2-1中,獲得高低電平的

3、基本原理,電子電路中用高、低電平分別表示二值邏輯的1和0兩種邏輯狀態(tài)。,二極管的開關特性,二極管導通條件： 正向電壓VF0.7V(0.2V)。 二極管截止條件： VF0.5V(鍺管0.1V)。 二極管反向恢復時間tre,二極管的開關特性,二極管反向恢復時間tre 產(chǎn)生反向恢復時間tre的原因,反向恢復時間tre為納秒數(shù)量級， tre值愈小，開關速度愈快，允許信號頻率愈高。,三極管的開關特性,截止、飽和的條件 截止：VBE 0V(0.5V) 飽和：IBIBS 臨界飽和：VCE=VBE 此時：,一般VCES=0.10.3V,三極管的開關特性,三極管的開關時間,0.9ICS,0.1ICS,延遲時間t

4、d,上升時間tr,開啟時間ton=td+tr,存儲時間ts,下降時間tf,關閉時間toff=ts+tf,一般地tofton，ts tf 并且開關時間為納秒數(shù)量極,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能的電路，稱為與門。,VA=VB=3V。由于R接 到電源+12V上，故DA、DB均導通,VF= 3+0.7V=3.7V3V,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能的電路，稱為與門。,VA=3V，VB=0V 由于DB導通，VF=0.7V，因而DA截止,通常將DB導通，使VF=0+0.7V=0.7V0V稱為箝位。,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能的電路，稱為與門

5、。,VA=0V，VB=3V 由于DA導通VF=0+0.7V=0.7V0V，DB截止。,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能的電路，稱為與門。,VA=VB=0V VF=0.7V，此時DA、DB均導通。 VF=0+0.7V=0.7V0V,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能的電路，稱為與門。,結論： (1)VA=VB=0V，VF0V (2)VA=0V, VB=3V，VF0V (3)VA=3V, VB=0V， VF0V (4)VA=VB=3V VF3V,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能的電路，稱為與門。,2.1 基本邏輯門電路,二極管與門 實現(xiàn)與邏輯功能

6、的電路，稱為與門。,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。,VA=VB=3V，由于R接到電源-VEE（-12V）上，故DA、DB均導通。VF因此為VA-VD=2.3V 3V 。,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。,VA=0V，VB=3V，此時DB導通，將VF鉗位在2.3V，DA加反向電壓截止。因此 VF=VB-VD=2.3V3V 。,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。,VA=3V，VB=0V，此時DA導通，DB截止，VF=VA-VD=2.3V 3V 。,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。

7、,VA=VB=0V，DA、DB均導通，VF=0-VD=-0.7V 0V 。,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。,結論 (1)VA=VB=0V:VF0V (2) VA=0V, VB=3V: VF3V (3) VA=3V, VB=0V: VF3V (4)VA=VB=3V: VF3V,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。,2.1 基本邏輯門電路,或門 實現(xiàn)邏輯或功能的電路，稱為或門。,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,數(shù)字電路中，二極管，三極管均工作在開關狀態(tài)。三極管工作在飽和狀態(tài)和截止狀態(tài)。,2.1 基本

8、邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,飽和時，其集電極輸出為低電平（VO=Vces）； 截止時，其集電極輸出高電平（無箝位時，VO=VCC，有箝位電路時，VO高電平將使DQ導通，由于VQ=2.5V，故VO=2.5V+0.7V=3.2V）。,-12V,12V,2.5V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,VI=0.3V時，一般硅管死區(qū)電壓為0.5V，故T可能截止，只考慮到VEE時,只考慮到VI時,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,總的VB=-0.646V，T截止，VO為高電平。

9、由于此時鉗位二極管DQ導通，故VO=VQ+VDQ=3.2V 3V。,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,或：,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,當VI=3.2V時，輸入高電平，T應飽和，即,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,在本例中,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,實際上,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,I

10、BIBS，三極管飽和。輸出為低電平 VO=Vces=0.3V0V 采用正邏輯，可列出非門的真值表。,-12V,12V,2.1 基本邏輯門電路,非門(反相器) 實現(xiàn)邏輯非門功能的電路，稱作非門,-12V,12V,2.1 基本邏輯門電路,4.與非門電路,2.1 基本邏輯門電路,5.或非門電路,2.2 TTL集成邏輯門電路, TTL與非門的工作原理 TTL與非門的典型電路,TTL與非門的典型電路如圖2-6所示，它分成輸入級、中間級和輸出級三個部分。,輸出級, TTL與非門的典型電路,輸入級由多發(fā)射極晶體管T1和電阻R1組成，通過T1的各個發(fā)射極實現(xiàn)與邏輯功能。,多發(fā)射極晶體管 T1 的等效電路, T

11、TL與非門的典型電路,中間級由T2、R2、R3組成。 其主要作用是從T2管的集電極c2和發(fā)射極e2同時輸出兩個相位相反的信號，分別驅(qū)動T3和T5管，來保證T4和T5管有一個導通時，另一個就截止。, TTL與非門的典型電路,輸出級由R4、R5、T3、T4、T5組成，T5是反相器，T3、T4組成復合管構成一個射隨器，作為T5管的有源負載，并與T5組成推拉式電路，使輸出無論是高電平或是低電平，輸出電阻都很小，提高了帶負載能力。,工作原理,則VB1=VIL+VBE1 =0.3+0.7=1V VB2 =VC1=VCES1+VIL =0.1+0.3=0.4V,設A=0 B=1 C=1 (VIL=0.3V)

12、 ，,所以：T2 、T5 截止,T3 、T4 導通,VF = 5UBE3UBE4 50.70.7 = 3.6V,拉電流,F = 1,工作原理,設A = B = C =1，即VA=VB=VC=VIH=3.6V，,3.6V 3.6V 3.6V,2.1V,T1管的基極電位升高，使T1管的集電結、T2和T5的發(fā)射結正向偏置而導通，T1管的基極電位VB1被箝位在2.1V。,1.4V,故T1管處于倒置工作狀態(tài)：發(fā)射結和集電結反向運用狀態(tài)，發(fā)射結反向偏置、集電結正向偏置。,T3 導通 ，T4 截止,VF = 0.3V ， F = 0,VF =0.3V,灌電流,結論：,電路只要輸入有一個為低電平時，輸出就為高

13、電平；只有輸入全為高電平時，輸出才為低電平。該門為與非門。即 1.輸入不全為1時，輸出為1 2.輸入全為1時，輸出為0 真值表為：,2.TTL與非門的電壓傳輸特性及 抗干擾能力,電壓傳輸特性 電壓傳輸特性是描述輸出電壓vO與輸入電壓vI之間對應關系的曲線，如圖2-7所示。, TTL與非門的電壓傳輸特性,AB段（截止區(qū)）： vI0.6V，輸出電壓vO不隨輸入電壓vI變化，保持在高電平VH。 VC10.7V，T2和T5管截止，T3、T4管導通，輸出高電平，VOH=3.6V。 由于T2和T5管截止，故稱截止區(qū)。, TTL與非門的電壓傳輸特性,BC段(線性區(qū))： 0.6VvI1.3V，0.7VVC11

14、.4V。 這時T2管開始導通并處于放大狀態(tài)，T2管的集電極電壓VC2和輸出電壓vO隨輸入電壓vI的增大而線性降低，故該段稱為線性區(qū)。,由于T5管的基極電位還低于0.7V，故T5管仍截止。T3、T4管還是處于導通狀態(tài)。, TTL與非門的電壓傳輸特性,CD段(過渡區(qū))： 1.3VvI1.4V，T5管開始導通，T2、T3、T4管也都處于導通狀態(tài)，T4、T5管有一小段時間同時導通，故有很大電流流過R4電阻，T2管提供T5管很大的基極電流;,T2、T5管趨于飽和導通，T4管趨于截止，輸出電壓vO急劇下降到低電平vO=0.3V。,由于vI的微小變化而引起輸出電壓vO的急劇下降，故此段稱為過渡區(qū)或轉(zhuǎn)折區(qū)。,

15、 TTL與非門的電壓傳輸特性,CD段(過渡區(qū))： CD段中點對應的輸入電壓，既是T5管截止和導通的分界線，又是輸出高、低電平的分界線，故此電壓稱閾值電壓VT（門檻電壓），VT=1.4V。,VT是決定與非門狀態(tài)的重要參數(shù)。當vIVT時，與非門截止，輸出高電平。,當vIVT時，與非門飽和導通，輸出低電平。, TTL與非門的電壓傳輸特性,DE段（飽和區(qū)）： vI1.4V以后，T1管處于倒置工作狀態(tài)，VB1被箝位在2.1V，T2、T5管進入飽和導通狀態(tài)，T3管微導通，T4管截止。 由于T2、T5管飽和導通，故稱該段為飽和區(qū)。,抗干擾能力(輸入噪聲容限),關門電平VOFF：輸出為標準高電平VSH時所允許

16、的最大輸入低電平值。通常VOFF=0.8V。 開門電平VON：輸出為標準低電平VSL時所允許的最小輸入高電平值。通常VON=1.8V。,抗干擾能力（輸入噪聲容限）：不破壞與非門輸出邏輯狀態(tài)所允許的最大干擾電壓。,輸入低電平的抗干擾能力,輸入高電平的抗干擾能力,抗干擾能力(輸入噪聲容限),VNL=VILmax-VOLmax,VNH=VOHmin-VIHmin,TTL與非門的輸入特性、輸出特性和帶負載能力,了解輸入輸出特性，可正確處理TTL與非門之間和其它電路之間的連接問題。只要輸入端、輸出端的電路結構形式和參數(shù)與TTL與非門相同，輸入、輸出特性對其它TTL電路也適用。,TTL與非門的輸入特性,輸

17、入特性是描述輸入電流與輸入電壓之間的關系曲線，如圖2-8所示的特性曲線。規(guī)定輸入電流流入輸入端為正，而從輸入端流出為負。,TTL與非門的輸入特性,當vI小于0.6V時T2是截止的，T1基極電流均經(jīng)其發(fā)射極流出（因集電極的負載電阻很大，IC1可以忽略不計），這時電流大小可以近似計算為 iI=-(VCC-VBE1-vI)/R1。,TTL與非門的輸入特性,當vI=0時，相當于輸入端接地，故將此時的輸入電流稱為輸入短路電流IIS，IIS=(VCC-VBE1)/R1=(5-0.7)/31.4mA。,輸入短路電流IIS=1.4mA,TTL與非門的輸入特性,當vI等于0.6V時T2管開始導通，T2管導通以后

18、IB1一部分就要流入T2管的基極，iI的絕對值隨之略有減小；vI繼續(xù)增加，IB2要繼續(xù)增大，而iI的絕對值繼續(xù)減小。,TTL與非門的輸入特性,當vI增加到1.3V以后，T5管開始導通，VB1被箝位在2.1V左右；此后，iI的絕對值隨vI的增大而迅速減小。,TTL與非門的輸入特性,IB1絕大部分經(jīng)T1集電結流入T2的基極。當vI大于1.4V以后，T1就進入倒置工作狀態(tài)，iI的方向由負變?yōu)檎?，就是說iI由e1端流入輸入端，此時的輸入電流稱為輸入漏電流IIH，其值約為10A。,TTL與非門的輸入特性,輸入短路電流IIS1.4mA。 輸入漏（高電平）電流IIH10A。,TTL與非門的輸入特性,在實際應

19、用中，有時與非門的輸入端需要經(jīng)外接電阻RI接地。如圖2-9(a)圖所示。 此時就有電流II流過RI，并在其上產(chǎn)生電壓降vI。,TTL與非門的輸入特性,當輸入端所接電阻RI=0時，即輸入端接地時，輸出為高電平； 而RI=時，輸入電流沒有通路，與輸入端加高電平等效，此時輸出為低電平。,TTL與非門的輸入特性,即RI比較小時，與非門截止，輸出高電平；RI較大時，與非門飽和，輸出為低電平；RI不大不小時，與非門工作在線性區(qū)或轉(zhuǎn)折區(qū)。,TTL與非門的輸入特性,TTL門輸入端所接電阻的大小會影響輸出狀態(tài)。 vI和RI之間的關系曲線叫做輸入端負載特性。,TTL與非門的輸入特性,發(fā)射結導通時,TTL與非門的輸

20、入特性,在RIR1條件下，vI幾乎和RI成正比，vI隨RI增加而增加。如圖2-9(b)所示。,RI ，vI=1.4V，T5管導通，VB1被箝位在2.1V。,RI，vI=1.4V。則公式不再適用。,TTL與非門的輸入特性,關門電阻ROFF：保證TTL與非門關閉，輸出為標準高電平時，所允許的RI最大值。一般ROFF=0.8k。,RIROFF時，與非門輸出高電平。,TTL與非門的輸入特性,開門電阻RON：保證TTL與非門導通，輸出為標準低電平時，所允許的RI最小值。一般RON=2k。,RIRON時，與非門輸出低電平。,輸入負載特性是TTL與非門特有的，不能用于CMOS門。,TTL與非門的輸入特性,與

21、非門多余端的處理：輸入信號數(shù)目少于與非門輸入端個數(shù)，出現(xiàn)多余端。 與非門輸入端懸空相當于接高電平 實際使用時，不采用懸空的方法，防止干擾信號引入 多余輸入端 接電源的正端或固定高電平 并聯(lián)使用,TTL與非門的輸出特性,TTL與非門實際工作時，輸出端總要接負載，產(chǎn)生負載電流，此電流也在影響輸出電壓的大小。 輸出電壓與負載電流之間的關系曲線，稱為輸出特性。輸出電壓有高電平、低電平兩種狀態(tài)，所以有兩種輸出特性。,TTL與非門的輸出特性,與非門輸入全為高電平時，輸出為低電平。 T1管倒置工作， T2、T5管飽和導通， T3管微導通，T4管截止。 這時輸出級等效電路如圖2-10(a)所示，其基極電流很大

22、，是灌電流負載。,輸出為低電平時的輸出特性,TTL與非門的輸出特性,輸出為低電平時的輸出特性,是三極管在基極電流為某一值時共射極接法的輸出特性曲線如圖2-10(b)所示。,T5飽和，其導通電阻rce很?。ㄊ畮讱W姆），所以iL增加時vO僅稍有增加，輸出低電平VOL。,當iL增加到大于某值后，T5管退出飽和進入放大，vO迅速上升，破壞了輸出為低電平的邏輯關系，因此對灌電流值要有限制。,IOLmax,VOLmax,TTL與非門的輸出特性,輸出為高電平時的輸出特性,當與非門輸入端其中有一端為低電平時，輸出為高電平。 T1管處于飽和狀態(tài)， T2、T5管截止， T3、T4管導通。 這時輸出級等效電路如圖2

23、-11(a)所示，負載是拉電流負載。,TTL與非門的輸出特性,輸出為高電平時的輸出特性,在iL較小時，T3處于飽和邊緣，T4管放大，T3、T4組成的復合管有一定的放大作用，,輸出特性曲線如圖2-11(b)所示。,輸出電阻很小，TTL與非門的輸出電壓vO 隨iL變化不大，故輸出高電平VOH。,當iL增加到大于某值后，R4上壓降增大，VC3下降，使T3進入深飽和，,復合管跟隨器處于飽和狀態(tài)，失去跟隨作用，,輸出電壓vO隨負載電流的增加而迅速下降， vOVCC-VCES3-VBE4-iLR4。,為了保證vO為標準高電平。對拉電流值要有限制。,IOHmax,VOHmin,帶負載能力,TTL與非門的輸出

24、端接上負載后，負載有灌電流負載和拉電流負載。圖2-12分別表示灌電流負載和拉電流負載。,拉電流負載增加會使與非門的輸出高電平下降；,灌電流負載增加會使與非門的輸出低電平上升。,IL=NOIIS,IL=NOIIH,帶負載能力,電路輸出高、低電平時有輸出電阻，所以輸出的高、低電平隨負載電流改變，變化小，說明門的帶負載能力強。 用輸出電平變化不超過某一規(guī)定值（高電平不低于高電平下限值VOHmin，低電平不高于低電平的上限值VOLmax）時的最大負載電流，來定量描述門電路的帶負載能力大小。,帶負載能力,負載電流大，帶負載能力強；反之，帶負載能力弱。 一個門的輸出電平有高電平、低電平之分，因此，說這個門

25、的帶負載能力，必須綜合考慮輸出高電平時的帶負載能力和輸出低電平時的帶負載能力。,帶負載能力,扇出系數(shù)：門電路驅(qū)動同類門的最大數(shù)目。 輸出高電平時的扇出系數(shù),輸出低電平時的扇出系數(shù),一個門的扇出系數(shù)只能是一個。若NOH和NOL不同時，應取NOH和NOL中小的一個。,TTL與非門的動態(tài)特性,平均傳輸延遲時間,二極管、三極管存在開關時間，由二極管和三極管構成的TTL電路的狀態(tài)轉(zhuǎn)換需要一定的時間，即輸出不能立即響應輸入信號的變化，而有一定的延遲。如圖2-13所示。,而電阻、二極管、三極管等元器件寄生電容的存在，還會使輸出電壓波形的上升沿和下降沿變得不那么陡。,導通傳輸延遲時間,截止傳輸延遲時間,平均傳

26、輸延遲時間,傳輸延遲時間小，表明門的工作速度可以高，反之，門的工作速度必須降低。,TTL與非門的動態(tài)特性,動態(tài)尖峰電流 靜態(tài)時TTL與非門電路的電源電流比較小，在10mA左右。在動態(tài)情況下，由于T5工作在深飽和狀態(tài)，T4必定在T5截止之前就導通了。這樣就出現(xiàn)了瞬間T4和T5都導通的狀態(tài)。這一瞬間電源電流比靜態(tài)時的電源電流大，但持續(xù)時間較短，故稱之為尖峰電流或浪涌電流。輸出由高電平變?yōu)榈碗娖綍r，也會出現(xiàn)T4、T5都導通，導致ICC出現(xiàn)尖峰。,TTL與非門的動態(tài)特性,動態(tài)尖峰電流 如圖2-14所示。,在工作頻率較高時，尖峰電流對電源平均電流影響不可忽略。它使電源的平均電流增大，這就要求加大電源的容

27、量。,電源的尖峰電流在電路內(nèi)部流通時，會在電源線和地線上產(chǎn)生電壓降，形成一個干擾源，為此，要采取合理的接地和去耦措施，使之在允許范圍內(nèi)。,2.3 其他類型的TTL門電路,TTL門電路除了與非門外，還有其它邏輯功能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開路門和三態(tài)門等，還有與擴展器、或擴展器和與或擴展器等。 主要介紹集電極開路門和三態(tài)門。,集電極開路門(OC門),線與 ：把幾個邏輯門的輸出端直接連在一起實現(xiàn)邏輯與。 TTL與非門直接線與出現(xiàn)的問題：,F1=1，F(xiàn)2=0就會在電源和地之間形成一個低阻通路，破壞了邏輯關系，而且還會把截止門中的導通管T4燒壞。,集電極開路門(

28、OC門),集電極開路門(OC門) 電路結構：把TTL與非門電路的推拉輸出級改為三極管集電極開路輸出,稱為集電極開路(Open Collector)門電路。,RL,上拉電阻,集電極開路門(OC門),集電極開路門(OC門) 邏輯符號如圖(b)所示。,邏輯功能：,幾個OC門的輸出端直接并聯(lián)后可共用一個集電極負載電阻RL和電源VCC。,只要恰當?shù)剡x擇電源電壓和負載電阻，就可以保證輸出電平的高、低要求，而又有效地防止輸出管電流過大。,集電極開路門(OC門),集電極負載電阻RL的選擇 利用OC門可以實現(xiàn)線與功能。 當有m個OC門直接并聯(lián)，并帶有n個與非門作負載時，只要公共外接負載電阻RL選擇適當，就可以保

29、證輸出高電平不低于規(guī)定的VOHmin值；又可以保證輸出低電平不高于規(guī)定的VOLmax。而且也不會在電源和地之間形成低阻通路。,集電極開路門(OC門),集電極負載電阻RL的選擇 若m個OC與非門的輸出都為高電平直接并聯(lián)，則線與結果為高電平，如圖2-17所示。,為保證并聯(lián)輸出高電平不低于規(guī)定的VOHmin值，則要求RL取值不能太大，才能保證 VCC-IRLRLVOHmin。,OC門個數(shù),TTL與非門輸入端的個數(shù),OC門輸出管截止時的漏電流,負載門每個輸入端為高電平時的輸入漏電流,IRL=mIOH+pIIH,VCC-(mIOH+pIIH)RLVOHmin,RL最大值RLmax為：,VCC-IRLRL

30、VOHmin,集電極開路門(OC門),當OC門線與輸出為低電平時，從最不利情況考慮，設只有一個OC門處于導通狀態(tài)，而其它的OC門均截止，如圖2-18所示。,RL不能太小，應保證在所有的負載電流全部流入唯一導通的OC門時，線與輸出低電平仍能低于規(guī)定的VOLmax值，即 VCC-IRLRLVOLmax。,OC門導通時的最大負載電流,TTL與非門輸入短路電流,注：無論一個門有幾個輸入端接在VOL上，IIS都是同樣大。,IRL=IOL-nIIS,VCC-IRLRLVOLmax,VCC-(IOL-nIIS)RLVOLmax,RL最小值RLmin為：,RLminRLRLmax,集電極開路門(OC門),OC

31、門的應用：實現(xiàn)與或非邏輯(線與) 將幾個OC門的輸出直接并聯(lián)在一起，然后通過一個公共上拉電阻RL接到電源VCC上，如圖2-19所示。,，,，,實現(xiàn)了與或非的功能,集電極開路門(OC門),OC門的應用：實現(xiàn)電平轉(zhuǎn)移 在數(shù)字系統(tǒng)的接口（與外部設備相聯(lián)系的電路）需要有電平轉(zhuǎn)換的時候，常用OC門實現(xiàn)，如圖2-20所示電路。,，,，,集電極開路門(OC門),OC門的應用：用作驅(qū)動器 用OC門驅(qū)動指示燈、繼電器和脈沖變壓器等。 當用于驅(qū)動指示燈時，上拉電阻由指示燈代替，指示燈的一端于OC門的輸出相連，另一端接上電源。 如果電流過大，可串入一個適當?shù)南蘖麟娮琛?，,，,集電極開路門(OC門),用作驅(qū)動器 例

32、 試用74LS系列邏輯門，驅(qū)動一只VD=1.5V，ID=6mA的發(fā)光二極管。 解：與非門74LS00的IOL為4mA，不能驅(qū)動ID=6mA的發(fā)光二極管。集電極開路與非門74LS01的IOL為6mA，故可選用74LS01來驅(qū)動發(fā)光二極管，其電路如圖所示。,，,，,限流電阻,三態(tài)輸出門（TSL門）,三態(tài)邏輯（Three State Logic）輸出門，簡稱TSL門。它是在一般門電路的基礎上增加控制電路和控制端構成的。 三態(tài)輸出是指三態(tài)門處于工作狀態(tài) 高電平 低電平 非工作狀態(tài)的高阻態(tài)(禁止態(tài)、開路態(tài)),三態(tài)輸出門（TSL門）,三態(tài)與非門的電路結構如圖(a) 所示。,EN,三態(tài)輸出門（TSL門）,V

33、EN=0.3V (EN=0), VB1=1.0V,VB3=1.0V, T4、T5截止。 輸出為高阻態(tài),工作原理,VEN=3.6V(EN=1), D截止，就是與非門。,1.0V,1.0V,三態(tài)輸出門（TSL門）,三態(tài)門的用途：在總線傳輸中的應用,利用三態(tài)門向同一個總線MN上輪流傳輸信號不會互相干擾。 工作條件是：在任何時間里只能有一個三態(tài)門處于工作狀態(tài)，其余的門處于高阻態(tài)。,三態(tài)輸出門（TSL門）,三態(tài)門的用途：實現(xiàn)數(shù)據(jù)雙向傳輸,EN=0，G1高阻，N經(jīng)G2向M送數(shù)據(jù)。,EN=1，G2高阻，M經(jīng)G1向N送數(shù)據(jù)。,2.4 MOS邏輯門,單極型MOS(Metal Oxide Semiconducto

34、r)集成電路分PMOS、NMOS和CMOS三種。 NMOS電氣性能較好，工藝較簡單，適合制作高性能的存儲器、微處理器等大規(guī)模集成電路。 而由NMOS和PMOS構成的互補型CMOS電路以其性能好、功耗低等顯著特點，得到愈來愈廣泛的應用。 主要介紹NMOS和CMOS門電路。,2.4 MOS邏輯門,MOS管截止時漏極和源極之間的內(nèi)阻ROFF非常大，截止狀態(tài)下的等效電路可以用斷開的開關代替，如圖所示。,MOS管導通狀態(tài)下漏極和源極之間的內(nèi)阻RON約在1k以內(nèi)，且與vGS的數(shù)值有關，有時不能忽略，導通狀態(tài)下的等效電路畫出了導通電阻，如圖所示。,電容是柵極輸入電容，約為幾個皮法。開關電路的輸出端不可避免地

35、會帶有負載電容，在動態(tài)工作情況下，漏極電流和輸出電壓的變化都滯后于輸入電壓的變化。,NMOS管的開關特性,當用增強型NMOS做工作管時，如輸入電壓vI為高電平（大于開啟電壓VT）則NMOS管導通，開關閉合，若滿足RDRON，輸出電壓vO為低電平。,vIVT,NMOS管的開關特性,輸入電壓vI為低電平時則NMOS管截止，開關斷開，若滿足RDROFF，輸出電壓vO為高電平。,PMOS管的開關特性,A=1，開關斷開，F(xiàn)=0 VI=0，管子截止，VOVDD,A=0，開關閉合，F(xiàn)=1 VIVT，管子導通，VO0,如果導通，需要加負電壓。, NMOS 門電路,NMOS 反相器 NMOS 與非門 NMOS

36、或非門 NMOS 與或非門 NMOS 異或門 NMOS 三態(tài)門,NMOS反相器,T1管為工作管(驅(qū)動管、控制管)，T2管為負載管，故此電路稱為有源負載反相器。,vI為高電平且vIVT1時，T1、T2管同時導通，輸出電壓vO為兩個管子的導通電阻對VDD的分壓，即,當輸入電壓vI為低電平時(vIVT1)，T1管截止，輸出為高電平(vO=VOH=VDD-VT2)。,為滿足RDS1RDS2，制造時使T1、T2在結構上有不同的寬長比，即W1/L1W2/L2。,VGD=VGS-VDS=0VT T2管工作在飽和區(qū)，稱飽和型負載管，總是處于導通態(tài)。,NMOS反相器,飽和型負載反相器有兩個缺點：,輸出高電平低。

37、由于負載管T2導通時，柵源間至少要保持等于開啟電壓VT2的電壓，所以輸出高電平較電源電壓低一個開啟電壓值。為了保證有足夠高的輸出高電平，必須增大電源電壓。,為了保證輸出低電平足夠低，要求RDS2相應的增大，造成工作管關閉時，輸出端雜散電容或負載電容CO的充電時間較長，使輸出電壓上升沿拖長，降低了工作速度。,對同一個MOS負載管，若要提高電路的速度，就必須減小其導通電阻，讓它工作在非飽和區(qū)，即工作在可變電阻區(qū)。這樣，可以提高電路的工作速度，降低電路的功率損耗。,NMOS反相器,非飽和型有源負載反相器如圖2-26所示。,該反相器負載管的柵極采用獨立電源VGG，當VGG-VDDVT2時，負載管T2工

38、作在非飽和區(qū)。輸出電平可接近VDD值，電路的工作速度提高，功率損耗降低。 缺點是增加了一個電源。,NMOS與非門,具有兩個輸入端的NMOS 與非門電路如圖2-27所示。,當輸入A、B都為高電平時，串聯(lián)的兩個工作管T1、T2都導通，電路的輸出即為低電平；,NMOS與非門,具有兩個輸入端的NMOS 與非門電路如圖2-27所示。,當輸入A、B中有一個為低電平時，則串聯(lián)的兩個工作管T1、T2中必有一個截止，則使電路輸出為高電平。,NMOS或非門,NMOS 或非門電路如圖2-28所示。,NMOS或非門,因為兩個工作管T1、T2相并聯(lián)，所以只要輸入A、B中有一個為高電平時，則相應的工作管必導通，使電路的輸

39、出為低電平；,工作原理,NMOS或非門,工作原理,只有輸入A、B中都為低電平時，則并聯(lián)的兩個工作管T1、T2都截止，則使電路輸出為高電平。,NMOS 與或非門,NMOS 與或非門電路如圖2-29所示。,工作原理：,A=B=1,F=0,NMOS 與或非門,NMOS 與或非門電路如圖2-29所示。,工作原理：,A=B=1,C=D=1,F=0,NMOS 與或非門,工作原理：,當兩組輸入(A、B和C、D)中都有低電平時，則每組串聯(lián)的工作管中必有相應的工作管截止，則F=1。,NMOS異或門,圖2-30是NMOS異或門。,同或門,非門,NMOS異或門,圖2-30是NMOS異或門。,當A、B都為高電平或都為

40、低電平時，T1、T2都截止，F(xiàn)1為高電平，F(xiàn)為低電平；,當A、B中有一個為高電平而另一個為低電平時，T1和T2中必有一個管導通，致使F1為低電平，F(xiàn)為高電平。,NMOS三態(tài)門,圖2-31所示電路為NMOS三態(tài)門。,數(shù)據(jù)輸入端,控制端,輸出端,當E為高電平時，兩個或非門G1、G2輸出均為低電平，致使T1、T2管都截止，電路輸出F呈現(xiàn)高阻狀態(tài)；,若E為低電平時，兩個或非門G1、G2都起非門作用，若A為低電平時，或非門G1輸出為高電平，使T1管導通，同時使G2輸出為低電平，使T2管截止，電路輸出為低電平，F(xiàn)=A。 電路具有三態(tài)輸出功能。, CMOS門電路,CMOS: Complementary-Sy

41、mmetry Metal-Oxide Semiconductor CMOS反相器 CMOS與非門 CMOS或非門 CMOS三態(tài)門 CMOS傳輸門,CMOS反相器,CMOS反相器是構成CMOS集成電路的基本單元。 CMOS 電路的結構特點是：一個N溝道管和一個P溝道管配對使用，即N、P互補（Complementary）。 如圖2-32為CMOS反相器電路，是由互補的增強型NMOS管T1和PMOS管T2串聯(lián)組成的。,CMOS反相器,電源電壓條件：CMOS反相器要求電源電壓大于兩個管子開啟電壓的絕對值之和，即 VDD|VT1|+|VT2|。,CMOS反相器,工作原理：,vI輸入低電平時： vI=VI

42、L|VT2|，因此T2充分導通。 反相器輸出高電平 VOHVDD。,CMOS反相器,工作原理：,vI=VIHVT1，T1管導通。 VG2較高，使|VGS|VT2|，因此T2管截止。 反相器輸出低電平且很低，VOL0V。,特點（1）,CMOS反相器的靜態(tài)功耗非常小(TTL靜態(tài)功耗單位mW)。 靜態(tài)：總是一管導通和一管截止，漏電流很小(nA)，靜態(tài)功耗非常小(W)。 動態(tài)：轉(zhuǎn)換時電流大(若工作頻率高，功耗mW左右）,特點（2）,CMOS反相器輸出電壓的上升時間和下降時間都比較小，電路的工作速度大為提高。 原因：由于CMOS反相器的工作管和負載管不同時導通，因此其輸出電壓不取決于兩管的導通電阻之比。

43、這樣，通?？墒筆MOS負載管和NMOS工作管的導通電阻都較小。所以，CMOS反相器輸出電壓的上升時間和下降時間都比較小，電路的工作速度大為提高。,CMOS與非門,工作原理：,圖2-33所示電路為兩個輸入端的CMOS與非門。,當輸入A、B都為高電平時，串聯(lián)的NMOS管 T1、T2管都導通，并聯(lián)的PMOS管T3、T4都截止，因此輸出為低電平；,工作管,負載管,CMOS與非門,工作原理：,圖2-33所示電路為兩個輸入端的CMOS與非門。,當輸入A、B中有一個為低電平時，兩個串聯(lián)的NMOS管中必有一個截止，于是電路輸出為高電平。,CMOS或非門,圖2-34所示電路為兩個輸入端的CMOS或非門。,當輸入

44、A、B至少有一個高電平時，并聯(lián)的NMOS管T1和T2中至少有一個導通，串聯(lián)的PMOS管T3、T4至少有一個截止，因此輸出為低電平；,CMOS或非門,圖2-34所示電路為兩個輸入端的CMOS或非門。,當輸入A、B都為低電平時，并聯(lián)NMOS管T1和T2都截止，串聯(lián)PMOS管T3和T4都導通，于是電路輸出為高電平。 電路的輸入和輸出之間是或非邏輯關系。,CMOS三態(tài)門,圖2-35所示為三態(tài)輸出門電路。,輸出端,控制端,輸入端,當控制端E為高電平時，NMOS管T1和PMOS管T4均截止，電路輸出端F呈現(xiàn)高阻態(tài)；,CMOS三態(tài)門,圖2-35所示為三態(tài)輸出門電路。,當控制端E為低電平時，T1和T4管同時導通，T2和T3管構成的CMOS 反相器正常工作。,CMOS三態(tài)門,如圖所示為在反相器基礎上增加控制管和或非門或與非門構成的三態(tài)輸出門電路。,CMOS傳輸門,CMOS傳輸門是邏輯電路的一種基本單元電路，其功能是一種傳輸信號可控開關電路。 CMOS傳輸門電路如圖2-36所示。,它是利用結構上完全對稱的NMOS管和PMOS