基本RS觸發(fā)器 (3)ppt課件

1、第5章 觸發(fā)器 5.1 基本RS觸發(fā)器 5.2 同步觸發(fā)器 5.3 主從觸發(fā)器和邊沿觸發(fā)器 5.4 觸發(fā)器邏輯功能的相互轉(zhuǎn)換 5.5 集成觸發(fā)器及觸發(fā)器的典型應(yīng)用,1,重點掌握 1觸發(fā)器及其特點，觸發(fā)器現(xiàn)態(tài)、次態(tài)和時序的概念。 2觸發(fā)器的電路組成、邏輯功能表示和動作特點。 3觸發(fā)器邏輯功能之間的相互轉(zhuǎn)換。 5.觸發(fā)器典型應(yīng)用。,2,概 述 觸發(fā)器及其特點 觸發(fā)器(Flip Flop，縮寫FF)能夠記憶二值信息(“1” 和 “0”)的基本時序邏輯單元電路。 觸發(fā)器由門電路構(gòu)成，分為雙穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、無穩(wěn)態(tài)觸發(fā)器(多諧振蕩器)等幾種。本章介紹雙穩(wěn)態(tài)觸發(fā)器，兩個穩(wěn)狀態(tài)分別用“1”和“0”表

2、示。 雙穩(wěn)態(tài)觸發(fā)器具有以下基本特點： 有兩個穩(wěn)定的狀態(tài)，以便于記憶“1”和“0” 。 在輸入的觸發(fā)信號作用下，電路能被置于“1”或“0” 。,3, 輸入信號消失后，電路能保持獲得的狀態(tài)具有“記憶” 能力。 觸發(fā)器現(xiàn)態(tài)、次態(tài)和時序的概念 現(xiàn)態(tài)輸入信號作用的t 時刻，觸發(fā)器所處的狀態(tài)，用Qn表示 。 次態(tài) t 時刻輸入信號作用后，觸發(fā)器獲得的新狀態(tài)，用Qn+1表示。 時序在輸入信號作用下，觸發(fā)器狀態(tài)更新和演化過程的時間序列。 觸發(fā)器的狀態(tài)方程： Qn+1(tn) =f Qn(tn)、xi (tn) 觸發(fā)器的種類,4,根據(jù)電路結(jié)構(gòu)的不同，將觸發(fā)器分為：基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊緣觸發(fā)

3、器等。 根據(jù)邏輯功能的不同，將觸發(fā)器分為：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。 根據(jù)時鐘觸發(fā)方式不同，將觸發(fā)器分為：同步(電平)觸發(fā)器和邊緣觸發(fā)器等。 不同的電路結(jié)構(gòu)，有不同的動作特點；不同的邏輯功能，有不同的工作原理。了解觸發(fā)器的這些特點，對本章的學(xué)習(xí)內(nèi)容十分重要。 5.觸發(fā)器邏輯功能的表示方法 邏輯電路實現(xiàn)觸發(fā)器邏輯功能的電路。,5, 特性表又稱功能表，用來反映觸發(fā)器輸出狀態(tài)的變化規(guī)律。 特性方程又稱狀態(tài)方程，反映觸發(fā)器輸出狀態(tài)變化的函數(shù)式。 狀態(tài)轉(zhuǎn)換圖反映觸發(fā)器“0”和“1”兩種狀態(tài)之間轉(zhuǎn)換及條件的圖形。 時序圖又稱輸出狀態(tài)演化時序波形圖，類似組合邏輯電路的波形圖。,6,5.1

4、 基本RS觸發(fā)器 5.1.1 基本RS觸發(fā)器電路組成及其基本特點 5.1.2 基本RS觸發(fā)器工作原理、動作特點 5.1.3 基本RS觸發(fā)器邏輯功能的表示,7,5.1.1 基本RS觸發(fā)器電路組成及其特點,(a)與非門電路 (b)或非門電路 圖 5.1.1 基本RS觸發(fā)器原理電路,1 電路組成和邏輯符號 與非門和或非門構(gòu)成的原理電路，如圖5.1.1(a)、(b)所示。,電路有兩個輸入端R和S，又稱觸發(fā)信號端；有兩個互反的輸出端Q和Q。把Q=1，Q=0的狀態(tài)稱為觸發(fā)器的“1”狀態(tài)，把Q=0，Q=1的狀態(tài)稱為觸發(fā)器的“0”狀態(tài)。,顯然，不應(yīng)該出現(xiàn)Q=Q=0，或Q=Q=1的狀態(tài)。,8,把這兩種狀態(tài)稱為不

5、定態(tài)，用“0*”或“1*”表示。,與非門和或非門構(gòu)成的觸發(fā)器邏輯符號，如圖5.1.2(a)、(b)所示。,(a) 與非門 (b) 或非門 圖5.1.2 基本RS觸發(fā)器邏輯符號,2 基本特點 基本RS觸發(fā)器是一,種最簡單的觸發(fā)器，是構(gòu)成其他種類觸發(fā)器的基礎(chǔ)。 兩個與非門(或非門)的輸入和輸出交叉反饋連接而成，使電路具有了一定的記憶能力輸入觸發(fā)信號消失，電路也能保持獲得的狀態(tài)。 兩個觸發(fā)信號輸入端R和S，與非門電路為低電平有,9,效輸入方式，或非門電路為高電平有效輸入方式。 3基本RS觸發(fā)器的輸入電路和工作狀態(tài),(a) 與非門 (b) 或非門 圖5.1.3 基本RS觸發(fā)器輸入電路,1 1,S R,

6、0 0,R S,10,5.1.2 基本RS觸發(fā)器工作原理及動作特點 1 工作原理 基本RS觸發(fā)器工作原理圖示如下。,圖5.1.4(a) 與非門基本RS觸發(fā)器工作原理,1 0,1 1,輸入都有效，電路處于不定態(tài)1*,0 1,1 1,1 0,1 1,0 1,0 1,0 1,S有效，置“1”。但從“0”到“1”時歷經(jīng)不定態(tài),11,圖5.1.4(b) 與非門基本RS觸發(fā)器工作原理,1 0,1 0,0 1,1 1,1 0,R有效，置“0”。但從“1”到“0”時歷經(jīng)不定態(tài) 。,1 0,1 0,0 1,0 1,都為無效輸入，電路保持現(xiàn)態(tài)不變。即：Qn+1=Qn 。,問題： 電路不輸入(等待狀態(tài))時，輸入觸發(fā)

7、信號處于什么狀態(tài)? 實際電路中，低電平有效如何實現(xiàn)?,12,圖5.1.4(c) 或非門基本RS觸發(fā)器工作原理,1 0,R=0 S=0,0 1,R=0 S=0,都為無效輸入，電路保持現(xiàn)態(tài)不變。 即：Qn+1=Qn 。,1 0,0 0,0 1,R=0 S=1,0 1,R=0 S=1,S有效，置“1”。但從“0”到“1”時歷經(jīng)不定態(tài)0*,問題： 電路初態(tài)都是先設(shè)為“0”，輸入觸發(fā)信號都是“00、01、10到11，電路的輸出狀態(tài)有什么不同? 實際電路有什么不同?,13,圖5.1.4(d) 或非門基本RS觸發(fā)器工作原理,0 1,0 0,1 0,0 0,1 0,R=1 S=0,R有效，置“0”。但從“1”

8、到“0”時歷經(jīng)不定態(tài)0*,0 1,0 0,1 0,R=1 S=0,R=1 S=1,R=1 S=1,輸入都有效，電路處于不定態(tài)0*,14,2 基本特點,15, 電路由兩個與非門(或非門)的輸入和輸出交叉反饋連接而成，因此電路具有了一定的“記憶”能力。 電路有兩個穩(wěn)定狀態(tài)，分別用“0”和“1”表示。即：, 兩個輸入端R和S，與非門構(gòu)成的電路為低電平有效輸入方式，用反變量 表示；或非門構(gòu)成的電路為高電平有效輸入方式，用 原變量 表示。 工作速度高，但抗干擾能力差。 3動作特點 在輸入信號作用下，電路能夠被置“1”或置“0”，且具有一定的“記憶”能力。,16, 在輸入信號作用的全部時間內(nèi)，電路的輸出狀

9、態(tài)都有可能改變。 當(dāng)輸入信號都有效時，電路輸出狀態(tài)無法確定不定態(tài)。 從“0”置“1”和從“1”置“0”時，電路分兩步動作，且以不定狀態(tài)過渡，因此，有約束條件。 觸發(fā)器狀態(tài)演化的時序過程： t 時刻，觸發(fā)器的現(xiàn)態(tài)Qn ，在輸入觸發(fā)信號作用下獲得次態(tài)Qn+1的演化時序過程，如圖5. 1.5所示。,17,圖5.1.5 觸發(fā)器狀態(tài)演化的時序示意圖,R S,Qn,R、S,Qn+1,t tpd,18,5.1.3 基本RS觸發(fā)器的邏輯功能表示 觸發(fā)器的功能可采用邏輯圖(邏輯符號)、特性表、特性方程、狀態(tài)轉(zhuǎn)換圖、時序波形圖(又稱時序圖)來描述。 1特性表和特性方程 根據(jù)對基本RS觸發(fā)器工作原理的分析，列表5.

10、1.1就是基本 RS觸發(fā)器特性表。由表可以寫出特性方程。 在寫特性方程時，把“不定態(tài)”當(dāng)“1”來考慮，這就相當(dāng)有約束存在。 當(dāng)然，也可用卡諾圖來表示和化簡，如圖5.1.6所示,19,圖5.1.6 卡諾圖表示及其化簡,表5.1.1 基本RS觸發(fā)器特性表,00 01 11 10,0 1,20,2狀態(tài)轉(zhuǎn)換圖 狀態(tài)轉(zhuǎn)換圖如圖5.1.7所示， 簡稱狀態(tài)圖。,R= S=0,R=0 S=,R= S=1,R=1 S=,圖5.1.7 狀態(tài)圖,0,1,3時序波形圖 基本RS觸發(fā)器的時序圖如圖5.1.8所示，設(shè)電路初態(tài)Q=0。,圖5.1.8 時序波形圖,不 定 態(tài),21,【思考題】 1基本RS觸發(fā)器輸入的觸發(fā)信號消

11、失后，電路還能否保持獲得的次態(tài)不變(記憶能力)? 2電路處于等待觸發(fā)的狀態(tài)時，輸入端、輸出端應(yīng)處于什么狀態(tài)? 3按邏輯功能的不同，觸發(fā)器有哪幾種類型？基本RS觸發(fā)器電路結(jié)構(gòu)有什么特點? 可以實現(xiàn)幾種功能? 5.輸入觸發(fā)信號R、S高、低電平有效如何理解? 5基本RS觸發(fā)器的不定狀態(tài)有幾種情況? 6基本RS觸發(fā)器的動作特點是什么?,22,5.2 同步觸發(fā)器 5.2.1 同步RS觸發(fā)器 5.2.2 JK、D和T觸發(fā)器邏輯功能 5.2.3 同步JK觸發(fā)器 5.2.4 同步D觸發(fā)器 5.2.5 同步T觸發(fā)器,23,5.2.1 同步RS觸發(fā)器 電路組成和邏輯符號 圖5.2.1所示，是與非門和或非門構(gòu)成的同

12、步RS觸發(fā)器的原理電路。,圖5.2.1 同步RS觸發(fā)器原理電路,24,異步控制原理以與非門電路為例。,從電路的結(jié)構(gòu)可以看出，異步控制不僅能直接影響輸出，而且能直接鎖定輸入。控制原理分析如下。, 是低電平輸入有效直接置“0”、置“1”端，設(shè)置觸發(fā)器的初狀態(tài)。二者不能同時有效輸入，即只能輸入 或者輸入,25,異步控制端存在有效輸入時，電路被鎖定為“0”狀態(tài)或“1”狀態(tài)，輸入也被封鎖，其級別最高。 圖5.2.2所示，是同步RS觸發(fā)器的邏輯符號。,圖5.2.2 同步RS觸發(fā)器的邏輯符號,26,電路輸入端增加了時鐘控制的門電路，觸發(fā)器能否工作取決于時鐘控制信號是否有效。 電路有了時鐘控制，才真正具有了時

13、序工作基礎(chǔ)。,工作原理 對與非門構(gòu)成的同步RS觸發(fā)器進行分析。 CP=0期間電路被封鎖不工作； CP=1期間電路工作原理如下：,27,圖5.2.3(a) 與非門同步RS觸發(fā)器工作原理,1 1,1 0,S=0 R=0,1 1,0 1,S=0 R=0,都為無效輸入，電路保持現(xiàn)態(tài)不變。即：Qn+1=Qn 。,1 0,1 0,S=0 R=1,1 0,0 1,1 1,1 0,S=0 R=1,R有效，置“0”。但從“1”到“0”時歷經(jīng)不定態(tài)。,28,圖5.2.3(b) 與非門同步RS觸發(fā)器工作原理,0 1,1 0,1 1,0 1,S=1 R=0,0 1,0 1,S=1 R=0,R有效，置“0”。但從“1”

14、到“0”時歷經(jīng)不定態(tài)。,0 0,1 0,S=1 R=1,0 1,0 0,S=1 R=1,S=R=1，輸入都有效，電路處于“1*”不定態(tài)。,問題：和基本RS觸發(fā)器比較，在電路結(jié)構(gòu)、邏輯功能、動作特點上主要有哪些不同？,29,總結(jié)： 在CP=0期間，門G1、G2均輸出高電平不變(時鐘信號封鎖了輸入觸發(fā)信號)，使門G3、G4構(gòu)成的基本RS觸發(fā)器的輸入始終為高電平，則與非門構(gòu)成的同步RS觸發(fā)器的輸出將保持原態(tài)不變，既Qn+1=Qn。,可以理解，時鐘對電路的控制方式為高電平有效，電路工作和時鐘信號有效電平同步。因此，稱為同步RS觸發(fā)器，又稱為時鐘(電平)RS觸發(fā)器。,30,或非門構(gòu)成的同步RS觸發(fā)器的時

15、鐘控制為低電平有效方式，觸發(fā)信號輸入為低電平有效。 基本特點 時鐘有效電平期間，觸發(fā)器工作，在輸入觸發(fā)信號作用下，能夠被置“0”和置“1”，且具有記憶能力；從“1”置“0”和從“0”置“1”時，電路分兩步動作，且以不定狀態(tài)過渡；存在不定態(tài)，有約束條件；工作速度高，抗干擾能力差。 時鐘無效電平期間，觸發(fā)器被鎖定，不工作，電路輸出狀態(tài)保持現(xiàn)態(tài)不變。,31,表5.2.1同步RS觸發(fā)器特性表,5.特性表和特性方程,表5.2.1為同步RS觸發(fā)器的特性表。,在時鐘信號有效期間工作的特性表，和基本RS觸發(fā)器完全相同。 同步RS觸發(fā)器的特性方程也和基本RS觸發(fā)器的特性方程完全相同。,32,狀態(tài)轉(zhuǎn)換圖和時序圖

16、狀態(tài)轉(zhuǎn)換圖和基本RS觸發(fā)器的相同，圖5.2.4所示為同步RS 觸發(fā)器的時序波形圖。,CP R S Q,圖5.2.4 時序波形圖,33,5.2.2 JK、D和T觸發(fā)器邏輯功能 JK、D、T觸發(fā)器的邏輯功能 表5.2.2 JK 觸發(fā)器特性表,Qn+1 =Qn,Qn+1=Qn,34,表5.2.3 D觸發(fā)器特性表 表5.2.4 T觸發(fā)器特性表,35,JK、D、T 觸發(fā)器之間的關(guān)系 表5.2.5 T觸發(fā)器特性表,D、T觸發(fā)器可視為JK觸發(fā)器的特例。,36,JK、D、T觸發(fā)器的特性方程和狀態(tài)轉(zhuǎn)換圖 JK 觸發(fā)器卡諾圖表示、特性方程和狀態(tài)轉(zhuǎn)換圖,00 01 11 10,0 1,Qn+1=JQn +KQn 沒

17、有約束條件,J= K=0,J=1 K=,J= K=1,0,1,圖5.2.5(a) JK觸發(fā)器狀態(tài)圖,J=0 K=,37, D、T觸發(fā)器卡諾圖表示及其特性方程、狀態(tài)轉(zhuǎn)換圖,0 1,0 1,0 1,0 1,Qn+1=D,D=0,D=1,D=1,D=0,0,1,圖5.2.5(b) D觸發(fā)器狀態(tài)圖,T=0,T=0,T=1,T=1,0,1,圖5.2.5(c) T 觸發(fā)器狀態(tài)圖,38,5.JK、D、T觸發(fā)器的時序圖 JK 觸發(fā)器的時序圖,CP J K Q,圖5.2.6(a) JK時序波形圖, D 觸發(fā)器的時序圖,39,圖5.2.6(b) D時序波形圖,CP D Q, T 觸發(fā)器的時序圖,圖5.2.6(c)

18、 T 時序波形圖,CP T Q,40,5.2.3 同步J K觸發(fā)器電路組成和動作特點 電路組成和邏輯符號 圖5.2.7是與非門和或非門構(gòu)成的同步JK觸發(fā)器的原理電路。,圖5.2.7 同步JK觸發(fā)器,J,K,41,在同步RS觸發(fā)器電路的基礎(chǔ)上，增加了輸出到輸入的大回環(huán)交叉反饋，消除輸入觸發(fā)信號均有效時，電路出現(xiàn)不定態(tài)的問題。 J相當(dāng)S，K相當(dāng)R。同步JK觸發(fā)器邏輯符號如圖5.2.8所示。,圖5.2.8 JK 觸發(fā)器的邏輯符號,42,工作原理 在CP =0期間，門G1、G2均輸出高電平不變(時鐘封鎖了輸入信號)，使門G3、G4構(gòu)成的基本RS觸發(fā)器的輸入始終為高電平不變，則與非門構(gòu)成的同步JK觸發(fā)器

19、的輸出將保持原態(tài)不變，既Qn+1=Qn 。,在CP=1期間，觸發(fā)器正常工作，工作原理如下。,43,圖5.2.9(a) 與非門同步JK觸發(fā)器工作原理,1 1,1 0,J=0 K=0,1 1,0 1,J=0 K=0,JK無效輸入，電路保持現(xiàn)態(tài)不變。,1 0,1 0,J=0 K=1,1 0,0 1,1 1,1 0,J=0 K=1,K 有效置“0”，從“1”到“0”歷經(jīng)不定態(tài)。,問題：和同步RS觸發(fā)器比較，在電路結(jié)構(gòu)、邏輯功能、動作特點上主要有哪些不同?,44,圖5.2.9 (b) 與非門同步JK觸發(fā)器工作原理,0 1,1 0,1 1,0 1,J=1 K=0,1 1,0 1,J=1 K=0,J 有效置

20、“1”，但從“0”到“1”歷經(jīng)不定態(tài)。,0 1,1 0,1 1,0 1,J=1 K=1,1 0,0 1,1 1,1 0,J=1 K=1,J=K=1，電路反態(tài)工作， “0”到“1”，或“1”到“0”。,基本特點,45, 時鐘有效電平期間，在輸入觸發(fā)信號作用下，電路能被置“0”和置“1”，且具有記憶能力；從“1”置“0”和從“0”置“1”時，電路分兩步動作，且以不定狀態(tài)過渡；存在不定態(tài)，有約束條件。 置“0”和置“1”過程中，電路分兩步動作，且以不定狀態(tài)過渡。又稱為空翻現(xiàn)象 工作速度高，但抗干擾能力差。,圖5.2.10, 當(dāng)J=K=1時，在時鐘信號作用下，電路依次反態(tài)工作，具有計數(shù)能力。如圖5.2

21、.10所示。,46,5.2.4 同步D觸發(fā)器電路組成和動作特點 電路組成和邏輯符號 D觸發(fā)器的邏輯電路，可以在JK(RS)觸發(fā)器電路的基礎(chǔ)上改進得到，當(dāng)然，也可以獨立設(shè)計。,圖5.2.11(a)所示，是在與非門構(gòu)成的同步RS觸發(fā)器基礎(chǔ)上改進成D觸發(fā)器的原理電路。也可以用同步JK觸發(fā)器基礎(chǔ)上改進而成，如圖5.2.11(b)所示。當(dāng)然，也可以用與非門或或非門獨立設(shè)計。,圖5.2.11(a) RS改進電路,D,47,圖5.2.11(b) JK改進電路,D,D觸發(fā)器的邏輯符號如圖5.2.11(c)所示。,D觸發(fā)器的邏輯功能只是JK觸發(fā)器的特例，D觸發(fā)器又稱鎖存器，可用來傳輸、存放輸入信號(數(shù)據(jù))。,工

22、作原理 在CP=0期間，同步D觸發(fā)器的輸出將保持原態(tài)不變,48,在CP=1期間，觸發(fā)器能正常工作，工作原理如圖5.2.12。,圖5.2.12 與非門同步D觸發(fā)器工作原理,D=0,1,0,1 0,0 1,1 1,1 0,D=0,1,0,置“0”，從“1”到“0”歷經(jīng)不定態(tài) 1*,1 0,1 1,0 1,D=1,0,1,D=1,0,1,0 1,置“1”，從“0”到“1”歷經(jīng)不定態(tài) 1*,49,在CP=0期間，門G1、G2被時鐘封鎖了，使門G3、G4構(gòu)成的基本RS觸發(fā)器的輸入始終為高電平。則D觸發(fā)器輸出保持原態(tài)不變，既Qn+1=Qn。 在CP=1期間，D觸發(fā)器正常工作。 不論Qn=0，還是Qn =1

23、，只要D=0時，將使Qn+1=D=0，稱為觸發(fā)器置“0”。 不論Qn=0，還是Qn=1，只要D=1時，將使Qn+1=D=1，稱為觸發(fā)器置 “1”。,動作特點 時鐘有效電平期間，在輸入信號作用下，電路能被置“0”和“1”，且具有記憶能力。,50, 從“1”置“0”和從“0”置“1”時，電路分兩步動作，且以不定 狀態(tài)過渡。 工作速度低，抗干擾能力差。,5.2.5 同步T觸發(fā)器電路組成和動作特點 電路組成和邏輯符號 同樣，T觸發(fā)器的邏輯電路，可以在JK(RS)觸發(fā)器電路的基礎(chǔ)上改進得到，如圖5.2.13(a)所示。當(dāng)然，也可以獨立設(shè)計。,51,電路組成和邏輯符號 同樣，T觸發(fā)器的邏輯電路，可以在JK

24、(RS)觸發(fā)器電路的基礎(chǔ)上改進得到，如圖5.2.13(a)所示。當(dāng)然，也可以獨立設(shè)計。圖5.2.13(b)為同步T觸發(fā)器的邏輯符號,圖5.2.13 同步T觸發(fā)器原理電路和邏輯符號,(a) 與非門邏輯電路,52,工作原理,圖5.2.14 同步 T 觸發(fā)器工作原理,T=0,1 1,1 0,T=0,1 1,0 1,T=0，電路保持現(xiàn)態(tài)不變，Qn+1=Qn,0 1,1 0,1 1,0 1,T=1,1 0,0 1,1 1,1 0,T=1,T=1，電路反態(tài)工作，01，10,53,在CP=0期間，門G1、G2被時鐘封鎖，使門G3、G4構(gòu)成的基本RS觸發(fā)器的輸入始終為高電平。 T觸發(fā)器的輸出保持原態(tài)不變，既Q

25、n+1=Qn。 在CP=1期間，T觸發(fā)器正常工作。,基本動作特點和D觸發(fā)器相同。,不論Qn=0，還是Qn=1，只要T=0時，將使Qn+1=Qn ，稱為觸發(fā)器 “保持工作” 。,動作特點,54,5.3 主從觸發(fā)器和邊沿觸發(fā)器 5.3.1 主從RS觸發(fā)器 5.3.2 主從JK觸發(fā)器 5.3.3 主從D、T觸發(fā)器 5.3.4 邊沿觸發(fā)器,55,5.3.1 主從RS觸發(fā)器 主從RS觸發(fā)器的電路組成和邏輯符號 主從RS觸發(fā)器電路和邏輯符號如圖5.3.1和.2所示。,圖5.3.1 主從RS觸發(fā)器原理電路,56,是由兩個相同的同步RS觸發(fā)器串聯(lián)組合而成，分別稱為主觸發(fā)器和從觸發(fā)器。主觸發(fā)器和從觸發(fā)器的時鐘信

26、號總是反相的。,工作原理 下面對圖5.3.1(a)所示的電路進行分析。對應(yīng)的邏輯符號見圖5.3.2(b)。,圖5.3.2 主從RS觸發(fā)器的邏輯符號,57,在CP=0期間，主觸發(fā)器被時鐘信號封鎖，從觸發(fā)器的輸入 態(tài)不會改變，則主從RS觸發(fā)器的輸出狀態(tài)保持不變。即Qn+1=Qn。 在CP=1期間，主觸發(fā)器工作，其輸出狀態(tài)Q1n+1隨著輸入信號R和S的變化而改變。但從觸發(fā),器被時鐘封鎖，它的輸出不變。則主從RS觸發(fā)器狀態(tài)仍保持不變。即Qn+1=Qn 。 在CP從0到1(上升沿)時刻，主觸發(fā)器從鎖定到工作，同時從觸發(fā)器從工作到被鎖定，則主從RS 觸發(fā)器狀態(tài)保持不變。即Qn+1=Qn。,58,在CP從1

27、到0(下降沿)時刻，主觸發(fā)器從工作到鎖定，同時，從觸發(fā)器從封鎖到工作。主從RS觸發(fā)器的輸出狀態(tài)，由CP=1最后時刻輸入的R、S和相應(yīng)的現(xiàn)態(tài)Qn決定，仍遵循基本RS觸發(fā)器邏輯原理工作。,59,CP R S,CP=0期間 CP=1期間 CP=0期間,主Q1不工作 主Q1工作 主Q1不工作 從Q2 工作 從Q2不工作 從Q2 工作,主從觸發(fā)器Q 如何工作 ？,主觸發(fā)器Q1和從觸發(fā)器Q2串聯(lián)接力工作，好象交接不暢通 ? 如何解決 ?,按信號流程，主觸發(fā)器Q1在先， 從觸發(fā)器Q2在后，仔細(xì)研究可以找到交接之處！,交接：主觸發(fā)器Q1交給從觸發(fā)器 Q2。且必須是工作時交接！,特性表和特性方程,60,表5.3

28、.1主從RS觸發(fā)器特性表,主從 RS 觸發(fā)器動作特點和缺陷 只在時鐘信號每個周期內(nèi)的有效沿時刻工作(時鐘的上升沿或下降沿)。因此，抗干擾能力有所提高。,這種主從RS觸發(fā)器只在時鐘信號的下降沿時刻工作，輸出狀態(tài)的更新遵循基本RS觸發(fā)器邏輯原理。根據(jù)以上分析結(jié)果列特性表5.3.1。,主從RS觸發(fā)器特性方程和基本RS觸發(fā)器的相同。,61,但在置“0”和置“1”時，電路的輸出狀態(tài)仍以不定狀態(tài)的方式過渡；當(dāng)輸入信號均有效時，仍然存在不定態(tài)，有約束條件。 5.狀態(tài)轉(zhuǎn)換圖和時序波形圖 主從RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和基本RS觸發(fā)器的相同。波形圖畫法如圖5.3.3所示。,圖5.3.3 主從RS觸發(fā)器時序波形圖,6

29、2,5.3.2 主從JK觸發(fā)器 主從JK觸發(fā)器的電路組成和邏輯符號 主從JK觸發(fā)器電路和邏輯符號如圖5.3.4和.5所示。,圖5.3.4 主從JK觸發(fā)器原理電路,63,是由兩個相同的同步JK觸發(fā)器串聯(lián)組合而成，分別稱為主觸發(fā)器和從觸發(fā)器。主觸發(fā)器和從觸發(fā)器的時鐘信號總是反相。,工作原理 對圖5.3.1(a)所示的電路進行分析。 在CP=0期間，時鐘信號鎖定主觸發(fā)器，從觸發(fā)器工作，但從觸發(fā)器輸入狀態(tài)不會改變，則主從JK觸發(fā)器,圖5.3.5 主從JK觸發(fā)器的邏輯符號,64,的狀態(tài)不變。即Qn+1=Qn。 在CP=1期間，主觸發(fā)器工作，輸出狀態(tài)Q1n+1隨著輸入信號J和K的變化而改變。時鐘封鎖從觸發(fā)

30、器，使其輸出保持不變。則主從JK觸發(fā)器狀態(tài)仍保持原態(tài)不變。即Qn+1=Qn。 在CP從0到1(上升沿)時刻，主觸發(fā)器從鎖定到工作，同時，從觸發(fā)器從工作到被鎖定，則主從JK觸發(fā)器保持原態(tài)不變。即Qn+1=Qn。 在CP從1到0(下降沿)時刻，主觸發(fā)器從工作轉(zhuǎn)為鎖定，同時從觸發(fā)器解除封鎖開始工作。主從觸發(fā)器狀態(tài)取決于CP=1最后時刻的輸入J、K和相應(yīng)的現(xiàn)態(tài)決定的次態(tài)。,65,主從JK觸發(fā)器的工作原理，即主從JK觸發(fā)器輸出次態(tài)Qn+1，由CP有效沿時刻的輸入J、K和相應(yīng)的現(xiàn)態(tài)Qn決定。與同步JK觸發(fā)器邏輯相同。,特性表和特性方程 通過以上分析可知，主從JK觸發(fā)器只在時鐘有效沿時刻工作，輸出狀態(tài)的更新

31、遵循JK觸發(fā)器邏輯原理。 輸入觸發(fā)信號J、K 為高電平有效方式。 根據(jù)以上分析，結(jié)果列特性表 5.3.2 。,66,表5.3.2主從JK觸發(fā)器特性表,動作特點和缺陷 只在時鐘信號每個周期內(nèi)的有效沿時刻動作(要么是時鐘的上升沿，要么是時鐘的下降沿)。因此，抗干擾能力有所提高。,Qn,67,但在置“0”和置“1”時，電路的輸出狀態(tài)仍以不定狀態(tài)的方式過渡；當(dāng)輸入觸發(fā)信號均有效時，以反態(tài)形式確定，沒有約束條件。 5.狀態(tài)轉(zhuǎn)換圖和時序波形圖 主從JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和同步JK觸發(fā)器的相同。波形圖畫法如圖5.3.6所示。,圖5.3.6 時序波形圖,68,5.3.3 主從D、T觸發(fā)器 主從D、T觸發(fā)器的電

32、路組成和邏輯符號 主從D、T觸發(fā)器電路和邏輯符號如圖5.3.7和.8所示,圖5.3.7 主從D、T觸發(fā)器原理電路,69,是由兩個相同的同步D、T觸發(fā)器串聯(lián)組合而成，分別稱為主觸發(fā)器和從觸發(fā)器。主觸發(fā)器和從觸發(fā)器的時鐘信號總是反相。,工作原理 在CP=0、1期間，主觸發(fā)器被時鐘信號鎖定，從觸發(fā)器的輸入狀態(tài)不會改變，則主從D、T觸發(fā)器的狀態(tài)不變。即Qn+1=Qn。,圖5.3.8 主從D、T觸發(fā)器的邏輯符號,70,在CP從0到1(上升沿)時刻，主從D觸發(fā)器工作主鎖定不工作仍保持原態(tài)不變。即Qn+1=Qn。 在CP從1到0(下降沿)時刻，主從D觸發(fā)器工作。 在CP從0到1(上升沿)時刻，主從T觸發(fā)器工

33、作。 在CP從1到0(下降沿)時刻，主從T觸發(fā)器工作主鎖定不工作仍保持原態(tài)不變。即Qn+1=Qn。 特性表和特性方程 D、T觸發(fā)器特性表見表性5.3.2。,71,表5.3.3 主從D觸發(fā)器特性表 表5.3.4 主從T觸發(fā)器特性表,Qn+1=D,動作特點和缺陷 只在時鐘信號每個周期內(nèi)的有效沿時刻動作(要么是時鐘的上升沿，要么是時鐘的下降沿)。因此，抗干擾能力有所提高。,72,但在置“0”和置“1”時，電路的輸出狀態(tài)仍以不定狀態(tài)的方式過渡；當(dāng)輸入觸發(fā)信號均有效時，以反態(tài)形式確定，沒有約束條件。 5.狀態(tài)轉(zhuǎn)換圖和時序波形圖 主從D、T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和同步D、T觸發(fā)器的相同。波形圖畫法如圖5.3.

34、9所示。,圖5.3.9 主從D、T觸發(fā)器波形圖畫法,73,5.3.4 邊沿觸發(fā)器 負(fù)邊沿JK觸發(fā)器 電路組成 負(fù)邊沿JK觸發(fā)器的邏輯電路和邏輯符號如圖5.3.10所示。 功能分析 負(fù)邊沿JK觸發(fā)器電路在工作時，要求其與非門G3、G4的平均延遲時間tpd1 比與或非門G1、G2構(gòu)成的基本觸發(fā)器的平均延遲時間tpd2 要長，起延時觸發(fā)作用。,74,圖 5.3.10 負(fù)邊沿 JK 觸發(fā)器邏輯電路和邏輯符號,CP=1期間，與或非門輸出為：,所以，觸發(fā)器狀態(tài)保持不變。和與非門G3、G4的輸出無關(guān).,75,CP=0期間，門G3、G4輸出為Y4=Y3=1，使與或非門G1、G2構(gòu)成的基本 RS觸發(fā)器的輸入無效

35、，觸發(fā)器的狀態(tài)仍保持不變。具體計算如下：,CP時刻：CP=1時，觸發(fā)器輸出用Q1表示，之后的CP=0時觸發(fā)器輸出用Q0表示，具體計算如下：,CP時刻：CP=0時，觸發(fā)器輸出用Q0表示，之后的CP=1 時觸發(fā)器輸出用Q1表示，具體計算如下，可知觸發(fā)器的輸出狀態(tài)還是不變。,76,此時，門G3、G4的輸出Y3和Y4如下。之后，CP=0時，與或非門中的A、D與門結(jié)果為0，同時門G3、G4被封鎖；門G1、G2變?yōu)榕c非門基本RS觸發(fā)器，考慮到門電路的傳輸延遲時間tpd ，不難得到JK觸發(fā)器狀態(tài)方程。,由上述分析得出，在CP脈沖下降沿時刻，觸發(fā)器按類同于主從JK觸發(fā)器邏輯原理工作。故稱為負(fù)邊沿JK觸發(fā)器。其

36、狀態(tài)表、狀態(tài)圖、時序圖與主從JK觸發(fā)器基本相同。,77, 維持阻塞D觸發(fā)器 電路組成,維持阻塞觸發(fā)器有JK、T、D等幾種功能，產(chǎn)品較多的是維持阻塞阻D觸發(fā)器。維持阻塞D觸發(fā)器，原理如圖 5.3.11所示。,圖5.3.11 維持阻塞D觸發(fā)器原理電路, 功能分析,CP=0期間，與門 G3、G4 被封鎖，鎖，輸出G4=G3=1，使與門G1、G2構(gòu)成的基本RS 觸發(fā)器輸入無效，則D觸發(fā)器的輸出狀態(tài)保持不變，Qn+1=Qn。,78,CP=1期間，若G3=0，G4 =1 ，則置“0”維持線保證G5= 1，置“1”維持線和置“1”阻塞線保證G6=0，使G3=0，G4=1不,會變化，和輸入D無關(guān)，則D觸發(fā)器輸

37、出狀態(tài)保持不變；若G3= 1，G4=0，置“0”阻塞線保證G3 =1，即使G4變?yōu)椤?”，對門G1、G2構(gòu)成的基本RS觸發(fā)器的輸入,也無效，則D觸發(fā)器的輸出狀態(tài)保持不變。仍和輸入D無關(guān)，也確保觸發(fā)器狀態(tài)不會空翻。 CP時刻，CP=1時與門G3、G4的輸出和觸發(fā)信號D無關(guān)，且其輸出和觸發(fā)信號D無關(guān)，且其輸出不會改變與門G1、G2構(gòu)成,79,的基本 RS 觸發(fā)器的輸出。之后的CP=0時，與門G1、G2構(gòu)成的基本RS觸發(fā)器的輸入無效，則D觸發(fā)器保持原態(tài)。,CP時刻，CP=0 時，置“1”維持線和置“0”維持線均反饋 “1”，使觸發(fā)信號D輸入成功，之后CP=1時，與門G3、G4開始工作，傳輸D到與門G

38、1、G2構(gòu)成的基本RS觸發(fā)器的輸入端，則觸發(fā)器的輸出狀態(tài)才能更新。,觸發(fā)器輸出狀態(tài)的更新遵循Qn+1=D。,80,該觸發(fā)器為時鐘上升沿有效邊緣D觸發(fā)器。其狀態(tài)表、狀態(tài)圖、時序圖與主從D觸發(fā)器基本相同。 CMOS 邊沿觸發(fā)器 電路組成,CMOS邊沿觸發(fā)器觸發(fā)器有JK、T、D等幾種功能， CMOS邊沿D觸發(fā)器原理如圖 5.3.12所示。,圖5.3.12 CMOS邊沿D觸發(fā)器原理電路, 功能分析,CP=0期間，門TG2、TG3被封鎖呈現(xiàn)高阻態(tài)，TG3阻斷了觸發(fā)信號D,81,的傳輸，門TG1、TG4傳輸工作，TG4與自已的非門構(gòu)成閉路，使D觸發(fā)器輸出狀態(tài)保持不變，即 Qn+1=Qn。 CP=1期間，門TG1、TG4被封鎖呈現(xiàn)高阻態(tài)，TG1阻斷了觸發(fā)信號D 的輸入，門TG2、TG3傳輸工作，TG2與自已的非門構(gòu)成閉路，使D觸發(fā)器輸出狀態(tài)保持不變，即,Qn+1=Qn。 CP時刻，CP=1使TG1、TG4高阻，阻斷觸發(fā)信號D，輸出不變，且和D無關(guān)。之后的CP=0又使TG2、TG3高阻，仍阻斷觸發(fā)信號D，門TG4使電路輸出狀態(tài)不變，則D觸發(fā)器仍保持原態(tài)。,82,CP時刻，CP=0使