實驗三：處理器結構實驗一

1、深 圳 大 學 實 驗 報 告 課 程 名 稱： 計算機系統(3) 實驗項目名稱： 處理器結構實驗一 學 院： * 專 業(yè)： * 指 導 教 師： * 報告人： * 學號： * 班級： * 實 驗 時 間： 2017年11月19日星期日 實驗報告提交時間： 2017年11月30日星期四 教務處制一、 實驗目標1. 了解MIPS的五級流水線，和在運行過程中的所產生的各種不同的流水線冒險2. 通過指令順序調整，或旁路與預測技術來提高流水線效率3. 更加了解流水線細節(jié)和其指令的改善方法4. 更加熟悉MIPS指令的使用二、實驗內容1. 觀察一段代碼并運行，觀察其中的流水線冒險，并記錄統計統計信息。2.

2、 對所給的代碼進行指令序列的調整，以期避免數據相關，并記錄統計信息。3. 啟動forward功能，以獲得性能提升，并且記錄統計信息。（選做：用perf記錄x86中的數據相關于指令序列調整后的時間統計、調整指令，以避免連續(xù)乘法間的阻塞。）三、實驗環(huán)境1. 硬件：桌面PC2. 軟件：Windows，WinMIPS64仿真器四、實驗步驟及說明首先，我們給出一段C代碼，該段代碼實現的是兩個矩陣相加。設有4*4矩陣A和4*4矩陣B相加，得到4*4矩陣C：for(int i = 0; i 4; i+)For(int j = 0; j architecture-division latency改為10）：在

3、Statistics窗口的結果如下：通過觀察，我們可以發(fā)現，兩個連續(xù)的除法產生了明顯的結構相關，第二個除法為了等待上一個除法指令在執(zhí)行階段所占用的資源，阻塞了9個周期。顯然，這樣的連續(xù)的除法所導致的結構相關極大的降低了流水線效率，為了消除結構相關，我們需要做的是調整指令序列，將其他無關的指令塞入兩條連續(xù)的除法指令中。給出指令序列的調整方案并給出流水線工作狀態(tài)的截圖，做出解釋。四、 提交報告記錄實驗過程，保存實驗截圖，給出分析結果，形成實驗報告。初始代碼準備（10分），后面每個優(yōu)化方法各30分。五、實驗結果1.初始代碼準備將初始代碼存為testme.s，如下圖所示：將testme.s文件load

4、到WINMIPS64中1.1沒有調整指令序列和啟用forwarding的結果，共產生了220個RAW Stalls1.2通過對代碼的觀察，可以找到幾處產生了代碼相關。如下所示： 其中處均為r8被使用，第處中r17左移兩位后存入r8，而后r8被使用后再放回r8，然后再次被使用，這其中便有幾處數據相關。第處r9,r10裝載后相加放入r12，其中相加時候需從兩個寄存器中取值，造成阻塞，而相加后的r12存回r11，此處又是數據相關。調整后的指令： 1.3調整后RAW Stalls為156個，比未調整時少了64個2.1啟用forwarding之后RAW Stalls只剩26個2.2通過觀察cycle窗口

5、，可以觀察到差別（紅框標出）即通過啟用forwarding，兩個地方從兩個RAW相關減少到一個，而中在調整指令序列后，原先還有一個RAW相關，如今也全都沒有了。 3調整的主要為r20,r21,r22,r23和r24的裝載以及加法。之所以不調整r16,r17和r18,r19，是因為后面的出發(fā)會用到r16，為避免結構相關，故保留兩條指令，其余的塞到兩個除法中間，使得兩個除法因結構相關產生的阻塞降到最低。調整后的代碼如下：下面四張截圖中，頭兩張為未調整指令序列的，最后兩張為調整了指令序列后的。六、實驗總結與體會雖然一開始對流水線的概念不是很清楚，但是通過這個實驗，我了解了MIPS的五級流水線，和在運行過程中的所產生的各種不同的流水線冒險并且學會了通過指令順序調整，或旁路與預測技