第14章微電子概論封裝

1、微電子概論第15章 封裝,2,第十一章 封裝 packaging,制造封裝 壓焊方法 封裝中的問題 尺寸估計(jì) 芯片最終尺寸的計(jì)算 填補(bǔ)壓焊塊之間的空隙,3,集成電路制造過程,4,集成電路制造工藝過程,5,封裝,6,封裝,DIP：dual in-line package，雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側(cè)引出，封裝材料有塑料和陶瓷兩種。DIP 是最普及的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯IC，存貯器LSI，微機(jī)電路等。,7,封裝,PGA：pin grid array，陣列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陣列狀排列。封裝基材基本上都采用多層陶瓷基板。在未說明情況下，多數(shù)為陶瓷

2、PGA，用于高速LSI 電路。成本較高。,8,封裝,QFP: quad flat package，四側(cè)引腳扁平封裝。表面貼裝型封裝之一，引腳從四個(gè)側(cè)面引出呈海鷗翼(L)型?；挠刑沾?、金屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分。當(dāng)沒有說明時(shí)，多數(shù)情況為塑料QFP。塑料QFP是最普及的多引腳LSI封裝。不僅用于微處理器，門陳列等數(shù)字邏輯LSI電路，而且也用于VTR 信號(hào)處理、音響信號(hào)處理等模擬LSI電路。,9,封裝,PLCC：plastic leaded chip carrier，帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個(gè)側(cè)面引出，呈丁字形，是塑料制品。 Leadless C

3、arrier：無引腳芯片載體。指陶瓷基板的四個(gè)側(cè)面只有電極接觸而無引腳的表面貼裝型封裝。是高速和高頻IC用封裝。,10,封裝,BGA技術(shù)（Ball Grid Array Package）即球柵陣列封裝技術(shù)。該技術(shù)的出現(xiàn)便成為CPU、主板南、北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。但BGA封裝占用基板的面積比較大。雖然該技術(shù)的I/O引腳數(shù)增多，但引腳之間的距離遠(yuǎn)大于QFP，從而提高了組裝成品率。而且該技術(shù)采用了可控塌陷芯片法焊接，從而可以改善它的電熱性能。另外該技術(shù)的組裝可用共面焊接，從而能大大提高封裝的可靠性；并且由該技術(shù)實(shí)現(xiàn)的封裝CPU信號(hào)傳輸延遲小，適應(yīng)頻率可以提高很大。DM643

4、7 BGA封裝,11,Intel Embedded Pentium MMX,12,封裝,各 種 封 裝 類 型 示 意 圖,13,封裝問題應(yīng)當(dāng)是在你甚至還沒有開始芯片版圖設(shè)計(jì)之前就要考慮的問題。 封裝實(shí)際上是平面布局過程的一部分，對(duì)芯片封裝的選擇決定了平面布局方案。 芯片選擇的封裝對(duì)I/O壓焊塊布置有很大的影響。 現(xiàn)在已有數(shù)百種不同類型的封裝。,封裝,14,封裝好的芯片，是一個(gè)塑料或陶瓷的黑盒子，邊上伸出一排排金屬引線，用這些金屬引線連到電路板上。,壓焊方法,15,內(nèi)部是chip，chip外圍布滿pads，利用壓焊線bonding wires將pads連接到pins。 bonding wire

5、s通常是很細(xì)的鋁線或金線。導(dǎo)線的粗細(xì)由負(fù)責(zé)封裝的人決定，可以各不相同。,壓焊方法,引線框,16,壓焊塊和封裝引線的連接可以采用以下幾種方法： 超聲楔形壓焊 ultrasonic wedge bonding 超聲球形壓焊 ultrasonic ball bonding 倒裝芯片技術(shù) flip chip technology 多層封裝 multi-tier packaging,壓焊方法,17,1. 超聲楔形壓焊： 利用強(qiáng)力和超聲波。 將導(dǎo)線放在壓焊塊（焊盤）的上面，非常小心地保持在原位。使一個(gè)以超聲波速度（340M/S）振蕩的楔形小金屬?zèng)_壓頭向下沖壓到導(dǎo)線和壓焊塊上。 楔形金屬頭的強(qiáng)大壓力和振蕩產(chǎn)

6、生了熱把導(dǎo)線熔化在壓焊塊上。 壓焊線的另一端則伸向封裝引線，在那里楔形金屬又把導(dǎo)線壓焊上。然后把剩余的導(dǎo)線剪斷。,壓焊方法,18,2. 超聲球形壓焊： 給導(dǎo)線加上一個(gè)高電壓脈沖使金屬線頭在沒有碰到壓焊塊之前就已經(jīng)熔化。線頭一熔化就用一個(gè)以超聲速度振蕩的小套管把它定位在壓焊塊上。當(dāng)把導(dǎo)線壓焊在壓焊塊上時(shí)小套管的振蕩進(jìn)一步提供了能量來加熱導(dǎo)線。 由于不用楔形物來捶擊，不會(huì)出現(xiàn)諸多機(jī)械方面的問題。導(dǎo)線也不會(huì)像楔形壓焊時(shí)那樣留下一個(gè)伸出來的小尾巴。,壓焊方法,19,3. 倒裝芯片技術(shù)： 在每一個(gè)芯片的壓焊塊上放一個(gè)焊錫。然后把芯片反轉(zhuǎn)過來。接著把它們整個(gè)加熱使那些小焊錫熔化。金屬引線已經(jīng)在封裝底部預(yù)先

7、確定好的位置上，并已經(jīng)準(zhǔn)備好等著焊錫點(diǎn)倒置在它們上面。,壓焊方法,20,壓焊方法,3. 倒裝芯片技術(shù)： 倒裝芯片技術(shù)不需要任何導(dǎo)線，所以可以把這些倒裝芯片的壓焊塊放在芯片上所希望的任何位置上。 作為封裝通路的金屬條不會(huì)彎曲、下垂或像用其他方法時(shí)那樣相互之間或和芯片其他導(dǎo)線之間相互影響。,21,4. 多層封裝： 有一排以上的金屬連接引線層。 下層較短的導(dǎo)線會(huì)繃得很緊而不會(huì)和離得較遠(yuǎn)的上層導(dǎo)線相互影響。各層之間的間隔足以保證不會(huì)有導(dǎo)線短路。 這種技術(shù)稱為“錯(cuò)位壓焊（offset bonding）”，這兩排壓焊塊稱為“錯(cuò)位壓焊塊”。,壓焊方法,22,1. 總體外貌： make it look nic

8、e !,封裝中的問題,23,2. 45度規(guī)則： 位于拐角處的壓焊線和旁邊的壓焊塊靠得很近，這樣很容易引起短路。 壓焊線與芯片邊緣所形成的夾角應(yīng)保持在45度角之內(nèi)。稱之為“45度規(guī)則”。,封裝中的問題,45o,45o,short circuit,24,3. 使si的重疊最?。?最邊上的壓焊塊沒有放在芯片的角上，所以壓焊塊和硅片重疊的部分太多。 這樣壓焊線可能會(huì)下垂或掉下來，造成電路短路。所以必須盡可能縮短未使用硅片部分之上的壓焊線。,封裝中的問題,25,4. 導(dǎo)線長(zhǎng)度： 導(dǎo)線很長(zhǎng)的話，壓焊線會(huì)垂下來。,封裝中的問題,45度壓焊線角度、導(dǎo)線長(zhǎng)度、與硅片部分的重疊,26,5. 壓焊塊的分布： 不要將

9、所有的壓焊塊都擠在一起并放在芯片的一邊。 應(yīng)把它們分散開。盡可能使壓焊線相互離得開一些。這樣可以減少它們相互干擾的風(fēng)險(xiǎn)。,封裝中的問題,27,1. 壓焊塊限制設(shè)計(jì)： pad-limited design 對(duì)封裝的選擇在很大程度上取決于芯片的尺寸。 壓焊塊限制設(shè)計(jì)：根據(jù)信號(hào)數(shù)量所需要的壓焊塊數(shù)目來確定芯片的最小尺寸。 弄清楚壓焊塊之間所要求的最小間距，把這些壓焊塊盡可能靠緊排列在一個(gè)矩形中。,尺寸估計(jì),28,1. 壓焊塊限制設(shè)計(jì)： pad-limited design 為什么沒有利用各個(gè)角落的空間？ 如果在壓焊塊之間采用比正常大的間隙，那么利用角落空間是可能的。但因采用的是最小間距，角落兩邊的壓

10、焊塊會(huì)和角上的壓焊塊靠得太近，沒有地方再在角落兩邊的壓焊塊之間走一條線通向這個(gè)角上的壓焊塊。,尺寸估計(jì),29,2. 內(nèi)核限制設(shè)計(jì)： core-limited design 如果需要的I/O壓焊塊的數(shù)量很大，可以認(rèn)為壓焊塊限制設(shè)計(jì)是一個(gè)很好的粗略估計(jì)尺寸的方法（引線驅(qū)動(dòng)的布局）。 如果與所需要的電路大小相比，需要的壓焊塊并不多的話，這時(shí)使用“內(nèi)核限制設(shè)計(jì)”或“電路限制設(shè)計(jì)”來粗略估計(jì)尺寸（模塊驅(qū)動(dòng)的布局）。,尺寸估計(jì),30,分割芯片時(shí)，把已經(jīng)加工好了的圓片放在一個(gè)真空卡盤上或粘在某些墊襯材料上，使用切割機(jī)在芯片間上下切割。 常見的切割機(jī)是一個(gè)“圓盤鋸”。鋸片把芯片切割時(shí)會(huì)削去一窄條材料，可能是5

11、0、60或100um寬。,芯片最終尺寸的計(jì)算,chip,chip,31,chip周圍是“襯底接觸”，或稱“防破損保護(hù)環(huán)（crack guard ring）”，防止芯片邊緣發(fā)生破損殃及內(nèi)部的電路。,芯片最終尺寸的計(jì)算,32,A：有效芯片尺寸 active die size B：劃片余量 scribe margin C: 劃片步長(zhǎng) step and repeat distance,芯片最終尺寸的計(jì)算,chip,chip,A,C,B,dicing channel,saw blade,33,最終芯片尺寸 = 有效尺寸+ 2（劃片余量）+ 切割通道寬 - 鋸片厚度 例：根據(jù)下列信息計(jì)算芯片要求的最終尺寸。 有效面積 = 2100um X 2100um 劃片余量 = 15um