第六章-工藝集成

1、工藝集成 Process Integration,大規(guī)模集成電路制造工藝,工藝集成,2,集成電路的工藝集成： 運(yùn)用各類單項(xiàng)工藝技術(shù)（外延、氧化、氣相沉積、光刻、擴(kuò)散、離子注入、刻蝕以及金屬化等工藝）形成電路結(jié)構(gòu)的制造過程。,薄膜形成,光刻,摻雜、刻蝕,工藝集成,3,形成薄膜：化學(xué)反應(yīng)，PVD，CVD，旋涂，電鍍； 光刻：實(shí)現(xiàn)圖形的過渡轉(zhuǎn)移； 改變薄膜：注入，擴(kuò)散，退火；,刻蝕：最后圖形的轉(zhuǎn)移；,器件的制備：各種工藝的集成 MOS，CMOS，BJT，MESFET，BiCMOS，,工藝目的：,工藝的選擇,4,工藝條件： 溫度, 壓強(qiáng), 時(shí)間, 功率, 劑量,氣體流量, ,工藝參數(shù)： 厚度, 介電常

2、數(shù), 應(yīng)力, 濃度, 速度,器件參數(shù)： 閾值電壓, 擊穿電壓, 漏電流, 增益,工藝的限制,5,MOS：閾值電壓束縛了氧化層厚度； BJT：電流增益束縛了基區(qū)寬度； 內(nèi)連線：RC延遲束縛了電阻率；,Al的存在限制了工藝溫度； 刻蝕的選擇比限制了材料的選擇；,器件特性要求對工藝的限制：,工藝兼容性的限制：,集成電路中器件的隔離,6,由于MOSFET的源、漏與襯底的導(dǎo)電類型不同， 所以本身就是被PN結(jié)所隔離，即自隔離(self-isolated)；,MOSFET晶體管是自隔離，可有較高的密度， 但鄰近的器件會有寄生效應(yīng)；,LOCOS 隔離,7,希望場區(qū)的VT大,保證寄生MOSFET的電流小于1pA

3、；,增加場區(qū)VT 的方法: 場氧化層增厚:柵氧化層的7-10倍； 增加場氧化區(qū)下面摻雜濃度(Channel-Stop Implant， 溝道阻斷注入)；,LOCOS隔離工藝,8,LOCOS隔離工藝,9,改進(jìn)的LOCOS工藝 PBL: polybuffered LOCOS,10,在LPCVD Si3N4前, 先淀積一層多晶硅,讓多晶硅消耗場氧化時(shí)橫向擴(kuò)散的O2。鳥嘴可減小至0.1-0.2um。,淺阱隔離(Shallow Trench Isolation),11,與LOCOS相比，STI尺寸按比例縮小更容易！,MESFET器件制備工藝流程,12,GaAs優(yōu)點(diǎn)： 電子遷移率高； 更高的飽和漂移速度；

4、 襯底可以實(shí)現(xiàn)半絕緣；,GaAs缺點(diǎn)： 體缺陷多； 少子壽命短； 氧化物質(zhì)量差；,光刻膠,外延生長n型有源層； 外延生長n+接觸層；,Mask #1 刻蝕形成隔離,MESFET器件制備工藝流程,13,Mask #2 形成源漏歐姆接觸,金屬蒸發(fā)沉積,Lift-off工藝形 成金屬圖形； 蒸發(fā)沉積金屬；,Mask #3 刻蝕n+層GaAs， 源漏間形成斷路；,光刻膠,光刻膠,光刻膠,MESFET器件制備工藝流程,14,Mask #4 將溝道區(qū)刻?。?定義柵極圖形；,金屬蒸發(fā)沉積,光刻膠,光刻膠,Lift-off工藝形成柵電極,npn型BJT器件制備工藝流程,15,npn BJT：基區(qū)為p型半導(dǎo)體，

5、少數(shù)載流子為電子， 具有更高的遷移率，器件工作速度更快；,橫向隔離用SiO2，相對于pn結(jié)隔離，寄生電容更??； 縱向利用n+p結(jié)隔離； n+埋層，也可以減少集電極的串聯(lián)電阻；,npn型BJT器件制備工藝流程,16,Mask #1 定義埋層注入?yún)^(qū),雜質(zhì)注入+擴(kuò)散； n型外延層生長， 避免埋層雜質(zhì)擴(kuò)散；,npn型BJT器件制備工藝流程,17,Mask #2 形成隔離,減壓SiO2生長； Si3N4沉積； 硅阱刻蝕； 溝道阻擋離子注入；,隔離SiO2形成； Si3N4去除；,npn型BJT器件制備工藝流程,18,Mask #3 基區(qū)注入摻雜,Mask #4 薄氧化層刻蝕,Mask #5 基區(qū)接觸p+

6、注入摻雜,npn型BJT器件制備工藝流程,19,n+發(fā)射極/集電極接觸區(qū),P/As離子注入,Mask #6 發(fā)射極注入； 集電極金屬接觸區(qū)注入； 低能量，高劑量注入；,絕緣層,npn型BJT器件制備工藝流程,20,PECVD SiNx 鈍化層,內(nèi)連金屬,縱向npnBJT,Mask #7 開接觸孔；,Mask #8 形成金屬電極；,8次光刻 5次注入 7次成膜 5次刻蝕,p+,n+,n+,n+,NMOS制備工藝流程,21,Mask #1 定義有源區(qū),(溝道阻止注入),NMOS制備工藝流程,22,LOCOS隔離,去除Si3N4； 去除壓力釋放氧化層；,NMOS制備工藝流程,23,多晶硅,柵氧化層,

7、自對準(zhǔn)源/漏/柵注入,源漏,溝道,柵,開柵接觸孔 多晶硅區(qū),柵氧化層生長； 多晶硅層沉積；,Mask #2 形成柵極,NMOS制備工藝流程,24,內(nèi)連金屬(Al-Si-Cu),內(nèi)連絕緣層,接觸孔,Mask #3 開接觸孔；,Mask #4 形成金屬電極,金屬半導(dǎo)體,NMOS制備工藝流程,25,源漏接觸,外聯(lián)接觸,鈍化層 PECVD SiNx,Mask #5 開外聯(lián)接觸窗口,基于LOCOS的CMOS工藝,26,AlCuSi,PSG,p+,p+,n+,n+,p+,p+,SiO2,CMOS集成電路制造工藝I,27,技術(shù)特點(diǎn)： LOCOS隔離工藝； 平坦化層：PSG， re-flow at 1100o

8、C Al-Si金屬作為內(nèi)聯(lián)金屬； 最小圖形尺寸：30.8um,P型基片,基于LOCOS的CMOS工藝,28,29,釋放壓力氧化層,P型基片,生長釋放壓力氧化層,P型基片,氮化硅,LPCVD沉積氮化硅,30,P型基片,光刻膠,氮化硅,光刻膠旋涂,31,Mask #1, LOCOS隔離,32,P型基片,光刻膠,氮化硅,Mask #1, LOCOS隔離,33,P型基片,光刻膠,氮化硅,對準(zhǔn)和曝光,34,氮化硅,P型基片,光刻膠,顯影,35,氮化硅,P型基片,光刻膠,刻蝕氮化硅,36,氮化硅,P型基片,去除光刻膠,37,氮化硅,P型基片,p+,p+,溝道阻止注入,38,P型基片,氮化硅,p+,p+,S

9、iO2,氧化形成LOCOS,39,P型基片,p+,p+,SiO2,去除氮化硅/壓力釋放氧化硅，清洗,40,P型基片,p+,p+,p+,SiO2,生長遮蔽氧化層,41,光刻膠,P型基片,p+,p+,p+,SiO2,光刻膠旋涂,42,Mask#2, N型阱區(qū),43,光刻膠,P型基片,p+,p+,p+,SiO2,Mask#2, N型阱區(qū),44,光刻膠,P型基片,p+,p+,p+,SiO2,曝光,45,光刻膠,P型基片,p+,p+,p+,SiO2,顯影,46,磷離子注入,光刻膠,P型基片,p+,p+,p+,SiO2,N型阱區(qū),N型阱區(qū)注入（預(yù)沉積）,47,P型基片,p+,p+,p+,SiO2,N型阱區(qū)

10、,去除光刻膠,48,P型基片,p+,p+,N型阱區(qū),SiO2,N型阱區(qū)驅(qū)入（Drive-in）,49,P型基片,p+,p+,N型阱區(qū),SiO2,去除遮蔽氧化層,50,P型基片,p+,p+,N型阱區(qū),SiO2,生長柵極氧化層,51,多晶硅,P型基片,p+,p+,N型阱區(qū),SiO2,柵極氧化層,沉積多晶硅,52,多晶硅,P型基片,p+,p+,N型阱區(qū),SiO2,光刻膠旋涂,53,Mask #3，柵極圖形,54,P型基片,p+,p+,N型阱區(qū),SiO2,多晶硅,Mask #3，柵極圖形,55,多晶硅,P型基片,p+,p+,N型阱區(qū),SiO2,曝光,56,多晶硅,P型基片,p+,p+,N型阱區(qū),SiO

11、2,顯影,57,P型基片,p+,p+,N型阱區(qū),SiO2,光刻膠,多晶硅柵極,刻蝕多晶硅,光刻膠,58,多晶硅柵極,P型基片,p+,p+,N型阱區(qū),SiO2,去除光刻膠,59,多晶硅柵極,光刻膠,P型基片,p+,p+,N型阱,SiO2,光刻膠旋涂,60,光刻膠,P型基片,p+,p+,N型阱,SiO2,Mask #4 NMOS源漏注入,61,光刻膠,P型基片,p+,p+,N型阱,SiO2,曝光,62,光刻膠,P型基片,p+,p+,N型阱,SiO2,顯影,63,P型基片,p+,p+,SiO2,磷/砷離子注入,NMOS源漏柵自對準(zhǔn)注入,64,65,P型基片,p+,p+,SiO2,去除光刻膠,P型基片

12、,p+,p+,SiO2,光刻膠旋涂,66,P型基片,p+,p+,SiO2,Mask #5 PMOS源漏注入,67,P型基片,p+,p+,N型阱區(qū),SiO2,顯影,68,硼離子注入,P型基片,p+,p+,SiO2,P型源漏柵自對準(zhǔn)注入,69,P型基片,p+,p+,SiO2,去除光刻膠,70,p+,p+,P型基片,SiO2,n+,n+,p+,p+,退火,71,p+,p+,SiO2,n+,n+,p+,p+,LPCVD氮化硅阻擋層沉積,72,PSG,p+,p+,SiO2,n+,n+,p+,p+,CVD沉積PSG/BPSG,73,PSG,p+,p+,SiO2,n+,n+,p+,p+,PSG Re-Flo

13、w,74,PSG,p+,p+,SiO2,n+,n+,p+,p+,光刻膠旋涂,75,PSG,p+,p+,SiO2,n+,n+,p+,p+,Mask #6 形成接觸孔,76,BPSG,p+,p+,SiO2,n+,n+,p+,p+,顯影,77,PSG,p+,p+,SiO2,n+,n+,p+,p+,接觸孔刻蝕,78,PSG,p+,p+,n+,n+,p+,p+,SiO2,去除光刻膠,79,AlCuSi,PSG,p+,p+,n+,n+,p+,p+,SiO2,金屬沉積,80,AlCuSi,PSG,p+,p+,n+,n+,p+,p+,SiO2,光刻膠旋涂,81,AlCuSi,PSG,p+,p+,n+,n+,p

14、+,p+,SiO2,Mask #7 形成金屬連線,82,AlCuSi,PSG,p+,p+,n+,n+,p+,p+,SiO2,顯影,83,AlCuSi,BPSG,p+,p+,n+,n+,p+,p+,SiO2,金屬刻蝕,84,AlCuSi,PSG,p+,p+,n+,n+,p+,p+,SiO2,去除光刻膠,85,CMOS集成電路制造II,86,技術(shù)特點(diǎn)： 消除單晶硅襯底內(nèi)氧雜質(zhì)的影響，外延生長器件層； STI絕緣替代LOCOS絕緣； 引入LDD結(jié)構(gòu)減小熱載流子效應(yīng) 利用金屬硅化物減小寄生電阻； 利用BPSG作為金屬前電介質(zhì); RTA活化注入雜質(zhì)； 最小圖形尺寸：0.80.13um,P型硅襯底準(zhǔn)備,P

15、型硅襯底,輕摻雜外延生長,p-硅外延層,P型硅襯底,89,Mask #1: N型阱區(qū),N型阱區(qū)注入,p- 外延層,P型襯底,光刻膠,N型阱區(qū),磷離子,Mask #2: P型阱區(qū),92,P型阱區(qū)注入,硼離子,P型阱區(qū),N型阱區(qū),光刻膠,93,雜質(zhì)擴(kuò)散,N型阱區(qū),P型阱區(qū),94,生長氧化層, LPCVD 沉積氮化硅,N型阱區(qū),P型阱區(qū),氮化硅,95,Mask #3: 淺溝槽絕緣(STI),刻蝕溝槽,N型阱,P型阱,氮化硅,氮化硅,97,HDP-CVD 沉積USG 填充溝道,N型阱,P型阱,氮化硅,氮化硅,USG,USG,98,CMP USG, 停止于氮化硅層,N型阱,P型阱,Nitride,Nit

16、ride,USG,99,去除氧化硅/氮化硅,N型阱,P型阱,USG,STI,100,Mask #4: NMOS溝道 VT 調(diào)整摻雜,101,光刻膠,磷離子,N型阱,P型阱,USG,STI,NMOS溝道 VT 調(diào)整摻雜,102,Mask #5: PMOS溝道 VT 調(diào)整摻雜,103,光刻膠,硼離子,N型阱,P型阱,STI,USG,PMOS溝道 VT 調(diào)整摻雜,104,熱氧化層生長/多晶硅沉積,多晶硅,N型阱,P型阱,STI,USG,105,Mask #6: 柵極(俯視圖),106,刻蝕多晶硅,多晶硅柵極,N型阱,P型阱,STI,USG,光刻膠,柵極氧化層,107,Mask #7: NMOS LD

17、D摻雜,108,NMOS LDD摻雜,光刻膠,砷離子,N型阱,P型阱,USG,STI,109,Mask #8: PMOS LDD摻雜,110,PMOS LDD摻雜, BF2+,光刻膠,BF2+ 離子,N型阱,P型阱,STI,USG,111,側(cè)壁層(Spacer),柵極氧化層,n,-,LDD,n,-,LDD,側(cè)壁層,側(cè)壁層,多晶硅柵極,多晶硅柵極,柵極氧化層,n,-,LDD,n,-,LDD,112,Mask #9: NMOS源漏注入,113,NMOS源漏注入,光刻膠,磷離子,N型阱,P型阱,n+,n+,STI,p-,p-,USG,114,Mask #9: PMOS 源漏注入,115,PMOS 源

18、漏注入,光刻膠,硼離子,N型阱,P型阱,n+,n+,STI,p+,p+,USG,116,金屬硅化物制備,多晶硅柵極,側(cè)壁層,側(cè)壁層,柵極氧化層,n,-,n,-,n,+,n,+,Ar,+,Ar,+,Ti,多晶硅柵極,n,-,n,-,n,+,n,+,TiSi,2,TiSi,2,Ti,多晶硅柵極,n,-,n,-,n,+,n,+,TiSi,2,TiSi,2,多晶硅柵極,n,-,n,-,n,+,n,+,117,BPSG沉積/回流(Re-Flow),n+,n+,p+,p+,STI,USG,BPSG,n+,n+,p+,p+,STI,USG,BPSG,118,Mask #10: 接觸孔,119,接觸孔刻蝕,N

19、型阱,P型阱,BPSG,n+,n+,p+,p+,STI,USG,120,CVD鎢沉積,N型阱,P型阱,BPSG,n+,n+,p+,p+,STI,USG,鎢,鈦 / 氮化鈦,121,金屬沉積,N型阱,P型阱,BPSG,n+,n+,p+,p+,STI,USG,鋁銅合金,鈦,TiN ARC,W,122,Mask #11: 金屬1連線,123,金屬刻蝕,P- 型外延層,P型晶圓襯底,N型阱,P型阱,BPSG,n+,n+,p+,p+,STI,USG,鈦,TiN ARC,W,鋁銅合金,124,P- 型硅外延層,P型晶圓,金屬3,鋁銅 合金,IMD 3,USG,金屬 4,鋁銅,USG,氮化硅,鋁銅 合金,N

20、型阱,P型阱,BPSG,n,+,n,+,p,+,p,+,STI,USG,W,鋁銅 合金,USG,M1,M2,鋁銅,USG,W,IMD 1,IMD 2,TiSi2,多晶硅,Ti,TiN ARC,W,Ti/TiN,Ti/TiN,側(cè)壁層, USG,PMD 阻擋層, 氮化硅,IMD 3,鈍化層 1,鈍化層2,PMD,CMOS截面,CMOS集成電路制造III,125,技術(shù)特點(diǎn)： 使用SOI和STI技術(shù)； 利用銅連接和低介電常數(shù)介電質(zhì)，減少RC延遲； 使用金屬CMP代替金屬刻蝕； 圖形最小尺寸：0.13um,126,裸晶圓,P型晶圓,127,大電流氧離子注入,P型晶圓,氧離子, O+,128,氧化退火,P

21、型晶圓,深埋 SiO2 層,129,晶圓清洗去除表面自然氧化層,P型晶圓,深埋 SiO2 層,130,外延層沉積,P型外延層,131,晶圓清洗,P型外延層,132,壓力釋放氧化層生長,P型晶圓,深埋 SiO2 層,P型外延層,133,LPCVD 氮化硅沉積,P型晶圓,深埋 SiO2 層,P型外延層,氮化硅,134,旋涂光刻膠,P型外延層,光刻膠,氮化硅,135,Mask #1: 淺溝槽隔離(STI),136,對準(zhǔn)和曝光,P型外延層,光刻膠,氮化硅,137,顯影,P型外延層,光刻膠,氮化硅,138,氮化硅/氧化硅刻蝕,P型外延層,光刻膠,氮化硅,139,去除光刻膠,P型外延層,氮化硅,140,刻

22、蝕硅,P型外延層,氮化硅,P型外延層,141,晶圓清洗,P型外延層,氮化硅,P型外延層,142,P型外延層,P型外延層,保護(hù)氧化層生長,氮化硅,143,P型外延層,P型外延層,未摻雜氧化層沉積（undoped silicate glass, USG),氮化硅,USG,USG,144,P型外延層,P型外延層,CMP刻蝕USG,氮化硅,USG,USG,145,P型外延層,P型外延層,去除氮化硅,USG,USG,146,P型多晶硅,P型多晶硅,去除釋放壓力氧化層,USG,USG,STI,147,P型外延層,P型外延層,犧牲氧化層生長,USG,USG,STI,148,P型外延層,P型外延層,光刻膠旋涂

23、,USG,USG,STI,光刻膠,149,Mask #2: N-型阱,150,P型外延層,P型外延層,曝光,USG,USG,STI,光阻,151,P型外延層,P型外延層,顯影,USG,USG,STI,光刻膠,152,P型外延層,N-型阱注入,P型晶圓,USG,USG,STI,光刻膠,N型阱區(qū),磷離子, P+,不同能量，多次注入，形成均勻分布,153,P型外延層,PMOS VT 調(diào)整注入,USG,USG,STI,光刻膠,N型阱區(qū),硼離子, B+,利用同一次光刻形成圖形,154,P型外延層,去除光刻膠,USG,USG,STI,N型阱區(qū),155,P型外延層,光刻膠旋涂,USG,USG,STI,N型阱

24、區(qū),光刻膠,156,Mask #3: P型阱,157,P型外延層,曝光,USG,USG,STI,N型阱,光刻膠,158,P型外延層,顯影,USG,USG,STI,N型阱,光刻膠,159,P型阱,P-型阱注入,USG,USG,STI,N型阱,光刻膠,硼離子, B+,多次不同能量注入形成均勻分布,160,P型阱,NMOS VT 調(diào)整注入,USG,USG,STI,N型阱,光刻膠,磷離子, P+,161,P型阱,去除光刻膠,USG,USG,STI,N型阱,162,P型阱,去除犧牲氧化層,USG,USG,STI,N型阱,163,P型阱,晶圓清洗,USG,USG,STI,N型阱,164,P型阱,生長柵極氧

25、化層,USG,USG,STI,N型阱,165,P型阱,LPCVD 沉積非晶硅,USG,STI,N型阱,非晶硅,柵極氧化層,USG,非晶硅相對于多晶硅表面更加平整,166,P型阱,光刻膠旋涂,USG,USG,STI,N型阱,非晶硅,光刻膠,167,Mask #4, 柵極和局部互聯(lián),168,P型阱,曝光,USG,USG,STI,N型阱,非晶硅,光刻膠,169,P型阱,顯影,USG,USG,STI,N型阱,非晶硅,刻膠,170,P型阱,非晶硅刻蝕,USG,USG,STI,N型阱,非晶硅,光刻膠,柵極氧化層,171,P型阱,去除光刻膠,USG,USG,STI,N型阱,非晶硅,172,P型阱,非晶硅退火

26、,USG,USG,STI,N型阱,多晶硅,173,P型阱,光刻膠旋涂,USG,USG,STI,N型阱,光刻膠,多晶硅,174,Mask #5, NMOS LDD 注入,175,P型阱,曝光,USG,USG,STI,N型阱,多晶硅,光刻膠,176,P型阱,顯影,USG,USG,STI,N型阱,光刻膠,177,P型阱,NMOS LDD 注入,USG,USG,STI,N型阱,光刻膠,銻離子, Sb+,178,P型阱,去除光刻膠,USG,USG,STI,N型阱,179,P型阱,光刻膠旋涂,USG,USG,STI,N型阱,多晶硅,光刻膠,180,Mask #6: PMOS LDD 注入,181,P型阱,

27、曝光,USG,USG,STI,N型阱,多晶硅,光刻膠,182,P型阱,顯影,USG,USG,STI,N型阱,多晶硅,光刻膠,183,P型阱,PMOS LDD 注入,USG,USG,STI,N型阱,多晶硅,光刻膠,BF2+,184,P型阱,去除光刻膠,USG,USG,STI,N型阱,185,P型阱,氧化硅氮化硅沉積,USG,USG,STI,N型阱,186,P型阱,氮化硅/氧化硅刻蝕,USG,USG,STI,N型阱,側(cè)壁層(spacer),多晶硅柵極,187,P型阱,光刻膠旋涂,USG,USG,STI,N型阱,光刻膠,188,Mask #7, NMOS S/D 注入,189,P型阱,曝光,USG,

28、USG,STI,N型阱,光刻膠,190,P型阱,顯影,USG,USG,STI,N型阱,光刻膠,191,P型阱,NMOS S/D注入,USG,N型阱,光刻膠,STI,USG,砷離子, As+,192,P型阱,去除光刻膠,USG,N型阱,STI,USG,n+,n+,193,P型阱,涂膠,USG,N型阱,STI,USG,n+,n+,光刻膠,194,Mask #8, PMOS S/D注入,195,P型阱,曝光,USG,N型阱,STI,USG,n+,n+,光刻膠,196,P型阱,顯影,USG,N型阱,STI,USG,n+,n+,光刻膠,197,P型阱,PMOS S/D注入,USG,N型阱,STI,USG

29、,n+,n+,光刻膠,硼離子, B+,198,P型阱,去除光刻膠,USG,N型阱,STI,USG,n+,n+,p+,p+,199,P型阱,RTA退火,USG,N型阱,STI,USG,n+,n+,p+,p+,200,P型阱,氬離子濺射刻蝕,USG,N型阱,STI,USG,n+,n+,p+,p+,去除表面自然氧化層,201,P型阱,鈷(Co)和TiN沉積,USG,N型阱,STI,USG,n+,n+,p+,p+,鈷,氮化鈦,TiN 保護(hù)Co不被氧化,202,P型阱,RTA退火,USG,N型阱,STI,USG,n+,n+,p+,p+,鈷硅化物(CoSi2),鈷,氮化鈦,203,P型阱,去除TiN，Co

30、,USG,N型阱,STI,USG,n+,n+,p+,p+,鈷硅化物(CoSi2),204,P型阱,PECVD 沉積氮化硅,USG,N型阱,STI,USG,n+,n+,p+,p+,小尺寸器件下，熱預(yù)算的要求不能使用LPCVD氮化硅,205,P型阱,沉積PSG,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,PECVD 氮化硅用來阻止P的擴(kuò)散,206,P型阱,CMP刻蝕PSG,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,207,P型阱,光刻膠旋涂,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,光刻膠,208,Mask #9, 接觸孔,209,P

31、型阱,曝光,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,光刻膠,210,P型阱,顯影,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,光刻膠,211,P型阱,刻蝕PSG,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,光刻膠,212,P型阱,去除光刻膠,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,213,P型井區(qū),氬離子濺射刻蝕,P型晶圓,深埋 SiO2 層,USG,N型井區(qū),STI,USG,n+,n+,p+,p+,PSG,清潔表面,214,P型阱,Ti/TiN濺射沉積,USG,N型阱,STI,USG,n+,n+,p+,p

32、+,PSG,Ti / 氮化鈦附著層/阻擋層,215,鎢,P型阱,CVD沉積鎢（W),USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,Tungsten,W,CVD沉積具有良好的太階覆蓋性和填空性能,216,P型阱,CMP金屬刻蝕,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,鎢,鎢,217,PECVD 沉積SiC密封層,P型阱,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,鎢,鎢,SiC致密性高，可以阻止Cu擴(kuò)散； SiC的介電常數(shù) : 4-5， SiNx的介電常數(shù): 7-8;,218,SOD旋涂,SOD,P型阱,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,鎢,鎢,SOD：spin-on-dielectric,219,SOD 烘烤硬化,SOD,P型阱,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,鎢,鎢,220,PECVD 沉積SiC刻蝕停止層,SOD,P型阱,USG,N型阱,STI,USG,n+,n+,p+,p+,PSG,鎢,鎢,221,SOD 旋涂及硬化,S