簡(jiǎn)易數(shù)控直流電源設(shè)計(jì)報(bào)告

1、信 息 科 學(xué) 與 技 術(shù) 學(xué) 院電子綜合設(shè)計(jì)報(bào)告項(xiàng)目名稱： 簡(jiǎn)易數(shù)控直流電源 指導(dǎo)老師：組號(hào)： 6 成員： 班級(jí)： 簡(jiǎn)易數(shù)控直流電源【摘要】：本課程設(shè)計(jì)主要使用集成555定時(shí)器、CPLD器件isp1016E、運(yùn)算放大器LM324、穩(wěn)壓器等器件，運(yùn)用數(shù)?；旌想娐芳翱删幊唐骷谱鬏敵鲭妷悍秶鸀?9.9V、步進(jìn)0.1V的兩位數(shù)碼管顯示的可控?cái)?shù)字直流電源。本設(shè)計(jì)包括以下四部分：1 時(shí)鐘部分：為CPLD部分的可逆計(jì)數(shù)器提供時(shí)鐘脈沖。2 電源部分：為設(shè)計(jì)中各個(gè)芯片等電路中各個(gè)部分提供電源。3 CPLD部分：包括核心控制部分、BCD轉(zhuǎn)二進(jìn)制和BCD轉(zhuǎn)7段譯碼顯示三部分，分別實(shí)現(xiàn)“”、“”、“置數(shù)”控制，0

2、99的二進(jìn)制輸出，譯碼顯示功能（針對(duì)共陰極數(shù)碼管）。4 D/A轉(zhuǎn)換及擴(kuò)流部分：將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，然后經(jīng)過擴(kuò)流電路實(shí)現(xiàn)所需要的電壓及電流的輸出（輸出電壓范圍09.9V,步進(jìn) 0.1V，電流500mA）。以上各個(gè)功能均在仿真及實(shí)際作品制作中予以實(shí)現(xiàn)。 【關(guān)鍵詞】： 數(shù)?；旌稀?數(shù)控電源、 PLD、 ABLE語(yǔ)言、 D/A轉(zhuǎn)換【正文】：一 、 方案設(shè)計(jì)要求1設(shè)計(jì)任務(wù)設(shè)計(jì)并制作有一定輸出電壓范圍和功能的數(shù)控電源。要求實(shí)現(xiàn)對(duì)輸出電壓的比較精確（步進(jìn)0.1V）的控制。2設(shè)計(jì)要求（1）基本要求1）輸出電壓范圍：09.9V， 步進(jìn)0.1V，紋波不大于10mV。2）輸出電流：500mA。3）輸出電壓用數(shù)

3、碼管顯示。4）由“+”、“-”鍵分別控制輸出電壓步進(jìn)增或減。5）為實(shí)現(xiàn)上述工作，自制一穩(wěn)壓直流電源。（2）提高部分1）輸出電壓可預(yù)置在09.9V之間任意值。2）輸出電壓可自動(dòng)增加或減少（步進(jìn)不變）。3）增加保護(hù)電路：輸出電壓不能發(fā)生從0.09.9（或9.90.0）跳變。二 、 方案設(shè)計(jì)及思路根據(jù)設(shè)計(jì)要求及方案圖所顯示的結(jié)構(gòu)及功能，此次設(shè)計(jì)我們主要使用555定時(shí)器、CPLD器件isp1016E、運(yùn)算放大器、簡(jiǎn)易變壓器、穩(wěn)壓器等器件，運(yùn)用數(shù)?；旌想娐分谱鬏敵鲭妷悍秶鸀?9.9V、步進(jìn)0.1V的兩位數(shù)碼管顯示的可控?cái)?shù)字直流電源。 下圖所示為本設(shè)計(jì)總體方案的結(jié)構(gòu)框圖： 本次設(shè)計(jì)中我們將總體方案分以下幾

4、個(gè)部分分別實(shí)現(xiàn)： 1時(shí)鐘部分 時(shí)鐘部分主要功能是為CPLD部分的可逆計(jì)數(shù)器提供時(shí)鐘脈沖。產(chǎn)生周期性時(shí)鐘的方法有以下幾種：1）555構(gòu)成多諧振蕩電路；2）晶振產(chǎn)生信號(hào)，然后用分頻器分頻產(chǎn)生；3）直接由計(jì)數(shù)器產(chǎn)生；4）可以用施密特觸發(fā)器構(gòu)成振蕩電路產(chǎn)生等。若是要求時(shí)鐘特別精確可以通過晶振產(chǎn)生信號(hào)，然后用分頻器分頻產(chǎn)生所需的時(shí)鐘。由于本設(shè)計(jì)中對(duì)時(shí)鐘的要求不是很高，所以可以用555構(gòu)成多諧振蕩電路產(chǎn)生所需的周期性時(shí)鐘。 2 電源部分電源部分的主要功能是為設(shè)計(jì)中運(yùn)放、ISP1016E、DAC0832、555以及電路中某些部分提供電源。主要運(yùn)用各個(gè)穩(wěn)壓器加以實(shí)現(xiàn)的各個(gè)不同電壓的輸出。3 CPLD部分CPL

5、D部分的主要功能是實(shí)現(xiàn)電源電壓輸出的控制及驅(qū)動(dòng)數(shù)碼管顯示所調(diào)節(jié)的電壓（調(diào)節(jié)范圍09.9V,步進(jìn) 0.1V）。該部分也是最核心的部分，要求由按鍵來(lái)實(shí)現(xiàn)“+”、“-”的控制功能，并且還考慮到開關(guān)防抖的問題，也實(shí)現(xiàn)了提高部分的“置數(shù)”、防止0.09.9（或9.90.0）跳變等功能。4 D/A轉(zhuǎn)換及擴(kuò)流部分：運(yùn)用DAC0832及穩(wěn)壓器7805實(shí)現(xiàn)了數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，然后經(jīng)過擴(kuò)流電路實(shí)現(xiàn)所需要的電壓及電流的輸出的功能。此部分電路的輸出即為我們的數(shù)控直流電源所要求實(shí)現(xiàn)的電壓及電流輸出。 電路整體思路是將上述四部分合理整合，由時(shí)鐘部分為CPLD控制部分提供時(shí)鐘脈沖，而控制部分與D/A轉(zhuǎn)換及擴(kuò)流部分緊密

6、聯(lián)系，兩個(gè)部分實(shí)現(xiàn)了數(shù)碼管兩位顯示CPLD部分控制的電壓輸出控制和置數(shù)。而各個(gè)電路中不同芯片器件正常工作所需要的電壓則有我們的電源部分實(shí)現(xiàn)。通過以上整合操作，最終實(shí)現(xiàn)了預(yù)期要求的數(shù)控直流電源。 另外提高部分功能我們也都通過CPLD部分加以實(shí)現(xiàn)。具體分析在下面部分將予以給出。三 、 各部分電路具體分析及調(diào)試1 時(shí)鐘部分： 電路圖如下： 電路分析： 根據(jù)上圖所示電路不難看出電路主要由555定時(shí)器構(gòu)成，基本原理是運(yùn)用555出發(fā)特性和電容充電放電實(shí)現(xiàn)觸發(fā)器置位翻轉(zhuǎn)。 電源接通之后，電容C1充電，Vc上升，達(dá)到2/3Vcc時(shí)，觸發(fā)器被復(fù)位，此時(shí)輸出Vo為低電平，電容C1通過R2放電，當(dāng)電壓下降到1/3V

7、cc時(shí)，觸發(fā)器被置位，Vo翻轉(zhuǎn)為高電平。電容充電及放電時(shí)間分別為：Tpl0.7R2C1，Tph0.7（R1R2）C2；可知其產(chǎn)生的方波周期頻率為f1/( Tpl+ Tph)=1.43/(R1+2R2)C1根據(jù)本次設(shè)計(jì)需要時(shí)鐘周期為100Hz 我們選擇了如圖所示大小的電阻及電容。電路調(diào)試： 運(yùn)用第二部分的電源，通電后，接入電路，能夠正常產(chǎn)生100Hz時(shí)鐘，（通過CPLD部分正常工作可以得知）為PLD部分提供符合要求的時(shí)鐘。不過由于芯片較小，而接口多，導(dǎo)致焊接時(shí)出現(xiàn)了一次焊接幾乎短路，導(dǎo)致時(shí)鐘輸出不穩(wěn)定，經(jīng)過檢查后問題順利解決。2 電源部分：結(jié)構(gòu)圖如下：變壓器整流濾波穩(wěn)壓+12V-12V+5V供電

8、 具體電路圖如下： 電路分析： （1） 整流濾波電路： 如圖所示，電路左側(cè)是運(yùn)用了四個(gè)二極管組成類似橋式整流電容濾波電路。接入了50Hz220V電源，經(jīng)過變壓器作用轉(zhuǎn)換為有效值15.56V（仿真結(jié)果）交流電壓輸出，再經(jīng)過二極管電橋（將交流電壓轉(zhuǎn)換成直流電壓輸出）和兩個(gè)濾波電容（將前面得到的直流電壓的紋波加以濾除）得到了能夠使電路中各個(gè)穩(wěn)壓器正常工作的直流電壓。橋式整流電容濾波電路功能實(shí)現(xiàn)原理如下所示：1） 橋式整流電路利用二極管的單向?qū)щ娞匦裕瑢⒔涣麟妷鹤儞Q為單向脈動(dòng)直流電的電路，稱為整流電路。如下圖所示。圖中，Tr為電源變壓器，它將電網(wǎng)交流電壓V1變成整流所需的交流電壓V2。接成電橋形式的二

9、極管D1D4為整流元件，也可用整流橋堆代替，原理相同。RL為整流電路的負(fù)載電阻，其兩端的電壓Vo為整流輸出電壓。由原理可知，V2的正，負(fù)半周都有整流電流流過負(fù)載。因此，該電路常又稱作全波橋式整流電路。 2） 濾波電路一般較常采用的是電容濾波電路，電路如下圖所示，輸出電壓波形圖反映的是電路穩(wěn)態(tài)時(shí)的結(jié)果。 從波形圖上可以看出，要保持一定的輸出電壓，或輸出紋波較小，其放電時(shí)間常數(shù)應(yīng)足夠大，要滿足關(guān)系式： 式中T和f為電網(wǎng)電壓的周期和頻率，頻率通常為50Hz。輸出電壓與輸入電壓之間一般可取 Vo1.2V2 （2）穩(wěn)壓電路： 電路右側(cè)是運(yùn)用各個(gè)三端集成穩(wěn)壓器構(gòu)成的為我們電路提供所需要的+5V、+12V、

10、-12V直流電壓。如下圖所示： 上圖所示為集成三端穩(wěn)壓器（7800系列(輸出正電壓)和7900系列（輸出負(fù)電壓）基本應(yīng)用電路。具體型號(hào)應(yīng)根據(jù)輸出電壓大小和極性選擇。VI和Vo間的壓差，即|VI-Vo|35V。圖中C1用于抑制芯片自激，應(yīng)盡量靠近穩(wěn)壓器管腳；C2用于限制芯片高頻帶寬，減小高頻噪聲。 我們?cè)陔娐吩O(shè)計(jì)中就是運(yùn)用了如上圖所示的基本原理圖，同時(shí)在所有穩(wěn)壓器兩端加有適當(dāng)?shù)碾娊怆娙輥?lái)起到濾波作用。最終得到的了設(shè)計(jì)所需要的各個(gè)電壓。同時(shí)由于各個(gè)穩(wěn)壓器在工作時(shí)工作電流即工作功率較高，為了防止其過載而損壞、同時(shí)保證它們能夠長(zhǎng)時(shí)間穩(wěn)定正常工作，我們?cè)诿總€(gè)電位器上都加了散熱片利用空氣對(duì)流使之更高效散熱

11、。其中7805為CPLD部分、時(shí)鐘及電源輸出部分提供電源，工作功率較大，故用大散熱片；7812只為運(yùn)放提供電壓，7912為運(yùn)放供電和提供基準(zhǔn)電壓，功率較小，故僅需要較小的散熱片。 電路調(diào)試： 電路仿真過程，運(yùn)行得到了5.002V、12.301、-12.602V的直流電壓輸出，而在實(shí)際電路通電電路中，也順利為運(yùn)方、555、IspLSI1016E提供了其所需要的電壓而使之正常工作。其中在電路測(cè)試數(shù)據(jù)時(shí)發(fā)現(xiàn)7812發(fā)熱過大，經(jīng)過檢查發(fā)下是運(yùn)方LM324出現(xiàn)問題，更換新片后功能順利實(shí)現(xiàn)。同時(shí)一個(gè)濾波電容焊接時(shí)沒有考慮給穩(wěn)壓器散熱片足夠空間連接，導(dǎo)致散熱片無(wú)法正常連接，不得不重新焊接此濾波電容。體會(huì)到以

12、后硬件焊接布線等問題，一定要考慮全面。3 CPLD部分：該部分我們將其分為三部分來(lái)描述其功能，然后用ispDesignEXPERT軟件中電路原理圖/ABLE-HDL混合輸入的方法把各個(gè)部分的功能連接起來(lái)。 程序原理圖如下：“-”=1?“-”=1?“-”=1?“+”=1?N=3?N=60?V=0?V=0?V=999?V=99?DL=0?N=0N=N+1V=V-1V=V+1DL=DL+1V=V+1V=V-1NNNNNNNNNNNStart（1）核心控制部分（其中V為兩位BCD輸出電壓值，N為防抖延遲計(jì)數(shù)和快進(jìn)連續(xù)計(jì)數(shù)延遲判斷變量，DL為減速變量，時(shí)鐘100Hz）如流程圖所示，我們使用的時(shí)鐘為100

13、HZ，也就是說(shuō)每10ms來(lái)一次時(shí)鐘。為了消除開關(guān)的機(jī)械抖動(dòng)，增加了開關(guān)防抖延遲計(jì)數(shù)變量N，當(dāng)N3時(shí)，V才開始變化（“+”、“-”、置數(shù)）,也就是說(shuō)當(dāng)某個(gè)按鍵按下至少30ms時(shí)，V才開始相應(yīng)的變化。這樣就消除了因機(jī)械抖動(dòng)而改變輸出的電壓。另外N還有一個(gè)功能就是快進(jìn)連續(xù)計(jì)數(shù)延遲判斷變量，當(dāng)某一個(gè)按鍵長(zhǎng)時(shí)間按下時(shí)，達(dá)到N60時(shí)，即是某按鍵按下0.6s時(shí)，當(dāng)減速變量DL0時(shí)，計(jì)數(shù)器加一，這樣就不至于數(shù)碼管顯示過快，無(wú)法判別。同時(shí)，此部分實(shí)現(xiàn)了提高部分所要求的三個(gè)內(nèi)容：可預(yù)置電壓值；顯示值和輸出可連續(xù)增減；禁止9.9V0V和0V9.9V跳變根據(jù)上面的分析，使用ispDesignEXPERT軟件中ABLE

14、-HDL來(lái)描述以上功能，主要運(yùn)用WHEN.THENELSE語(yǔ)句實(shí)現(xiàn)。（2）BCD轉(zhuǎn)二進(jìn)制上面的程序輸出的是099的BCD碼，而實(shí)際中需要將099的二進(jìn)制碼輸入DAC0832，所以還應(yīng)將BCD碼轉(zhuǎn)換為二進(jìn)制輸出。我們直接采用真值表來(lái)實(shí)現(xiàn)以上功能。（3）BCD轉(zhuǎn)7段譯碼顯示核心控制模塊中輸出的兩位BCD碼要通過數(shù)碼管顯示，所以還應(yīng)增加此模塊將當(dāng)前計(jì)數(shù)器的數(shù)值顯示出來(lái)。由于實(shí)際中數(shù)碼管是共陰極的，所以用真值表描述上面的功能時(shí)應(yīng)特別注意到這一點(diǎn)。 在以上三個(gè)部分功能都分別實(shí)現(xiàn)后，建立一頂層原理圖將三個(gè)部分聯(lián)系起來(lái)。這樣就很容易實(shí)現(xiàn)了以上功能。 程序調(diào)試： 在調(diào)試核心控制部分時(shí)，遇到了一些小問題，但是經(jīng)

15、過仔細(xì)分析很快就得到了想要的結(jié)果。完成三部分的仿真之后，將各部分連接在一起就出現(xiàn)問題了。雖然所有的功能都已經(jīng)實(shí)現(xiàn)了，但是在用IspLSI1016E適配的時(shí)候，出現(xiàn)了萬(wàn)能邏輯塊GLB（Generic Logic Block）不夠的情況，也就是程序超過了IspLSI1016E的可用內(nèi)部資源。而當(dāng)使用IspLSI1032E時(shí)，就能夠通過器件適配，并且生成.jed文件。所以必須簡(jiǎn)化程序，消除程序中浪費(fèi)掉的資源。 經(jīng)過分析，刪除了一些多余或者重復(fù)的語(yǔ)句后，仍然超出了IspLSI1016E內(nèi)部的可用資源。最后查資料了解到：每個(gè)GLB由與陣列（AND Array），乘積項(xiàng)共享陣列（PTSA），輸出邏輯宏單元

16、（OLMC）和控制邏輯（Control）組成。其中乘積項(xiàng)共享陣列（PTSA）允許GLB的4個(gè)輸入共享來(lái)自與陣列的20個(gè)乘積項(xiàng)。共享陣列使GLB能夠?qū)崿F(xiàn)具有7個(gè)以上乘積項(xiàng)的邏輯函數(shù)。乘積項(xiàng)共享陣列可以靈活配置，以滿足不同需要。其主要配置形式有標(biāo)準(zhǔn)配置，高速直通配置，異或配置，單乘積項(xiàng)配置，多模式配置。所以GLB是pLSI/ispLSI芯片中最關(guān)鍵的部件。程序的問題就是使用了17個(gè)GLB而IspLSI1016E內(nèi)部只有16個(gè)GLB，所以還應(yīng)想辦法減少浪費(fèi)的資源。經(jīng)過仔細(xì)分析，我們發(fā)現(xiàn)N3和N=60的語(yǔ)句放在前面幾乎每次都要進(jìn)行判斷，而N3和N=60出現(xiàn)的次數(shù)遠(yuǎn)比N!3和N!=60次數(shù)少，所以將其放

17、在后面，就減少了程序的執(zhí)行次數(shù)。 經(jīng)過以上的分析及修改，在器件適配時(shí)就正確了，而且生成了.jed文件。寫入芯片以后，經(jīng)過測(cè)試一切功能都正常。（具體原程序代碼詳見附錄部分）4、 D/A轉(zhuǎn)換及擴(kuò)流部分： 電路圖如下：電路分析：電路主要由DAC0832、運(yùn)放LM324、7805組成。其中DAC0832主要是把isp1016E輸出的數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)，然后經(jīng)過運(yùn)放把輸出的模擬信號(hào)放大，再經(jīng)過7805擴(kuò)流及反饋，以得到要求的09.9V的步進(jìn)電壓輸出。由于7805輸出端比GND端始終高5V，所以只要添加適當(dāng)?shù)姆答侂娮柙?805和LM324的負(fù)反向端，使LM324的輸出端的電壓在-5V4.9V變化，那么

18、經(jīng)過7805后就可以輸出09.9V的電壓。但是應(yīng)注意的是7805的輸入端應(yīng)用20.4V供電，而不應(yīng)該用+12供電，因?yàn)?805輸入和輸出間的壓差即|VI-Vo|35V才能使穩(wěn)壓管正常工作。要想輸出9.9V的電壓，應(yīng)該接的電壓至少為12.9V，所以我們使用整流濾波后的電壓+20.4V為7805供電。上面的原理圖也就是采用的這種方法。 值得注意的是，要想輸出的電壓紋波?。ń涣鞒煞中。┚鸵驞AC0832的基準(zhǔn)電壓Vref中的交流含量特別少。如果不滿足這一點(diǎn)，交流成分經(jīng)運(yùn)放放大以后，輸出的直流電壓中包含的交流分量也被放大，所以紋波相對(duì)就變得特別的大。所以，基準(zhǔn)電壓Vref中的交流含量應(yīng)特別少。電路調(diào)

19、試： 首先我們用Multisim軟件對(duì)以上電路進(jìn)行仿真，仿真結(jié)果非常準(zhǔn)確。然后我們通過實(shí)際電路的連接，測(cè)量的結(jié)果顯示輸出的也符合要求。 本次設(shè)計(jì)方案電路總圖如下：四 、 測(cè)試數(shù)據(jù)及實(shí)驗(yàn)結(jié)果電路空載及接入功率電阻（作為負(fù)載）后所測(cè)得電源電壓輸出及紋波大小如下表所示：(表格中輸出紋波是用毫伏表測(cè)量的其有效值，同時(shí)輸出電壓的測(cè)量值是用示波器測(cè)量的)序號(hào)空載20歐姆功率電阻顯示電壓/V測(cè)量電壓/V輸出紋波/mV顯示電壓/V測(cè)量電壓/V輸出紋波/mV19.99.903.09.99.9012.529.09.002.89.09.0011.038.08.002.68.08.009.247.27.202.37.

20、07.008.056.06.002.26.56.507.665.35.302.25.05.005.774.04.002.04.24.204.882.22.201.72.52.503.490.70.701.61.01.002.0100.00.001.20.00.001.2根據(jù)上面數(shù)據(jù)可以知道，我們的設(shè)計(jì)作品輸出電壓穩(wěn)定，范圍為09.9V，輸出紋波基本符合小于10mV的要求。且在實(shí)際操作中，作品可以實(shí)現(xiàn)以0.1步進(jìn)通過開關(guān)實(shí)現(xiàn)電壓的加減，且電壓加減在數(shù)碼管中清楚的顯示，同時(shí)輸出電流可以達(dá)到500mA。同時(shí)試驗(yàn)結(jié)果表明，我們的作品也滿足了所有提高部分的要求，可以實(shí)現(xiàn)電壓從9.90V之間任何一個(gè)電壓值

21、的預(yù)置；同時(shí)顯示值和輸出可以0.1V為步進(jìn)連續(xù)增減；同時(shí)由CPLD程序功能也實(shí)現(xiàn)了禁止9.9V0V和0V9.9V的跳變。總結(jié)對(duì)本次設(shè)計(jì)所得作品的試驗(yàn)結(jié)果，可知我們?cè)O(shè)計(jì)作品基本實(shí)現(xiàn)了包括提高部分的所有要求，唯一缺憾之處是當(dāng)負(fù)載接入20歐姆功率電阻時(shí)，紋波稍微偏大（最大為12.5mV），當(dāng)電壓降到8V左右時(shí)紋波方降到了10mV以下。五、 設(shè)計(jì)總結(jié)及改進(jìn)方案總結(jié)： 本次設(shè)計(jì)的目標(biāo)是設(shè)計(jì)并制作有一定輸出電壓范圍和功能的數(shù)控電源。本次主要設(shè)計(jì)及作品制作的過程主要包括下面三個(gè)方面：1 硬件電路設(shè)計(jì)部分，即整個(gè)作品設(shè)計(jì)的電路圖，包括時(shí)鐘、電源、CPLD部分的芯片連接、以及最終的D/A轉(zhuǎn)換和擴(kuò)流輸出部分。2

22、CPLD部分的程序設(shè)計(jì)。本設(shè)計(jì)作品使用的是ABLE語(yǔ)言實(shí)現(xiàn)了電源控制的各個(gè)功能及提高部分所提出的所有要求。3 硬件即電路焊接調(diào)試部分。這是在前面兩個(gè)部分已經(jīng)經(jīng)過仿真調(diào)試通過之后再進(jìn)行的。耗用了較大的時(shí)間和精力。 在此次課程設(shè)計(jì)中，我們提高了自己的實(shí)際動(dòng)手能力及解決問題的能力，如電路調(diào)試中出現(xiàn)諸多問題，我們都一一給與解決。除了第三部分分部電路調(diào)試過程中我們指出的問題之外，在電路掉試過程中出現(xiàn)的主要問題有：1）空載輸出紋波過大，加一濾波電容予以解決。2）置數(shù)開關(guān)失靈，判斷電壓加減正常，即CPLD正常，發(fā)現(xiàn)接線松動(dòng)。3）輸出有問題，原因DAC0832出現(xiàn)問題，將其更換后問題解決。 另外本次設(shè)計(jì)還有一

23、個(gè)問題沒有完全解決（十分遺憾）。即在上面測(cè)試數(shù)據(jù)和試驗(yàn)結(jié)果部分所提到的問題：當(dāng)負(fù)載接入20歐姆功率電阻時(shí)，紋波稍微偏大（最大為12.5mV），當(dāng)電壓降到8V左右時(shí)紋波方降到了10mV以下。我們花費(fèi)了幾天時(shí)間來(lái)解決此問題，嘗試方法包括：1） 對(duì)接地線的改良加粗、強(qiáng)化其星形連接；2） 改變輸出地端的接口；3） 對(duì)各個(gè)輸出端加以并聯(lián)各個(gè)濾波電容；4） 測(cè)試各個(gè)穩(wěn)壓器及變壓器輸出同時(shí)設(shè)法穩(wěn)定其工作；5） 對(duì)于變壓器電壓下降問題，排查了電路中可能存在的漏電，供電工作功率過大問題；6） 對(duì)整流電路電橋和濾波電容的測(cè)試和修復(fù)；7） 對(duì)D/A基準(zhǔn)電壓的檢驗(yàn)和濾波控制；8） 通過示波器測(cè)量輸出紋波頻率是否與電橋

24、濾波匹配；9） 改變反饋電阻的接口和阻值；10) 對(duì)所有可能出現(xiàn)短路虛焊及不穩(wěn)定的焊點(diǎn)進(jìn)行排查；11）對(duì)運(yùn)放LM324，DAC0832及555時(shí)鐘部分各個(gè)輸出輸入端紋波頻率進(jìn)行測(cè)試和檢驗(yàn)更換。 還有包括改變變壓器，各個(gè)運(yùn)用芯片方法，但最終還是沒有很好的解決這個(gè)問題，這是我們此次設(shè)計(jì)中最遺憾的地方。同時(shí)此次課程設(shè)計(jì)，我們?cè)俅螐?fù)習(xí)了定時(shí)器和運(yùn)方的知識(shí)，提高了HDL的編程能力；同時(shí)學(xué)會(huì)了更好的團(tuán)隊(duì)合作，團(tuán)隊(duì)合作與合理明確分工對(duì)于作品的順利完成有著舉足輕重的作用，合理分工也是我們作品很早完成的原因之一（雖然有些小問題們有徹底解決）。 嚴(yán)謹(jǐn)全面思考的好習(xí)慣在此次課程設(shè)計(jì)中也顯得尤為重要，比如仿真與實(shí)際電

25、路之間的區(qū)別，電路焊接時(shí)布線要考慮全面，充分利用電路板資源等等。改進(jìn)方案：本設(shè)計(jì)作品可以通過以下各個(gè)方面來(lái)進(jìn)行改進(jìn)和完善：（由于時(shí)間和器材等原因我們并沒有實(shí)現(xiàn)這些改進(jìn)功能）1 對(duì)輸出紋波的改進(jìn)，來(lái)減小輸出紋波，提高電源工作效率和穩(wěn)定性。2 提高輸出電路的電流最大值來(lái)增加電壓可實(shí)現(xiàn)的最大工作功率。3 改變精度，比如驅(qū)動(dòng)3到4個(gè)數(shù)碼管顯示，步進(jìn)改為0.01V等來(lái)提高作品的輸出精度（這個(gè)需要對(duì)CPLD部分的芯片加以要求改進(jìn)，因?yàn)楝F(xiàn)在使用的芯片資源和功能不夠“強(qiáng)大”）4 可以考慮改變變壓器輸入和提高擴(kuò)流效果以及提高電路耐壓從而實(shí)現(xiàn)輸出電壓范圍的擴(kuò)大。 最后，我們終于在團(tuán)隊(duì)協(xié)力合作下完成了本次項(xiàng)目的設(shè)計(jì)

26、和作品的制作，這對(duì)我們以后更好的實(shí)現(xiàn)團(tuán)隊(duì)合作，嚴(yán)謹(jǐn)設(shè)計(jì)，努力改進(jìn)方案產(chǎn)生了明顯的積極作用，積累了寶貴經(jīng)驗(yàn)。 六 、作品使用說(shuō)明簡(jiǎn)易數(shù)控直流電源說(shuō)明該產(chǎn)品為一個(gè)簡(jiǎn)易數(shù)控直流電源。電源能輸出電壓范圍為09.9V，步進(jìn)為0.1V，紋波小于10mV,在20歐姆負(fù)載下最大輸出電流為500mA的直流電壓。該數(shù)控電源擁有開關(guān)防抖功能、預(yù)置電壓功能、電壓顯示功能、電壓調(diào)整功能。 開關(guān)防抖功能： 在CPLD內(nèi)部，使用了一個(gè)開關(guān)防抖延遲計(jì)數(shù)器來(lái)消除因機(jī)械抖動(dòng)對(duì)控制按鍵的影響，穩(wěn)定性高。 預(yù)置電壓功能： 該電源兩個(gè)撥碼開關(guān)和一個(gè)預(yù)置電壓開關(guān)。通過調(diào)節(jié)兩個(gè)撥碼開關(guān)可以改變預(yù)置電壓的值，兩個(gè)撥碼開關(guān)分別代表個(gè)位和小數(shù)位

27、，調(diào)節(jié)撥碼開關(guān)完畢按下預(yù)置電壓鍵后即輸出預(yù)置的電壓。 電壓顯示功能： 該電源擁有兩個(gè)分別表示個(gè)位和小數(shù)位的數(shù)碼管實(shí)時(shí)顯示輸出電壓。 電壓調(diào)節(jié)功能： 按下“+”(“-”)鍵可以0.1V升高（降低）電壓，按住“+”（“-”）0.6S后會(huì)以每0.08S升高（降低）0.1V電壓。便于用戶調(diào)節(jié)和使用。也實(shí)現(xiàn)了防止9.9V0V和0V9.9V的電壓跳變附：PLD部分源程序1、頂層原理圖： 2、核心控制部分MODULE maincontrolTITLE maincontrol/INPUTS 輸入：CP為時(shí)鐘，UP為+控制；DOWN為-控制,SET為置數(shù)控制。I0.I7為置數(shù)的BCD碼輸入值，IG為高位，ID為

28、低位。CP PIN;UP,DOWN,SET PIN;I0.I7 PIN;/OUTPUTS 輸出：Q為99進(jìn)制BCD碼輸出，其中QG為高位，QD為低位。Q0.Q7 PIN ISTYPEREG;DL0.DL2 NODE ISTYPEREG;N0.N5 NODE ISTYPEREG;QG=Q0.Q3;QD=Q4.Q7;IG=I0.I3;ID=I4.I7;DL=DL0.DL2; /DL為減速變量，當(dāng)長(zhǎng)時(shí)間按下UP或DOWN鍵時(shí)，減慢二位BCD顯示的速度，以便用戶調(diào)節(jié)。N=N0.N5; /N為開關(guān)防抖延遲計(jì)數(shù)和快進(jìn)連續(xù)計(jì)數(shù)延遲判斷變量。C,X=.C.,.X.;EQUATIONSDL.CLK=CP;N.C

29、LK=CP;QG.CLK=CP;QD.CLK=CP; WHEN SET#UP#DOWN THEN WHEN (N!=3)&(N!=60) THEN N:=N+1;QG:=QG;QD:=QD; /當(dāng)N既不為3也不為60時(shí)，BCD碼輸出保持不變，N自加1。ELSE WHEN N=3 THEN /N=3時(shí)，判斷+、-、或者置數(shù)，并防止0到9.9和9.9到0跳變。 WHEN UP=1 THEN WHEN QD!=9 THEN QD:=QD+1;QG:=QG; ELSE WHEN QG!=9 THENQD:=0; QG:=QG+1; ELSE QG:=QG;QD:=QD; ELSE WHEN DOWN=

30、1 THEN WHEN QD!=0 THEN QD:=QD-1;QG:=QG; ELSE WHEN QG!=0 THENQD:=9; QG:=QG-1; ELSE QG:=QG;QD:=QD; ELSE QG:=IG;QD:=ID; N:=N+1; ELSE /N=60時(shí)，判斷+或-，并產(chǎn)生延遲信號(hào)，延遲輸出。 DL:=DL+1;N:=N; WHEN DL!=0 THEN QG:=QG;QD:=QD; ELSE WHEN UP=1 THEN WHEN QD!=9 THEN QD:=QD+1;QG:=QG; ELSE WHEN QG!=9 THENQD:=0; QG:=QG+1; ELSE QG

31、:=QG;QD:=QD; ELSE WHEN QD!=0 THEN QD:=QD-1;QG:=QG; ELSE WHEN QG!=0 THENQD:=9; QG:=QG-1; ELSE QG:=QG;QD:=QD; ELSE N:=0;QG:=QG;QD:=QD; /無(wú)按鍵按下時(shí)，輸出電壓保持，N=0。 TEST_VECTORS /測(cè)試向量。 (CP,SET,IG,ID,DOWN,UP-QG,QD) REPEAT 2C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 4C,0,0,0,0,1-X,X

32、; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 6C,1,2,6,0,0-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 400C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 4C,0,0,0,0,1-X,X; REPEAT 900C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 4C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0

33、-X,X; REPEAT 100C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0-X,X; REPEAT 950C,0,0,0,1,0-X,X; REPEAT 2C,0,0,0,0,0-X,X;END2、BCD轉(zhuǎn)二進(jìn)制MODULE BCD_BINARYTITLE BCD_BINARYD0.D7 PIN ISTYPECOM; /兩位BCD碼輸入，DG為高位，DD為低位。Q0.

34、Q6 PIN ISTYPECOM; /7位二進(jìn)制輸出。DG=D0.D3;DD=D4.D7;A=0,0,D0,D4,D5,D6,D7;B=D0,D1,D2,D3,D2,D3,0;E=0,0,0,D1,0,0,0;Q=Q0.Q6;X,C=.X.,.C.;EQUATIONSQ=A+B+E; /BCD轉(zhuǎn)二進(jìn)制邏輯表達(dá)式。TEST_VECTORS /測(cè)試向量。(DG,DD-Q)0,0-X;0,1-X;0,2-X;0,3-X;0,4-X;0,5-X;0,6-X;0,7-X;0,8-X;0,9-X;1,0-X;1,1-X;1,2-X;1,3-X;1,4-X;1,5-X;1,6-X;1,7-X;1,8-X;1

35、,9-X;2,0-X;2,1-X;2,2-X;2,3-X;2,4-X;2,5-X;2,6-X;2,7-X;2,8-X;2,9-X;3,0-X;3,1-X;3,2-X;3,3-X;3,4-X;3,5-X;3,6-X;3,7-X;3,8-X;3,9-X;4,0-X;4,1-X;4,2-X;4,3-X;4,4-X;4,5-X;4,6-X;4,7-X;4,8-X;4,9-X;5,0-X;5,1-X;5,2-X;5,3-X;5,4-X;5,5-X;5,6-X;5,7-X;5,8-X;5,9-X;6,0-X;6,1-X;6,2-X;6,3-X;6,4-X;6,5-X;6,6-X;6,7-X;6,8-X;6

36、,9-X;7,0-X;7,1-X;7,2-X;7,3-X;7,4-X;7,5-X;7,6-X;7,7-X;7,8-X;7,9-X;8,0-X;8,1-X;8,2-X;8,3-X;8,4-X;8,5-X;8,6-X;8,7-X;8,8-X;8,9-X;9,0-X;9,1-X;9,2-X;9,3-X;9,4-X;9,5-X;9,6-X;9,7-X;9,8-X;9,9-X;END4、BCD轉(zhuǎn)7段譯碼顯示MODULE BCD_DISPLAYTITLE BCD_DISPLAYQ0.Q3 PIN istypecom ;A,B,C,D,E,F,G PIN istypecom;Q=Q0.Q3; /Q為十六進(jìn)制

37、計(jì)數(shù)器。DIS=A,B,C,D,E,F,G; /將Q用共陰極數(shù)碼管顯示，不包含小數(shù)點(diǎn)H。X=.X.;truth_table /真值表。(Q0,Q1,Q2,Q3-A,B,C,D,E,F,G)0,0,0,0-1,1,1,1,1,1,0;0,0,0,1-0,1,1,0,0,0,0;0,0,1,0-1,1,0,1,1,0,1;0,0,1,1-1,1,1,1,0,0,1;0,1,0,0-0,1,1,0,0,1,1;0,1,0,1-1,0,1,1,0,1,1;0,1,1,0-0,0,1,1,1,1,1;0,1,1,1-1,1,1,0,0,0,0;1,0,0,0-1,1,1,1,1,1,1;1,0,0,1-

38、1,1,1,0,0,1,1;1,0,1,0-0,0,0,1,1,0,1;1,0,1,1-0,1,1,0,0,0,1;1,1,0,0-0,1,0,0,0,1,1;1,1,0,1-1,0,0,1,0,1,1;1,1,1,0-0,0,0,1,1,1,1;1,1,1,1-0,0,0,0,0,0,0;TEST_VECTORS /測(cè)試向量。(DG,DD-Q)0,0-X;0,1-X;0,2-X;0,3-X;0,4-X;0,5-X;0,6-X;0,7-X;0,8-X;0,9-X;1,0-X;1,1-X;1,2-X;1,3-X;1,4-X;1,5-X;1,6-X;1,7-X;1,8-X;1,9-X;2,0-X;2,1-X;2,2-X;2,3-X;2,4-X;2,5-X;2,6-X;2,7-X;2,8-X;2,9-X;3,0-X;3,1-X;3,2-X;3,3-X;3,4-X;3,5-X;3,6-X;3,7-X;3,8-X;3,9-X;4,0-X;4,1-X;4,2-X;4,3-X;4,4-X;