電工學(xué)20章題庫(kù)組合邏輯電路答案.pdf

1 第 20 章 門(mén)電路和組合邏輯電路 一、填空題 1、使函數(shù) ( , ,)F A B CABAC=+ 取值為 1 的最小項(xiàng)有_個(gè)。 2、邏輯函數(shù)YABA=+化簡(jiǎn)為 。 3、TTL 三態(tài)門(mén)的輸出有三種狀態(tài)，分別是 、 和 狀態(tài)。 4、將BABAAB F+= 化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式為 。 5、 表示組合邏輯電路邏輯功能的方法主要有： 、 、 及 卡諾圖四種。 6、根據(jù)反演規(guī)則，直接寫(xiě)出函數(shù)CDCBAF+=的反函數(shù)（不必化簡(jiǎn)） ，=F _。 7、函數(shù))(DCAABAF+= ，利用反演規(guī)則直接寫(xiě)出其反函數(shù)（不必化簡(jiǎn)）為 =F _。 8、CMOS 或非門(mén)不用的多余輸入端的處理方法有：_。 9、 圖20- 1- 9中全加器的輸入Ai=1， Bi=1， Ci-1=1， 則全加和Si = ， 進(jìn)位Ci = 。 圖 20- 1- 9 10、 兩個(gè)一位二進(jìn)制數(shù)相加的全加器的輸入分別為加數(shù) Ai和 Bi以及低位送來(lái)的進(jìn)位 Ci-1， 則全加和 Si = 。 11、 用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)， 合并最小項(xiàng)的每個(gè)圈中的最小項(xiàng)個(gè)數(shù)必須是_個(gè)。 12、譯碼電路需要有四種不同的輸出狀態(tài)，那么輸入信號(hào)至少應(yīng)有_個(gè)。 13、某一個(gè)門(mén)上裝了兩把暗鎖，A、B 兩位保管員各管一把鎖的鑰匙，必須兩人同時(shí)開(kāi) 鎖才能進(jìn)去。這種邏輯關(guān)系是_，邏輯表達(dá)式為_(kāi)。 2 14、一個(gè)數(shù)字邏輯變量有 2 種取值，分別是_和_。 15、FABACBC=+ 的最小項(xiàng)表達(dá)式為 F=_。 16、 一般 TTL 門(mén)和 CMOS 門(mén)相比， 門(mén)的帶負(fù)載能力強(qiáng)， 門(mén)的工作速度快。 17、四位二進(jìn)制數(shù)輸出的編碼器應(yīng)有_個(gè)編碼輸入。 18、由 n 個(gè)變量構(gòu)成的任意一個(gè)最小項(xiàng)，有 組變量的取值使其值為 1。 19、邏輯函數(shù)FABAB=+的對(duì)偶函數(shù)F =_。 20、(30.25) 10 = (_ ) 2 = ( _) 16 。 21、 八進(jìn)制數(shù) (34.2 ) 8 的等值二進(jìn)制數(shù)為 （_）2， 十進(jìn)制數(shù) 98 的 8421BCD 碼 為_(kāi)。 22、TTL 與非門(mén)的多余輸入端懸空時(shí)，相當(dāng)于輸入_電平。 23、圖 20- 1- 23 所示電路中 F 的最簡(jiǎn)邏輯表達(dá)式為_(kāi)。 圖 20- 1- 23 24、常用邏輯門(mén)電路的真值表如表 20- 1- 24 所示，則 F 1 、F 2 、F 3 分別屬于何種常用 邏輯門(mén)。F 1為_(kāi)；F 2為_(kāi)；F 3為_(kāi)。 表 20- 1- 24 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 25、若要實(shí)現(xiàn)三個(gè)變量的異或運(yùn)算，至少需要 個(gè)異或門(mén)。 3 二、選擇題 1、 優(yōu)先編碼器 74LS148 的編碼輸入為 70 II， 編碼輸出為 012 ,YYY。 當(dāng)使能輸入 0=S ， 編碼輸入為0 651 =III，其余編碼輸入全為 1 時(shí)，則輸出 012 YYY應(yīng)為_(kāi)。 A、110 B、010 C、001 D、101 2、輸出端可直接連在一起實(shí)現(xiàn)“線與”邏輯功能的門(mén)電路是_。 A、集電極開(kāi)路門(mén)電路（OC 門(mén)） B、異或門(mén) C、三態(tài)門(mén)（TSL 門(mén)） D、同或門(mén) 3、TTL 與非門(mén)多余輸入端的處理方法，下列說(shuō)法不正確的是_。 A接地 B接電源電壓 C懸空 D并聯(lián)使用 4、CABF+=的最小項(xiàng)表達(dá)式為_(kāi)。 A、CABABCF+= B、CBACABABCF+= C、CBACBACBACABABCF+= D、CBACBACBAABCF+= 5、圖中能實(shí)現(xiàn)邏輯功能BAF+=的是_。 A、 B、 C、 D、 6、在以下各種電路中，屬于組合電路的是_。 A、寄存器 B、觸發(fā)器 C、數(shù)據(jù)選擇器 D、計(jì)數(shù)器 7、函數(shù)YABC=+等價(jià)于_。 A、 ABC=Y B、Y ABC= 4 C、YAB = D、CBAY+= 8、圖示 TTL 門(mén)電路中，能完成FA=的電路是圖_。 A、 B、 C、 D、 9、某 TTL 與非門(mén)的三個(gè)輸入分別為 A，B，C，現(xiàn)只需用 A，B 兩個(gè)，C 不用，則下面對(duì) C 的處理方法中 不正確。 A、與輸入 A 或輸入 B 并用 B、懸空 C、接邏輯“0” D、接邏輯“1” 10、CMOS 與非門(mén)多余輸入端的處理方法，下列說(shuō)法中不正確的是_。 A、接高電平 B、懸空 C、接電源 D、并聯(lián)使用 11、七段顯示譯碼器中，已知數(shù)據(jù)輸入端為 4 個(gè)，則譯碼輸出端個(gè)數(shù)為 。 A、16 個(gè) B、10 個(gè) C、7 個(gè) D、4 個(gè) 12、如圖 20- 2- 12 所示的電路中，輸出表達(dá)式正確的是 。 圖 20- 2- 12 圖 20- 2- 14 A、YAB CD= B、CDABY+= C、 ABY = D、 CDY = 13、下列門(mén)電路屬于雙極型的是 。 A、OC 門(mén) B、PMOS C、NMOS D、CMOS 14、如圖 20- 2- 14 所示的電路中，輸出 Y 的狀態(tài)為 。 A、0 態(tài) B、1 態(tài) C、高阻態(tài) D、無(wú)法確定 15、 下列邏輯門(mén)類(lèi)型中， 可以用來(lái)實(shí)現(xiàn) “與” 、“或” 、“非” 三種基本運(yùn)算的門(mén)電路是 。 5 A、與門(mén) B、非門(mén) C、或門(mén) D、與非門(mén) 16、函數(shù)YACBCABC=+的最小項(xiàng)之和的形式為 。 A、Y=m(1,2,5,7) B、Y=m(1,3,4,7) C、Y=m(1,3,5,7) D、Y=m(1,3,5,6) 17、8421BCD 碼的 00011001 表示的十進(jìn)制數(shù)為_(kāi)。 A、16 B、13 C、19 D、25 18、圖 20- 2- 18 所示邏輯電路的邏輯關(guān)系為_(kāi)。 圖 20- 2- 18 、F ABCA ABCBC= B、F ABCAABCBC=+ C、F ABCABC=+ D、以上三個(gè)都不是 19、8421BCD 編碼器的邏輯功能是_。 A、將某種二進(jìn)制代碼轉(zhuǎn)換成某種特定的輸出狀態(tài)。 B、將某種特定的輸入信息轉(zhuǎn)換成某種二進(jìn)制代碼。 C、將 09 十個(gè)數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) D、將 09 十個(gè)數(shù)轉(zhuǎn)換成用二進(jìn)制形式表示的數(shù)碼 20、下列關(guān)于異或運(yùn)算的式子中，不正確的是 。 A、AA=0 B、 AA=0 C、A0=0 D、A1=A 21、已知邏輯函數(shù)YABACBC=+與其相等的函數(shù)為_(kāi)。 6 A、AB B、ABAC+ C、ABBC+ D、ABC+ 22、一個(gè)數(shù)據(jù)選擇器的地址輸入端有 3 個(gè)時(shí)，最多可以有_個(gè)數(shù)據(jù)信號(hào)輸出。 A、4 B、6 C、8 D、16 23、在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：_。 A、m1 與 m3 B、m4與 m6 C、m5與 m13 D、m2與 m8 24、L=AB+C 的對(duì)偶式為：_。 A、ABC+ B、()AB C+ C、ABC+ D、ABC 25、半加器和的輸出端與輸入端的邏輯關(guān)系是_。 A、 與非 B、或非 C、 與或非 D、異或 26、 TTL 集成電路 74LS138 是/線譯碼器， 為輸出低電平有效， 若輸入為 A2A1A0=101 時(shí)，輸出 7 6 5 4 3 2 1 0 Y Y Y Y Y Y YY 為_(kāi)。 A 、00100000 B、 11011111 C、11110111 D、00000100 27、屬于組合邏輯電路的部件是_。 A、編碼器 B、寄存器 C、觸發(fā)器 D、計(jì)數(shù)器 28、以下式子中不正確的是_。 A、1AA B、AA=A C、ABAB+=+ D、1A1 29、下列說(shuō)法不正確的是_。 A、集電極開(kāi)路的門(mén)稱(chēng)為 OC 門(mén) B、三態(tài)門(mén)輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平） C、OC 門(mén)輸出端直接連接可以實(shí)現(xiàn)正邏輯的線或運(yùn)算 D、利用三態(tài)門(mén)電路可實(shí)現(xiàn)雙向傳輸 30、以下說(shuō)法錯(cuò)誤的是_。 7 A、數(shù)字比較器可以比較數(shù)字大小 B、實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器 C、實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來(lái)自低位的進(jìn)位相加的電路叫全加器 D、編碼器可分為普通全加器和優(yōu)先編碼器 三、綜合題 1、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)，并寫(xiě)出最簡(jiǎn)的與或表達(dá)式。 （1）)0( ,),(=+=CABAABCCDADBACBADCBAF （2）( , ,)(2,3,5,6,7,8,9)(10,11,12,14,15)F A B C Dmd=+ （3）FABDABCABDABD=+ （4）YABBCDABDABCD=+ （5） ( ,)Y A B CABABCABC=+ （6）( , ,)(2,3,7,8,11,14)(0,5,10,15)Y A B C Dmd=+ 2、邏輯電路如圖 20- 3- 2 所示，請(qǐng)畫(huà)出其對(duì)應(yīng)的真值表，并寫(xiě)出最簡(jiǎn)與或表達(dá)式。 圖 20- 3- 2 3、如圖 20- 3- 3 所示，由八選一數(shù)據(jù)選擇器 74LS151 實(shí)現(xiàn)函數(shù) F。 （1）試寫(xiě)出 F 的表達(dá)式； （2）改用由 74LS138 譯碼器及與非門(mén)實(shí)現(xiàn)函數(shù) F，并完成連線。 74LS151 的邏輯表達(dá)式為： 2100210121022103 2104210521062107 YA A A DA A A DA A A DA A A D A A A DA A A DA A A DA A A D =+ + 8 圖 20- 3- 3 4、在舉重比賽中有 A、B、C 三名裁判，A 為主裁判，當(dāng)兩個(gè)裁判（但必須包括主裁判 在內(nèi)）或三個(gè)裁判認(rèn)為運(yùn)動(dòng)員舉重動(dòng)作完全合格后，各按電鈕發(fā)出信號(hào) X，表示舉重成 績(jī)有效，試根據(jù) X 和 A、B、C 的邏輯關(guān)系設(shè)計(jì)電路并列出詳細(xì)解題過(guò)程。 （器件自選） 5、用 3- 8 譯碼器 74LS138（圖 20- 3- 5） 及與非門(mén)實(shí)現(xiàn)一位二進(jìn)制全加器， 要有解題過(guò)程， 并完成電路連線。 圖 20- 3- 5 6、試 用 譯 碼 器74LS138 （ 圖20- 3- 6 ） 及 若 干 與 非 門(mén) 電 路 實(shí) 現(xiàn) 邏 輯 函 數(shù) CBACABABCCBAY+=),(，并完成連線。 圖 20- 3- 6 7、根據(jù) 74LS151 的功能表和邏輯功能框圖（見(jiàn)圖 20- 3- 7） ，實(shí)現(xiàn)邏輯函數(shù) CABCABY+=，并完成連線。 圖 20- 3- 7 9 8、分析圖 20- 3- 8，列出真值表，并寫(xiě)出最簡(jiǎn)的與或表達(dá)式。 圖 20- 3- 8 9、某汽車(chē)站有駛往省內(nèi)、省外、和直轄市的三類(lèi)不同目的地的汽車(chē)。按照規(guī)定，同一 時(shí)刻只能是駛往同一類(lèi)目的地的汽車(chē)開(kāi)出， 且按照客滿即可給出發(fā)車(chē)信號(hào)然后發(fā)車(chē)的原 則。如果出現(xiàn)駛往不同類(lèi)型目的地的車(chē)同時(shí)客滿，按照駛往直轄市的汽車(chē)優(yōu)先于駛往省 外的汽車(chē)，駛往省外的汽車(chē)優(yōu)先于駛往省內(nèi)的汽車(chē)的優(yōu)先發(fā)車(chē)原則。設(shè)計(jì)滿足上述要求 的邏輯電路，設(shè) A,B,C 分別代表駛往不同目的地的汽車(chē)，駛往省內(nèi)、省外、和直轄市汽 車(chē)發(fā)車(chē)信號(hào)分別表示為：YA、YB、YC 。 （1） 列出真值表； （2） 寫(xiě)出最簡(jiǎn)與或表達(dá)式； （3） 畫(huà)出邏輯電路圖。 10、某網(wǎng)絡(luò)中心有 A,B,C,D 四臺(tái)主機(jī)，按照要求： （a）A 主機(jī)必須開(kāi)機(jī)； （b）其他三臺(tái) 主機(jī)至少有兩臺(tái)開(kāi)機(jī)。如果不滿足上述要求，則指示燈滅，反之如果滿足條件則燈亮。 設(shè)指示燈亮為“1” ，滅為“0” ；主機(jī)的開(kāi)機(jī)信號(hào)為“1”表明開(kāi)機(jī)，為“0”表明沒(méi)有開(kāi) 機(jī)。請(qǐng)按照上述要求設(shè)計(jì)本題。要求： （1） 列出真值表； （2） 寫(xiě)出最簡(jiǎn)的與或表達(dá)式； （3） 用與非門(mén)實(shí)現(xiàn)邏輯電路圖。 11、圖 20- 3- 11 為由 3- 8 譯碼器 74LS138 及與非門(mén)實(shí)現(xiàn)的函數(shù) F。 （1）試寫(xiě)出 F 的表達(dá)式； （2）用八選一數(shù)據(jù)選擇器 74LS151 實(shí)現(xiàn)上述函數(shù) F。 圖 20- 3- 11 12、分析圖 20- 3- 12 所示電路，寫(xiě)出輸出函數(shù) F 的最簡(jiǎn)表達(dá)式，并列出真值表。 10 圖 20- 3- 12 13、用八選一數(shù)據(jù)選擇器 74LS151 實(shí)現(xiàn)函數(shù)CBAABBDDCBAF+=),(，要求寫(xiě) 出分析過(guò)程。 圖 20- 3- 13 14、有一個(gè) T 形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊的 A、B、C 三地各有一個(gè)控制開(kāi) 關(guān)，都能獨(dú)立控制。任意閉合一個(gè)開(kāi)關(guān)，燈亮；任意閉合兩個(gè)開(kāi)關(guān)，燈滅，任意閉合三 個(gè)開(kāi)關(guān)，燈亮。設(shè) A、B、C 代表三個(gè)開(kāi)關(guān)，開(kāi)關(guān)閉合，狀態(tài)為“1” ；開(kāi)關(guān)斷開(kāi)，狀態(tài)為 “0” 。燈的狀態(tài)用 Y 來(lái)表示，燈亮，Y 為“1” ，燈滅，Y 為“0” 。試： （1） 寫(xiě)出該控制要求的真值表； （2） 寫(xiě)出邏輯函數(shù)的關(guān)系表達(dá)式； （3） 用 8 選 1 的數(shù)據(jù)選擇器 74LS151 實(shí)現(xiàn)該邏輯函數(shù)。 （4） 用 3- 8 譯碼器 74LS138 加適當(dāng)?shù)拈T(mén)電路，實(shí)現(xiàn)該邏輯函數(shù)。 圖 20- 3- 14 15、根據(jù)電路圖 20- 3- 15，寫(xiě)出輸出 L 的邏輯函數(shù)表達(dá)式，并化簡(jiǎn)此函數(shù)為最簡(jiǎn)與或表 達(dá)式。 圖 20- 3- 15 16、 用 3- 8 譯碼器 74LS138 和與非門(mén)實(shí)現(xiàn)邏輯函數(shù)：1LABC=+， 2 LABACABC=+ 。 11 圖 20- 3- 16 17、試設(shè)計(jì)一個(gè)碼檢驗(yàn)電路，當(dāng)輸入的四位二進(jìn)制數(shù) A，B，C，D 為 8421BCD 碼時(shí)，輸 出 Y 為 1，否則 Y 為 0。 （要求寫(xiě)出設(shè)計(jì)步驟并畫(huà)電路圖，器件自選。 ） 18、分析圖 20- 3- 18 所示電路，寫(xiě)出其真值表和最簡(jiǎn)表達(dá)式。 0 0 0 20、11110.01，1E.4；21、11100.01，10011000； 22、高；23、AB；24、同或門(mén)，與非門(mén)，或門(mén)；25、2 二、1、C 2、A 3、A 4、C 5、A 6、C 7、B 8、B 9、C 10、B 11、C 12、 A 13、A 14、C 15、D 16、D 17、C 18、A 19、D 20、C 21、D 22、C 23、 D 24、B 25、D 26、B 27、A 28、C 29、C 30、B 三、 1、 （1） ，BCDBDCDCBAF+=),( （2） ，( , ,)F A B C DCABABD=+ （3） 15 ， ABCBDADBF+= （4） ， BAADCBY+= （5） ， ( , ,)Y A B CABABCABCABCABCABCABC ACBC =+=+ =+ （6） ，化簡(jiǎn) DBCDAC+ 2、真值表如下，CBAY+= A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 16 3、(1)CBABCACBACBAF+=；(2)A 接 A2、B 接 A1、C 接 A0；有 53105310 YYYYmmmmCBABCACBACBAF=+=+= 4、設(shè)：A、B、C 認(rèn)為合格為 1，X=1 表示舉重成績(jī)有效。 A B C X 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 XABCABCABCACAB=+=+ 5、根據(jù)全加器功能，其真值表如下表所示。表中 Ai及 Bi分別代表第 i 位的被加數(shù)及加 數(shù)，Ci-1是低位來(lái)的進(jìn)位，Si代表相加后得到的和位，Ci代表向高位的進(jìn)位。由此可列出 全加器的真值表： Ai Bi Ci-1 Si Ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 根據(jù)真值表寫(xiě)出 Si、Ci的表達(dá)式。 7421 1 11 1 YYYYCBACBACBACBAS iii i ii i iiiiii =+= 17 7653 1 1 11 YYYYCBACBACBACBAC iii i iii i iii i i =+= 6、令 A 接 A2，B 接 A1，C 接 A0 762762 ),(YYYmmmCBACABABCCBAY=+=+= 7、根據(jù)邏輯式將其寫(xiě)成最小項(xiàng)表達(dá)式得：BCACBACABABCY+= 定義：A 接 A2，B 接 A1，C 接 A0。比對(duì) 74LS151 的輸出表達(dá)式，可得：D3=D5=D6=D7=1， 其余數(shù)據(jù)輸入均為 0。畫(huà)出電路如下： 8、真值表為： A B Y 0 0 0 0 1 1 1 0 1 1 1 0 ABBABBABBAAAY+=+= 18 9、 （1）真值表為： C B A YC YB YA 1 1 0 0 0 1 0 1 0 0 0 1 0 0 1 （2）表達(dá)式 CYC=；CBYB=；CBAYA= （3）邏輯圖 10、 （1）邏輯表 A B C D Y 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 除以上狀態(tài) 0 （2）表達(dá)式 YABCDABCDABCDABCD ABDABCACD ABDABCACD =+ =+ = （3）邏輯圖 11、 （1）F 的表達(dá)式： 19 02350235 FY Y Y YYYYYABCABCABCABC=+=+ （2）用 74LS151 實(shí)現(xiàn)，A 接 A2，B 接 A1，C 接 A0。 得：0DDDD0 76415320 =，DDDD ，連線如下圖： 12、 ABCF BCABAF = +=)( ，真值表如下： A B C F 1 1 1 1 其它狀態(tài)組合 0 13、寫(xiě)出其最小項(xiàng)表達(dá)式： 43276 ),( mDmDmmm DCBADCBABCDADCBAABCDDABCDCABDCAB CBAABBDDCBAF += += += （注：以上 mi是 ABC 三變量的最小項(xiàng)） 令 A 接 A2，B 接 A1，C 接 A0。對(duì)比 74LS151 的輸出表達(dá)式，得： DDDDDDDDD= 32764510 , 1, 0 ， 電路連線如下圖： 14、真值表： 20 A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 YABCABCABCABC=+ 用 74LS151 實(shí)現(xiàn)此邏輯函數(shù)， 0356 0DDDD= ， 1247 1DDDD= 。 用 138 譯碼器實(shí)現(xiàn)，A 接 A2，B 接 A1，C 接 A 0。 15、 ACBABCACBAL BCL CBAL AL +=+= = += = )( ; ;)( ; 3 2 1 16、將其化成最小項(xiàng) 65432102 754311 mmmmmmmCABCBACBABCACBACBACBAL mmmmmCBABCAABCCBACBAL +=+= +=+= （2）令 A 接 A2，B 接 A1，C 接 A0，畫(huà)圖如下： 21 17、YABC=+ 18、(a) 1 LAB=, 2 LAB=, 3 LAB=, 4 LAB= ；(b) L ACBC=+ 19、（1）輸入 A、B、C 按題中設(shè)定，并設(shè)輸出 ML1 時(shí)，開(kāi)小水泵；ML0 時(shí)，關(guān)小 水泵；MS1 時(shí)，開(kāi)大水泵；MS1 時(shí)，關(guān)大水泵； （2）根據(jù)題意列出真值表： A B C ML MS 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 （3）由真值表化簡(jiǎn)整理得到： ABCCABBCACBABM L += 76327632 mmmmmmmmML=+= CBAABCCABCBACBACBAMS+=+= 7654176541 mmmmmmmmmmMS=+= （4）令 A=A,B=B,C=C，畫(huà)出電路圖（圖略） 20、 ()A B YAB =， ()A B YAB =， ()A B YABAB = =+ 邏輯電路圖略 22 輸 入 輸 出 A B Y