計數器數電課設.doc

成 績 評 定 表學生姓名劉秀鵬班級學號1103010421專 業(yè)自動化課程設計題目數字電子課程設計評語組長簽字：成績日期 20 年 月 日課程設計任務書學 院信息科學與技術專 業(yè)自動化學生姓名劉秀鵬班級學號 1103010421課程設計題目1.六進制同步加法計數器（無效狀態(tài)：010 001） 2.串行序列發(fā)生器的設計（檢測序列100111）3.用74290構成40進制異步加法計數器并顯示實踐教學要求與任務:1) 采用實驗箱設計、連接、調試三位二進制計數器。2) 采用實驗箱設計、連接、調試串行序列檢測器。3) 采用multisim 仿真軟件建立復雜的計數器電路模型；4) 對電路進行理論分析；5) 在multisim環(huán)境下分析仿真結果，給出仿真時序圖；6) 撰寫課程設計報告。工作計劃與進度安排:第1天：1.布置課程設計題目及任務。2.查找文獻、資料，確立設計方案。第2-3天： 在實驗室中設計、連接、調試三位二進制計數器及串行序列檢測器電路。第4天：1. 安裝multisim軟件，熟悉multisim軟件仿真環(huán)境。在multisim環(huán)境下建立電路模型，學會建立元件庫。2. 對設計電路進行理論分析、計算。3. 在multisim環(huán)境下仿真電路功能，修改相應參數，分析結果的變化情況。第5天：1. 課程設計結果驗收。2. 針對課程設計題目進行答辯。3. 完成課程設計報告。指導教師： 2013年6月 日專業(yè)負責人：2013 年 月 日學院教學副院長：2013 年 月 日 目錄 1 課程設計的目的與作用iv 2 設計任務、及所用multisim軟件環(huán)境介紹iv 2.1設計任務iv 2.2 multisim軟件環(huán)境介紹iv3 理論分析及計算v3.1 三位二進制減法計數器電路（無效態(tài)：000，001）v3.1.2 選擇觸發(fā)器，求時鐘方程，輸出方程和狀態(tài)方程v3.1.3 求驅動方程vii3.1.4 檢查電路能否自啟動vii4.2 串行序列檢測器（檢測序列：1000）電路viii4.2.1狀態(tài)圖viii4.2.2 選擇觸發(fā)器，求時鐘方程，輸出方程和狀態(tài)方程viii4.2.3 求驅動方程ix4.2.4 按照所求驅動方程及輸出方程連模型電路。x4.3 跑馬燈電路x5 仿真電路圖的建立x5.1 三位二進制減法計數器電路（無效態(tài)：000，001）x5.2 串行序列檢測器（檢測序列：1000）電路xi5.3 跑馬燈電路xi6 設計總結和體會xii6.1總結xii6.2 體會xii7 參考文獻xii1 課程設計的目的與作用 1 理解六進制同步加法計數器電路（無效態(tài)：010，001）的工作原理。 2 理解串行序列發(fā)生器（檢測序列：100111）電路的工作原理。 3 掌握六進制同步加法計數器電路（無效態(tài)：010，001）和串行序列發(fā)生器（檢測序列：100111）電路的設計。 4 掌握74290芯片的工作原理，學會用74290設計n進制計數器并顯示。 5 掌握multisim軟件的應用，能夠理解軟件中圖形的意義及不同。 2 設計任務、及所用multisim軟件環(huán)境介紹 2.1設計任務1在multisim中建立六進制同步加法計數器電路（無效態(tài)：010，001）。2在multisim中建立串行序列發(fā)生器（檢測序列：100111）電路。3在multisim中建立由74290芯片構成40進制異步加法計數器電路。 2.2 multisim軟件環(huán)境介紹 multisim是加拿大圖像交互技術公司（interactive image technoligics簡稱iit公司)推出的以windows為基礎的仿真工具，適用于板級的模擬/數字電路板的設計工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。它的前身是虛擬電子工作臺。 大家可以使用multisim交互式地搭建電路原理圖，并對電路行為進行仿真。multisim提煉了spice仿真的復雜內容，這樣大家無需懂得深入的spice技術就可以很快地進行捕獲、仿真和分析新的設計，這也使其更適合電子學教育。通過multisim和虛擬儀器技術，pcb設計工程師和電子學教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設計和測試這樣一個完整的綜合設計流程。 軟件以圖形軟件為主，界面由菜單欄，工具欄等構成，通過對各個部分的操作可以電路圖的輸入輸出等對電路進行相應的觀測和分析。界面很接近windows界面，非常的人性化，很適合也很方便我們學習和應用。3. 理論分析及計算3.1 六進制同步加法計數器電路（無效狀態(tài)：010 001）3.1.1 狀態(tài)圖 狀態(tài)圖如下圖1 000011100 /0 /0 111110101 圖1 六進制同步加法計數器狀態(tài)圖3.1.2 選擇觸發(fā)器，求時鐘方程，輸出方程和狀態(tài)方程 1 選擇觸發(fā)器 由于jk觸發(fā)器功能齊全，使用靈活，在這里選用三個cp下降沿觸發(fā)的邊沿jk觸發(fā)器。 2 求時鐘方程 采用同步方案，故取，cp是要設計的時序電路的輸入時鐘脈沖。 3求輸出方程 確定約束項：001,010是沒有使用的無效狀態(tài)，其對應的最小項，是約束項由圖四所示狀態(tài)圖所規(guī)定的輸出與現態(tài)間的邏輯關系，可以直接畫出信號y的卡諾圖，如下表1所示0001111000010010 表1 y的卡諾圖 由卡諾圖可得， 4求狀態(tài)方程 由狀態(tài)圖可以直接畫出如表2所示電路次態(tài)的卡諾圖，0001111000111001101110000111 表2電路各次態(tài)卡諾圖由表2分解可得表3，表4，表5四所示各觸發(fā)器的卡諾圖如下：0001111000111101 表3 的次態(tài)的卡諾圖0001111001010101 表4 的次態(tài)的卡諾圖0001111001011001 表5的次態(tài)的卡諾圖 由表3,4,5可得，各狀態(tài)方程為： 3.1.3 求驅動方程jk觸發(fā)器的特性方程為 ： ，結合狀態(tài)方程可得驅動方程為： , ， ， 3.1.5 按照所求驅動方程及輸出電路連模型電路 圖2 六進制同步加法計數器仿真接線圖4序列信號發(fā)生器的設計（發(fā)生序列100111）4.1基本原理序列信號發(fā)生器是能夠依據時鐘脈沖信號輸出規(guī)定序列代碼的一種時序電路。序列信號發(fā)生器的設計方法同序列檢測器，只是不存在輸入信號x。4.2設計過程序列發(fā)生器（發(fā)生序列010100）的特性表 y0001011 01000101111011111 圖3 發(fā)生器特性表由發(fā)生器的特性表可得輸出方程為“設計電路圖根據上題設計的三位二進制加法器，用來設計這個序列中的六個不同的數值，這樣可以很容易的觀察這個序列的變化。圖4 序列信號發(fā)生器邏輯圖5.74290構成40進制異步加法計數器5.1設計原理 用74290構成40進制計數器需要兩片芯片分別作為十位和個位，兩片芯片的,采用異步置零法分別組成4進制和10進制計數器，第一片芯片的,第二片芯片的，將兩片芯片級聯(lián)后即可得到40進制的計數器5.2電路仿真接線圖74290構成40進制計數器的接線圖如下 圖5 40進制計數器仿真模擬接線圖6. 仿真結果分析6.1六進制同步加發(fā)計數器仿真結果分析在multisim 10上開始對六進制同步加法計數器仿真，結果如圖6所示 （1） 狀態(tài)000 （2） 狀態(tài)011 （3） 狀態(tài)100 （4）狀態(tài)101 (5) 狀態(tài)110 （6）狀態(tài)1116.2 串行序列發(fā)生器結果分析在multisim 10上開始對串行序列發(fā)生器進行仿真，結果如圖7所示 （1）發(fā)生1 (2) 發(fā)生0 (3) 發(fā)生0 （4）發(fā)生1 （5）發(fā)生1 （6）發(fā)生16.3 40進制計數器仿真結果分析在multisim 10上開始對40進制計數器仿真，結果如圖8所示 （1）計數初始值 （2）計數終值再經歷一個計數脈沖后返回到計數初值（0000）如下圖所示7設計總結和體會通過此次數字電子技術課程設計，我更加扎實的掌握了有關數字電子計數方面的知識，在設計過程中雖然會遇到一些問題，但經過一次又一次的思考，一遍又一遍的檢查，最終找出了原因所在，也暴露出了前期我在這方面的知識欠缺好經驗不足。在設計過程中，我不斷發(fā)現錯誤，不斷改正，不斷領悟，不斷獲取。在這次課程設計中，不僅培養(yǎng)