數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)提綱.doc_第1頁
數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)提綱.doc_第2頁
數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)提綱.doc_第3頁
數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)提綱.doc_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)提綱第一章 邏輯代數(shù)基礎(chǔ)1、數(shù)制：各數(shù)制相互轉(zhuǎn)換二進(jìn)制數(shù)的轉(zhuǎn)換：十進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)。整數(shù)部分和小數(shù)部分分開來轉(zhuǎn)換。十進(jìn)制轉(zhuǎn)換成二進(jìn)制。2、基本和常用邏輯運(yùn)算及表示方法電路圖、真值表、卡若圖、邏輯函數(shù) 、時(shí)序圖、基本邏輯運(yùn)算及邏輯代數(shù)的基本公式和基本規(guī)則3、邏輯表達(dá)式的化簡公式化簡、圖形化簡、約束條件化簡第二章 邏輯門電路1二極管、三極管及MOS管用作開關(guān)電路時(shí)的主要參數(shù)：PN結(jié)具有單向?qū)щ娦?，?dǎo)通壓降 0.7v具有嵌位作用飽和時(shí)的VCE電壓稱為飽和壓降VCES0.3vN溝道MOS管 P溝道MOS管開啟電壓UTN= 2v最簡單的門電路是二極管與門、或門和三極管非門。它們是集成邏輯門電路的基礎(chǔ)。 2、TTL集成電路：各種基本邏輯功能的門電路，集電極開路門和三態(tài)門。MOS集成電路：各種基本邏輯功能的門電路，集電極開路門、三態(tài)門和傳輸門。 集電極開路OC門三態(tài)輸出門傳輸門第三章 組合邏輯電路組合邏輯電路的分析方法組合邏輯電路的設(shè)計(jì)方法常用的中規(guī)模組合邏輯器件MSI包括編碼器、譯碼器、數(shù)據(jù)比較器、加法器、數(shù)值選擇器等。組合邏輯器件除了具有其基本功能外，還可用來設(shè)計(jì)組合邏輯電路。 第四章 觸發(fā)器RS觸發(fā)器：，其約束條件為：RS0JK觸發(fā)器： D觸發(fā)器： T觸發(fā)器： T觸發(fā)器： 第五章 時(shí)序邏輯電路時(shí)序電路的邏輯表達(dá)式：輸出方程驅(qū)動(dòng)方程狀態(tài)方程掌握時(shí)序邏輯電路的特點(diǎn)、時(shí)序電路的基本分析方法及設(shè)計(jì)方法。時(shí)鐘方程：同步時(shí)鐘，異步時(shí)鐘， 狀態(tài)表、狀態(tài)圖、時(shí)序圖集成時(shí)序邏輯電路的應(yīng)用：同步清0 /置數(shù)：SN-1異

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論