QuartusII操作過程圖解.doc_第1頁
QuartusII操作過程圖解.doc_第2頁
QuartusII操作過程圖解.doc_第3頁
QuartusII操作過程圖解.doc_第4頁
QuartusII操作過程圖解.doc_第5頁
已閱讀5頁,還剩17頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

基于Quartus II 9.0 的數(shù)字電路設(shè)計(jì)操作過程圖解一Quartus II 9.0 啟動(dòng)u 方法一、直接雙擊桌面上的圖標(biāo) ,可以打開Quartus II 9.0 軟件;u 方法二、執(zhí)行:【開始】【程序】【Altera】【Quartus II 9.0】【Quartus II 9.0 TalkBack Install】菜單命令,可以打開軟件。u 啟動(dòng)軟件后,若你的電腦沒有連接到Internet互聯(lián)網(wǎng),會(huì)出現(xiàn)如下圖所示的提示,提示你沒有連接到Altera的官方網(wǎng)站,將無法獲得更新的資源。點(diǎn)擊確定繼續(xù),因?yàn)檫@不影響軟件的正常使用。u 若你的電腦已經(jīng)正常連接到Internet互聯(lián)網(wǎng),則在打開軟件時(shí)就不會(huì)出現(xiàn)以上的提示,并且可以通過軟件界面右下方的兩個(gè)圖標(biāo): ,直接連接到Altera公司的官方網(wǎng)站,以便獲取更多的信息和資源。二Quartus II 9.0軟件界面Quartus II 9.0軟件的默認(rèn)啟動(dòng)界面如下圖所示,由標(biāo)題欄、菜單欄、常用工具欄、資源管理窗口、程序編譯或仿真運(yùn)行狀態(tài)的顯示窗口、程序編譯或仿真的結(jié)果顯示窗口和工程編輯工作區(qū)組成。三Quartus II 9.0軟件使用1. 新建項(xiàng)目工程使用QuartusII9.0設(shè)計(jì)一個(gè)數(shù)字邏輯電路,并用時(shí)序波形圖對(duì)電路的功能進(jìn)行仿真,同時(shí)還可以將設(shè)計(jì)正確的電路下載到可編程的邏輯器件(CPLD、FPGA)中。因軟件在完成整個(gè)設(shè)計(jì)、編譯、仿真和下載等這些工作過程中,會(huì)有很多相關(guān)的文件產(chǎn)生,為了便于管理這些設(shè)計(jì)文件,我們?cè)谠O(shè)計(jì)電路之前,先要建立一個(gè)項(xiàng)目工程(New Project),并設(shè)置好這個(gè)工程能正常工作的相關(guān)條件和環(huán)境。建立工程的方法和步驟如下:(1)先建一個(gè)文件夾。就在電腦本地硬盤找個(gè)地方建一個(gè)用于保存下一步工作中要產(chǎn)生的工程項(xiàng)目的文件夾,注意:文件夾的命名及其保存的路徑中不能有中文字符。(2)再開始建立新項(xiàng)目工程,方法如右圖點(diǎn)擊:【File】菜單,選擇下拉列表中的【New Project Wizard.】命令,打開建立新項(xiàng)目工程的向?qū)?duì)話框。如下圖,出現(xiàn)第個(gè)對(duì)話框,讓你選擇項(xiàng)目工程保存位置、定義項(xiàng)目工程名稱以及設(shè)計(jì)文件頂層實(shí)體名稱。方法如下:第一欄選擇項(xiàng)目工程保存的位置,方法是點(diǎn)擊 按鈕,選擇到剛才我們?cè)诘谝徊浇⒌奈募A。如右圖,第二欄(項(xiàng)目工程名稱)和第三欄(設(shè)計(jì)實(shí)體名稱)軟件會(huì)默認(rèn)為與之前建立的文件夾名稱一致。沒有特別需要,我們一般選擇軟件的默認(rèn),不必特意去修改。需要注意的是:以上名稱的命名中不能出現(xiàn)中文字符,否則軟件的后續(xù)工作會(huì)出錯(cuò)。完成以上命名工作后,點(diǎn)擊Next,進(jìn)入下一步。如下圖對(duì)話框:這第步的工作是讓你將之前已經(jīng)設(shè)計(jì)好的工程文件添加到本項(xiàng)目工程里來,我們之前若沒有設(shè)計(jì)好的文件,就甭理他,跳過這一步,直接點(diǎn)Next,再進(jìn)入下一步。如下圖對(duì)話框:這第步的工作是讓你選擇好設(shè)計(jì)文件下載所需要的可編程芯片的型號(hào),現(xiàn)在我們只做簡(jiǎn)單的電路設(shè)計(jì)和仿真,隨便指定一個(gè)就可以了。以后我們做課程設(shè)計(jì)或?qū)W習(xí)可編程邏輯器件這門課后,等熟悉了CPLD或FPGA器件以后再根據(jù)開發(fā)板的器件選擇合適的器件型號(hào)。點(diǎn)擊Next,進(jìn)入下一步。如下圖對(duì)話框: 這第步是讓你選擇第三方開發(fā)工具,我不需要,直接點(diǎn)擊Next,進(jìn)入下一步。出現(xiàn)下圖頁面: 以上頁面顯示剛才我們所做的項(xiàng)目工程設(shè)置內(nèi)容的“報(bào)告”。點(diǎn)擊Finish,完成新建項(xiàng)目工程的任務(wù)。(到此我們一個(gè)新的項(xiàng)目工程已經(jīng)建立起來,但真正的電路設(shè)計(jì)工作還沒開始。由于QuartusII軟件的應(yīng)用都是基于一個(gè)項(xiàng)目工程來做的,因此無論設(shè)計(jì)一個(gè)簡(jiǎn)單電路還是很復(fù)雜的電路都必須先完成以上步驟,建立一個(gè)后綴為.qpf的Project File。)2. 新建設(shè)計(jì)文件建立好一個(gè)新的項(xiàng)目工程后,接下來可以開始建立設(shè)計(jì)文件了。QuartusII9.0軟件可以用兩種方法來建立設(shè)計(jì)文件,一種是利用軟件自帶的元器件庫,以編輯電路原理圖的方式來設(shè)計(jì)一個(gè)數(shù)字邏輯電路,另一種方法是應(yīng)用硬件描述語言(如VHDL或Verilog)以編寫源程序的方法來設(shè)計(jì)一個(gè)數(shù)字電路。作為初學(xué)者,我們先學(xué)會(huì)用編輯原理圖的方法來設(shè)計(jì)一些簡(jiǎn)單的數(shù)字邏輯電路。原理圖設(shè)計(jì)方法和步驟如下:(1)選擇用原理圖方式來設(shè)計(jì)電路如右圖,從File菜單中選擇【New】命令,或直接點(diǎn)擊常用工具欄的第一個(gè)按鈕 ,打開新建設(shè)計(jì)文件對(duì)話框,如下圖。選擇【Block Diagram/Schematic File】,點(diǎn)擊OK,即進(jìn)入原理圖編輯界面。 (2)編輯原理圖 QuartusII9.0軟件的數(shù)字邏輯電路原理圖的設(shè)計(jì)是基于常用的數(shù)字集成電路的,要熟練掌握原理圖設(shè)計(jì),必須要認(rèn)識(shí)和熟悉各種邏輯電路的符號(hào)、邏輯名稱和集成電路型號(hào)。因此努力學(xué)好數(shù)字電子技術(shù)基礎(chǔ)是后續(xù)學(xué)習(xí)其他專業(yè)知識(shí)、掌握電路設(shè)計(jì)的基本條件。 下面我們舉例用原理圖設(shè)計(jì)方法設(shè)計(jì)一個(gè)“三輸入表決器”電路。電路的邏輯功能是:三人表決,以少數(shù)服從多數(shù)為原則,多數(shù)人同意則議案通過,否則議案被否決。這里,我們使用三個(gè)按鍵代表三個(gè)參與表決的人,置“0”表示該人不同意議案,置“1”表示該人同意議案;兩個(gè)指示燈用來表示表決結(jié)果,LED1 點(diǎn)亮表示議案通過,LED2 點(diǎn)亮表示議案被否決。真值表如下:S1S2S3LED1LED20000100101010010111010001101101101011110設(shè)計(jì)方法和步驟如下:1)雙擊原理圖的任一空白處,會(huì)彈出一個(gè)元件對(duì)話框。在 Name 欄目中輸入 and2 ,我們就得到一個(gè)2輸入的與門。2)點(diǎn)擊 OK 按鈕,將其放到原理圖的適當(dāng)位置。重復(fù)操作,放入另外兩個(gè)2輸入與門。也可以通過右鍵菜單的 Copy 命令復(fù)制得到。3)雙擊原理圖的空白處,打開元件對(duì)話框。在 Name 欄目中輸入 or3 ,我們將得到一個(gè)3輸入的或門。點(diǎn)擊 OK 按鈕,將其放入原理圖。4) 雙擊原理圖的空白處,打開元件對(duì)話框。在 Name 欄目中輸入 not ,我們會(huì)得到一個(gè)非門。點(diǎn)擊 OK 按鈕,將其放入原理圖。5)把所用的元件都放好之后,開始連接電路。將鼠標(biāo)指到元件的引腳上,鼠標(biāo)會(huì)變成“十”字形狀。按下左鍵,拖動(dòng)鼠標(biāo),就會(huì)有導(dǎo)線引出。根據(jù)我們要實(shí)現(xiàn)的邏輯,連好各元件的引腳。6)雙擊原理圖的空白處,打開元件對(duì)話框。在 Name 欄目中輸入 Input , 我們便得到一個(gè)輸入引腳。點(diǎn)擊 OK 按鈕,放入原理圖。重復(fù)操作,給我們的電路加上3個(gè)輸入引腳。7)雙擊輸入引腳,會(huì)彈出一個(gè)屬性對(duì)話框。在這一對(duì)話框上,我們可更改引腳的名字。我們分別給3個(gè)輸入引腳取名 in1 、in2 、in3 。8)雙擊原理圖的空白處,打開元件對(duì)話框。在 Name 欄目中輸入 output ,我們會(huì)得到一個(gè)輸出引腳。點(diǎn)擊 OK 按鈕,放入原理圖。重復(fù)操作,給我們的電路加上兩個(gè)輸出引腳。給兩個(gè)輸出引腳分別命名為 led1 、led2 。(到這里我們要設(shè)計(jì)的一個(gè)“三輸入表決器”的電路原理圖已經(jīng)完成,接下來要做的工作是對(duì)設(shè)計(jì)好的原理圖進(jìn)行項(xiàng)目工程編譯和電路功能仿真。)3. 項(xiàng)目工程編譯 設(shè)計(jì)好的電路若要讓軟件能認(rèn)識(shí)并檢查設(shè)計(jì)的電路是否有錯(cuò)誤,需要進(jìn)行項(xiàng)目工程編譯,QuartusII9.0軟件能自動(dòng)對(duì)我們?cè)O(shè)計(jì)的電路進(jìn)行編譯和檢查設(shè)計(jì)的正確性。方法如下:在 【Processing 】菜單下,點(diǎn)擊【Start Compilation】命令,或直接點(diǎn)擊常用工具欄上的 按鈕,開始編譯我們的項(xiàng)目。編譯成功后,點(diǎn)擊 確定 按鈕。4. 功能仿真仿真是指利用QuartusII軟件對(duì)我們?cè)O(shè)計(jì)的電路的邏輯功能進(jìn)行驗(yàn)證,看看在電路的各輸入端加上一組電平信號(hào)后,其輸出端是否有正確的電平信號(hào)輸出。因此在進(jìn)行仿真之前,我們需要先建立一個(gè)輸入信號(hào)波形文件。方法和步驟如下:1)在【File】菜單下,點(diǎn)擊【New】命令。在隨后彈出的對(duì)話框中,切換到【Other Files】頁。選中【Vector Waveform File】選項(xiàng),點(diǎn)擊 OK 按鈕。2)在【Edit】菜單下,點(diǎn)擊【Insert Node or Bus】命令,或在下圖Name列表欄下方的空白處雙擊鼠標(biāo)左鍵,打開編輯輸入、輸出引腳對(duì)話框。3)在上圖新打開的對(duì)話框中點(diǎn)擊【Node Finder】按鈕,打開【Node Finder】對(duì)話框。點(diǎn)擊【List】按鈕,列出電路所有的端子。點(diǎn)擊 按鈕,全部加入。點(diǎn)擊 OK 按鈕,確認(rèn)。點(diǎn)擊OK回到 Insert Node or Bus 對(duì)話框,再點(diǎn)擊 OK 按鈕,確認(rèn)。4 )選中 in1 信號(hào),在 Edit 菜單下,選擇【Value = Clock】命令。或直接點(diǎn)擊左側(cè)工具欄上的按鈕。在隨后彈出的對(duì)話框的 Period 欄目中設(shè)定參數(shù)為50ns,點(diǎn)擊 OK 按鈕。5)in2 、in3 也用同樣的方法進(jìn)行設(shè)置,Period 參數(shù)分別為 20ns 和 40ns 。QuartusII軟件集成了電路仿真模塊,電路有兩種模式:時(shí)序仿真和功能仿真,時(shí)序仿真模式按芯片實(shí)際工作方式來模擬,考慮了元器件工作時(shí)的延時(shí)情況,而功能仿真只是對(duì)設(shè)計(jì)的電路其邏輯功能是否正確進(jìn)行模擬仿真。在驗(yàn)證我們 設(shè)計(jì)的電路是否正確時(shí),常選擇“功能仿真”模式。6)將軟件的仿真模式修改為“功能仿真”模式,操作方法如下圖所示:7)選擇好“功能仿真”模式后,需要生成一個(gè)“功能仿真的網(wǎng)表文件”,方法是如右 圖,選擇【Processing】菜單,點(diǎn)擊【Generate Functional Simulation Netlist】命令。軟件運(yùn)行完成后,點(diǎn)擊確定。8)開始功能仿真,在【Processing】菜單下,選擇【Start Simulation】啟動(dòng)仿真工具,或直接點(diǎn)擊常用工具欄上的按鈕。仿真結(jié)束后,點(diǎn)擊確認(rèn)按鈕。觀察仿真結(jié)果,對(duì)比輸入與輸出之間的邏輯關(guān)系是否符合電路的邏輯功能。( 到這里為止,我們基于QuartusII9.0軟件的數(shù)字電路設(shè)計(jì)與仿真工作已經(jīng)完成,但我們?cè)O(shè)計(jì)的電路最終還要應(yīng)用可編程邏輯器件來工作,去實(shí)現(xiàn)我們?cè)O(shè)計(jì)的目的。因此接下來,我們還要把設(shè)計(jì)文件下載到芯片中,使設(shè)計(jì)工作賦予實(shí)際。)5、下載驗(yàn)證要將設(shè)計(jì)文件下載到硬件芯片中,我們事先一定要準(zhǔn)備好一塊裝有可編程邏輯器件的實(shí)驗(yàn)板(或開發(fā)板)和一個(gè)USB下載工具,如下圖我們自行開發(fā)設(shè)計(jì)的EDA-1數(shù)字電子技術(shù)實(shí)驗(yàn)板。由于不同的可編程邏輯器件的型號(hào)及其芯片的引腳編號(hào)是不一樣的,因此在下載之前,我們先要對(duì)設(shè)計(jì)好的數(shù)字電路的輸入、輸出端根據(jù)芯片的引腳編號(hào)進(jìn)行配置。1) 檢查項(xiàng)目工程支持的硬件型號(hào)在開始引腳配置之前,先檢查一下我們?cè)陂_始建立項(xiàng)目工程時(shí)所指定的可編程邏輯器件的型號(hào)與實(shí)驗(yàn)板上的芯片型號(hào)是否一致,假如不一致,要進(jìn)行修改,否則無法下載到實(shí)驗(yàn)板的可編程邏輯器件中。修改的方法如下:點(diǎn)擊常用工具欄上的 按鈕,打開項(xiàng)目工程設(shè)置對(duì)話框,如下圖:如上圖方法,選好芯片型號(hào)后,點(diǎn)擊OK,即修改完成。修改完硬件型號(hào)后,最好重新對(duì)項(xiàng)目工程再編譯一次,以方便后面配置引腳。編譯的方法與上面所敘一樣,簡(jiǎn)單來說,只要再點(diǎn)擊一下常用工具欄上的 按鈕,編譯完成后,點(diǎn)擊【確定】即可。2) 給設(shè)計(jì)好的原理圖配置芯片引腳配置芯片引腳就是將原理圖的輸入端指定到實(shí)驗(yàn)板上可編程芯片與按鈕相連的引腳編號(hào),將輸出端指定到實(shí)驗(yàn)板上可編程芯片與LED發(fā)光二極管相連的引腳編號(hào)。方法如下:點(diǎn)擊常用工具欄上的 按鈕,打開芯片引腳設(shè)置對(duì)話框,如下圖:這里需要給大家明確的是不同公司開發(fā)的實(shí)驗(yàn)板結(jié)構(gòu)不同,采用的可編程芯片型號(hào)也會(huì)不同,因此芯片引腳與外部其它電子元件連接的規(guī)律是不一樣的。為此實(shí)驗(yàn)板的開發(fā)者會(huì)提供一個(gè)可編程芯片(CPLD或FPGA)引腳分布及外接元件的引腳編號(hào)資料。我們開發(fā)的這款實(shí)驗(yàn)板的可編程芯片的型號(hào)是Altera公司生廠的CycloneII系列的EP2C5T144C8。芯片的引腳分配列表如下:信號(hào)名符 號(hào)FPGA引腳號(hào)信號(hào)名符 號(hào)FPGA引腳號(hào)信號(hào)名符 號(hào)FPGA引腳號(hào)7SLEDAAA0PIN103電平開關(guān)SWSW0PIN70J4擴(kuò) 展口J4-3PIN 24AA1PIN104SW1PIN69J4-4PIN25AA2PIN 112SW2PIN 67J4-5PIN28AA3PIN113SW3PIN65J4-6PIN30AA4PIN 114SW4PIN64J4-7PIN 31AA5PIN 115SW5PIN 63J4-8PIN 32AA6PIN118SW6PIN21J4-9PIN 407SLEDBBB0PIN 119SW7PIN22J4-10PIN 41BB1PIN 120LED發(fā)光二極管LEDG0PIN86J4-11PIN42BB2PIN 121LEDG1PIN79J4-12PIN 43BB3PIN 122LEDG2PIN 76J4-13PIN44BB4PIN125LEDG3PIN75J4-14PIN 45BB5PIN126LEDR0PIN74J4-15PIN47BB6PIN 129LEDR1PIN73J4-16PIN487SLEDCCC0PIN132LEDR2PIN72J4-17PIN51CC1PIN133LEDR3PIN71J4-18PIN52CC2PIN134高速D/A轉(zhuǎn)換器信號(hào)DACCLKPIN101J4-19PIN53CC3PIN135DACD7PIN100J4-20PIN 557SLEDDDD0PIN136DACD6PIN99J4-21PIN 57DD1PIN137DACD5PIN97J4-22PIN58DD2PIN 139DACD4PIN 96J4-23PIN59DD3PIN141DACD3PIN94J4-24PIN607SLEDEEE0PIN142DACD2PIN 93頻率計(jì)時(shí)鐘CLK1PIN89EE1PIN 143DACD1PIN 92CLKINPIN88EE2PIN144DACD0PIN87外部時(shí)鐘CLK0PIN 17EE3PIN3按鍵KEY0PIN917SLEDFFF0PIN 4KEY1PIN 90FF1PIN7FF2PIN8FF3PIN 9根據(jù)以上列表,我們選用實(shí)驗(yàn)板上的電平開關(guān)SW0、SW1和SW2作為“三輸入表決器”的三個(gè)輸入信號(hào),輸出端選用LEDG0和LEDG1,這樣我們需要應(yīng)用的芯片引腳號(hào)分別是PIN70、PIN69、PIN67和PIN86、PIN79。通過QuartusII軟件配置好的引腳圖如下:配置好引腳以后,再編譯一次,得到的電路原理圖如下:3) 連接實(shí)驗(yàn)板,下載設(shè)計(jì)文件完成以上工作之后,我們現(xiàn)在就可以進(jìn)行下載了。軟件下載之前先將實(shí)驗(yàn)板接通電源,并通過Altera USBBlaster下載器將實(shí)驗(yàn)板的JTAG接口連接到計(jì)算機(jī)。一般情況下,計(jì)算機(jī)會(huì)自動(dòng)搜索和安裝USB下載器的驅(qū)動(dòng)程序。等驅(qū)動(dòng)安裝完成后,點(diǎn)擊QuartusII軟件常用工具欄上的按鈕,打開下載界面,按下圖所示設(shè)置好相關(guān)內(nèi)容,點(diǎn)擊Start按鈕即可完成下載。(到此我們的設(shè)計(jì)工作可以說全部結(jié)束了,接下來的工作就是在實(shí)驗(yàn)板上的驗(yàn)證和測(cè)試,如果發(fā)現(xiàn)設(shè)計(jì)有誤,那就只好重新修改設(shè)計(jì)文件,并重新下載了。)另外需要說明一下,通過JTAG模式下載的文件是不能保存到實(shí)驗(yàn)板上的,實(shí)驗(yàn)板斷電后就不能再工作了。若要將設(shè)計(jì)文件永久保存在實(shí)驗(yàn)板上,則需要通過實(shí)驗(yàn)板上的AS接口,以Active Serial模式將后綴名為.pof文件下載并保存到可編程芯片中,這樣實(shí)驗(yàn)板斷電后,設(shè)計(jì)文件是不會(huì)丟失的。四Quartu

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論