2011數(shù)字邏輯綜合練習(xí)

數(shù)字邏輯綜合練習(xí)一二. 、選擇題1. 下列電路中屬于數(shù)字電路的是（ D ）。 A. 差動放大電路 B. 集成運(yùn)放電路 C. RC振蕩電路 D. 邏輯運(yùn)算電路 2. 余3碼10001000對應(yīng)的2421碼為（C ）。 A. 01010101 B. 10000101 C. 10111011 D. 11101011 3. 表示任意兩位十進(jìn)制數(shù)，需要（ B）位二進(jìn)制數(shù)。 A. 6 B. 7C. 8 D. 9 4. n個變量可以構(gòu)成（ C ）個最大項(xiàng)。 A. n B. 2nC. 2n D. 2n-1 5. 下列觸發(fā)器中，沒有約束條件的是（C ）。 A. 主從R-S觸發(fā)器B. 基本R-S觸發(fā)器 C. 主從J-K觸發(fā)器D. 以上均有約束條件 6. 組合邏輯電路中的險(xiǎn)象是由于（ C ）引起的。 A. 電路未達(dá)到最簡B. 電路有多個輸出 C. 電路中的時延 D. 邏輯門類型不同 7. 實(shí)現(xiàn)同一功能的Mealy型同步時序電路比Moore型同步時序電路所需要的（ B ）。 A. 狀態(tài)數(shù)目更多 B. 狀態(tài)數(shù)目更少 C. 觸發(fā)器更多 D. 觸發(fā)器一定更少8. 用0011表示十進(jìn)制數(shù)2，則此碼為(D )。 A. 余3碼 B. 5421碼 C. 余3循環(huán)碼 D. 格雷碼9. 標(biāo)準(zhǔn)與或式是由（ B ）構(gòu)成的邏輯表達(dá)式。 A. 與項(xiàng)相或 B. 最小項(xiàng)相或 C. 最大項(xiàng)相與 D. 或項(xiàng)相與 10. （ B ）的輸出端可以直接相連，實(shí)現(xiàn)線與。 A. 一般TTL與非門B. 集電極開路TTL與非門 C. 一般CMOS與非門 D. 一般TTL或非門 11. J-K觸發(fā)器在CP時鐘脈沖作用下，要使得Q(n+1) =Qn，則輸入信號必定不會為（ C ）。 A. J = K = 0 B. J = Q, K = C. J = Q, K = Q D. J = Q, K = 0 12. 設(shè)計(jì)一個五位二進(jìn)制碼的奇偶位發(fā)生器電路（偶校驗(yàn)碼），需要（ C）個異或門。A. 2B. 3C. 4D. 5 13. A101101 = （ A ）。 A. AB. C. 0D. 1 14. AB+A在四變量卡諾圖中有（ D ）個小格是“1”。A. 13 B. 12C. 6D. 5 15. 八路數(shù)據(jù)分配器，其地址輸入（選擇控制）端有（ C ）個。A1B2C3D816. 電路如右圖所示，經(jīng)CP脈沖作用后，欲使Qn+1=Qn，則A，B輸入應(yīng)為（ B ）。AA=0，B=QBA=1，B=1CA=0，B=1DA=1，B=017. 一位十進(jìn)制計(jì)數(shù)器至少需要（ B ）個觸發(fā)器。A3B4C5D1018. 完全確定原始狀態(tài)表中的五個狀態(tài)A、B、C、D、E，若有效對A和B，B和D，C和E，則最簡狀態(tài)表中只含（A ）個狀態(tài)。 A. 2B. 3C. 1D. 4 19. 一個8位的模/數(shù)(A/D)轉(zhuǎn)換器，如果參考電壓VREF=5V，輸入電壓VIN=2.5V，則轉(zhuǎn)換結(jié)果為：（ D ）。A. 4 B. 8C. 64 D. 12820. 根據(jù)反演規(guī)則可知，邏輯函數(shù)的反函數(shù)為（ C ）。A. BC D21. 要使J-K觸發(fā)器的次態(tài)與現(xiàn)態(tài)相反，J和K的取值應(yīng)為（ B ）。A. 00 B. 11C. 01 D. 1022. GAL器件是指（ C ）A 隨機(jī)讀寫存儲器 B. 可編程邏輯陣列C. 通用陣列邏輯 D. 現(xiàn)場可編程門陣列1. 組合電路是指（ B ）組合而成的電路。A觸發(fā)器B門電路C計(jì)數(shù)器 D寄存器2. EPROM的與陣列（ A ），或陣列（ ）。A固定，可編程B可編程，固定C固定，固定 D可編程，可編程3. 在ispLSI器件中，GRP是指（ B ）。A全局布線區(qū)B通用邏輯塊C輸出布線區(qū)D輸入輸出單元4. 雙向數(shù)據(jù)總線可以采用（ B ）構(gòu)成。A. 譯碼器 B三態(tài)門C與非門 D多路選擇器5. 同步時序電路設(shè)計(jì)中，狀態(tài)編碼采用相鄰編碼法的目的是（ D ）。 A. 減少電路中的觸發(fā)器B. 提高電路速度 C. 提高電路可靠性D. 減少電路中的邏輯門 6. 設(shè)計(jì)一個8421碼加1計(jì)數(shù)器，至少需要（B ）個觸發(fā)器。 A. 3B. 4C. 6D. 10 7. 三極管作為開關(guān)時工作區(qū)域是（D ）。 A. 飽和區(qū)+放大區(qū)B. 擊穿區(qū)+截止區(qū) C. 放大區(qū)+擊穿區(qū)D. 飽和區(qū)+截止區(qū) 8. （A ）觸發(fā)器不可以用來構(gòu)成移位寄存器。 A. 基本R-SB. 同步R-S C. 同步DD. 邊沿D 9. 余三碼10001000對應(yīng)的2421碼為（C ）。 A. 01010101B. 10000101 C. 10111011D. 11101011 10. 實(shí)現(xiàn)兩個4位二進(jìn)制數(shù)相乘的組合電路，其輸入輸出端個數(shù)應(yīng)為（B ）。 A. 4入4出B. 8入8出 C. 8入4出D. 8入5出 11. 要使J-K觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，J和K的取值應(yīng)為（B ）。 A. 00B. 11C. 01D. 01或10 12. 基本RS觸發(fā)器當(dāng)(A )時，出現(xiàn)輸出的不確定狀態(tài)。 A. 兩輸入同為0B. 兩輸入同為1 C. 置位端輸入1D. 復(fù)位端輸入1 13. 同步RS觸發(fā)器是由基本RS觸發(fā)器和用來引入R、S及時鐘脈沖CP的兩個（C ）構(gòu)成的。 A. 與或門B. 或非門 C. 與非門D. D觸發(fā)器 14. F(A，B，C)的任意兩個最小項(xiàng)之積 = ( A )。A. 0 B. 1C. D. ABC15. 所謂（ C ）是觸發(fā)器對CP脈沖進(jìn)行計(jì)數(shù)，即觸發(fā)器在逐個CP脈沖的作用下，產(chǎn)生0和1兩個狀態(tài)的交替變化。A. 原始狀態(tài) B. 翻轉(zhuǎn)C. 計(jì)數(shù)狀態(tài) D. 空翻16. 某四變量函數(shù)卡諾圖中有8個“1”幾何相鄰，合并成一項(xiàng)可消去( C )個變量。A. 1 B. 2C. 3 D. 417. 一個8位的模/數(shù)(A/D)轉(zhuǎn)換器，如果參考電壓VREF=5V，輸入電壓VIN=2.5V，則轉(zhuǎn)換結(jié)果為：（ D ）。A. 4 B. 16C. 64 D. 12818. 下列物理量中，不屬于數(shù)字量的有（ B ）。A. 開關(guān)狀態(tài)B. 溫度C. 機(jī)械鐘上的時間D. 指示燈狀態(tài)19. 表示任意兩位十進(jìn)制數(shù)，需要（B ）位二進(jìn)制數(shù)。 A. 6 B. 7 C. 8 D. 9 20. 用與非門構(gòu)成的基本RS觸發(fā)器當(dāng)( A )時，出現(xiàn)輸出的不確定狀態(tài)。A. 兩輸入同為0 B. 兩輸入同為1C. 置位端輸入1 D. 復(fù)位端輸入121. 同步RS觸發(fā)器是由基本RS觸發(fā)器和用來引入R、S及時鐘脈沖CP的兩個（ C ）構(gòu)成的。A. 與或門 B. 或非門C. 與非門 D. D觸發(fā)器22. ，則F=( C )。A. ABC B. A+B+CC. D. 23. 欲對全班53個同學(xué)以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制的位數(shù)是( B )。A. 5 B. 6C. 10 D. 5324. 或非門構(gòu)成的基本RS觸發(fā)器，輸入端SR的約束條件是（ A ）。A. SR=0 B. SR=1C. D. 25. 一個T觸發(fā)器，在T=1時，來一個時鐘脈沖后，則觸發(fā)器( D )。A. 保持原態(tài) B. 置0C. 置1 D. 翻轉(zhuǎn)26. 在CP作用下，欲使D觸發(fā)器具有Qn+1=的功能，其D端應(yīng)接（ D ）。A. 1 B. 0C. D.27. 比較兩個兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)AB時輸出F=1，則F的表達(dá)式是（ C ）。A. B. C. D. 28. 74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個數(shù)是（ C ）。A. 1個 B. 2個C. 4個 D. 6個29. 主從觸發(fā)器的觸發(fā)方式是（ C ）。A. CP=1 B. CP上升沿C. CP下降沿 D. 分兩次處理30. 以下哪一條不是消除竟?fàn)幟半U(xiǎn)的措施（ B ）。A. 接入濾波電路 B. 利用觸發(fā)器C. 加入選通脈沖 D. 修改邏輯設(shè)計(jì)31. 下圖中輸出的電路是（ D ）。A. B. C. D. 32. 十進(jìn)制數(shù)555的余3碼為( C )。 A. 101101101B. 010101010101 C. 100010001000D. 01010101100033. n個變量構(gòu)成的最小項(xiàng)mi和最大項(xiàng)Mi之間, 滿足關(guān)系( B )。 A. mi=MiB. mi= C. mi+Mi=0D. miMi=1二、填空題1. 二進(jìn)制數(shù)10111111對應(yīng)的八進(jìn)制數(shù)為（ ），十進(jìn)制數(shù)為（ ）。 2. 全加器是一種實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)以及來自低位的進(jìn)位相加，產(chǎn)生（ 本位和 ）及（ 向高位的進(jìn)位 ）功能的邏輯電路。3. 數(shù)字邏輯電路可分為 ( 組合邏輯電路 ) 和 ( 時序邏輯電路 ) 兩大類。4. 邏輯門電路的輸入端個數(shù)稱為它的（扇入）系數(shù)，門電路帶同類門數(shù)量的多少稱為它的（扇出）系數(shù)。 5. 設(shè)計(jì)多輸出組合邏輯電路時，只有充分考慮（輸出電路的共享部分），才能使電路達(dá)到( 最簡 )。 6. 八進(jìn)制數(shù)27.2對應(yīng)的十進(jìn)制數(shù)為（ ），二進(jìn)制數(shù)為（ ）。 7. 在數(shù)字邏輯中，變量的取值不表示（ 數(shù)值大小 ），而是指（ 兩個狀態(tài) ）。8. 消除組合邏輯電路中險(xiǎn)象的常用方法有增加慣性延時環(huán)節(jié)、（加選通脈沖 ）和（修改邏輯設(shè)計(jì)）三種。 9. 時序邏輯電路按其狀態(tài)改變是否受統(tǒng)一時種信號控制，可將其分為（同步時序邏輯電路 ）和（異步時序邏輯電路 ）兩種類型。 10. 二進(jìn)制數(shù)0.110101對應(yīng)的八進(jìn)制數(shù)為（ ），十六進(jìn)制數(shù)為（ ）。 11. 邏輯代數(shù)的三條重要規(guī)則是指代入規(guī)則、（對偶規(guī)則）和（ 繁衍規(guī)則 ）。 12. 組合邏輯電路在任意時刻的(輸出)取決于（當(dāng)時的輸入）。 13. (3AD.08)16=(_)10=(_)814. CMOS的最基本的邏輯單元是由_和_按照互補(bǔ)對稱形式連接起來構(gòu)成的。15. 二值邏輯中，變量的取值不表示_，而是指_。16. 描述時序電路的邏輯表達(dá)式為_、_和驅(qū)動方程。17. 用組合電路構(gòu)成多位二進(jìn)制數(shù)加法器有_和_二種類型。18. 十進(jìn)制數(shù)(119)10轉(zhuǎn)換為八進(jìn)制數(shù)是 ，二進(jìn)制數(shù)(0011101010110100)2轉(zhuǎn)換成十六進(jìn)制數(shù)是 。19. 組合邏輯電路在結(jié)構(gòu)上不存在輸出到輸入的 通路，因此輸出狀態(tài)不影響 狀態(tài)。20. 譯碼器的邏輯功能是將某一時刻的 輸入信號譯成唯一的輸出信號，因此通常稱為 譯碼器。21. 按照數(shù)據(jù)寫入方式特點(diǎn)的不同，ROM可分為掩膜ROM，_，_。22. 時序邏輯電路的特點(diǎn)是，任意時刻的輸出不僅取決于該時刻的輸入信號，而且還與電路 有關(guān)，因此時序邏輯電路具有 功能。23. 一個ROM的存儲矩陣有64行、64列，則存儲矩陣的存儲容量為 個存儲 。24. 低密度的PLD由輸入緩沖器、 、 、輸出緩沖器四部分功能電路組成。25. 十進(jìn)制數(shù)（0.7875）10轉(zhuǎn)換成八進(jìn)制數(shù)是 ，十六進(jìn)制數(shù)（1C4）16轉(zhuǎn)換成十進(jìn)制數(shù)是 。26. 伴隨著 器件出現(xiàn)，邏輯函數(shù)的表示方法開始使用 法。27. 門電路的輸入、輸出高電平賦值為 ，低電平賦值為 ，這種關(guān)系是負(fù)邏輯關(guān)系。28. 組合邏輯電路的輸出只與當(dāng)時的 狀態(tài)有關(guān)，而與電路的 輸入狀態(tài)無關(guān)。29. 實(shí)現(xiàn)譯碼功能的組合邏輯電路稱為 ，用來完成編碼工作的組合邏輯電路稱為 。30. 時序邏輯電路的輸出不僅和 有關(guān)，而且和 有關(guān)。31. PLA是將ROM中的地址譯碼器改為 發(fā)生器的一種可編程邏輯器件，其 均可編程。32. 數(shù)字ISP邏輯器件有 、 、ispGAL三類。三、簡答題1. 數(shù)字邏輯電路可分為哪兩種類型？主要區(qū)別是什么？2. 雙穩(wěn)態(tài)觸發(fā)器的基本特征是什么?3. 何謂通用片?用戶片?現(xiàn)場片?4. 在數(shù)字電路中，晶體三極管一般工作在什么狀態(tài)？5. 何為PLD？它有什么特點(diǎn)？6. 請畫出ROM的邏輯結(jié)構(gòu)，并說明其功能和特點(diǎn)。7ispLSI器件一般包括哪些主要部分？8寫出A/D轉(zhuǎn)換的過程和步驟？9什么是譯碼器和編碼器？10雙穩(wěn)態(tài)觸發(fā)器的基本特征是什么？四、分析題與題1 知邏輯函數(shù) 將函數(shù)移植到卡諾圖上求F的最簡“與-或”表達(dá)式求F的最簡“或-與”表達(dá)式。2分析電路，寫出驅(qū)動方程并根據(jù)輸入畫出波形Q1、Q2(設(shè)Q1、Q2初態(tài)為0)。 CPABQ1Q23分析ROM存貯矩陣連線圖，寫出輸出各函數(shù)的標(biāo)準(zhǔn)表達(dá)式，指出電路邏輯功能。4分析下圖所示電路的邏輯功能。5. 邏輯電路的輸入A、B、C波形和輸出F波形之間的關(guān)系如下圖所示。列出真值表；寫出函數(shù)F的邏輯表達(dá)式；要求采用最少門電路，畫出滿足該波形圖的邏輯電路圖。6圖所示為同步時序邏輯電路，寫出各觸發(fā)器狀態(tài)方程和輸出方程；做出狀態(tài)轉(zhuǎn)移表；畫出狀態(tài)轉(zhuǎn)移圖。7設(shè)計(jì)一個“1101”序列檢測器，其典型輸入、輸出序列如下：輸入x：010110110111輸出z：000000100100要求1）畫出Mealy型狀態(tài)圖2）畫出Moore型狀態(tài)圖3）請回答構(gòu)造給定電路各需要幾個觸發(fā)器8用3-8譯碼器和與非門實(shí)現(xiàn)全加器的功能9. 用公式和定理化簡Y(A，B，C，D)= 10已知邏輯函數(shù) F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8， 10，13) （1） 將函數(shù)移植到卡諾圖上。（2） 化簡求出最簡“與-或”表達(dá)式。（3） 化簡求出最簡“或-與”表達(dá)式。11用代數(shù)法將邏輯函數(shù)F化簡為最簡“與或”表達(dá)式。12 某機(jī)床共有4個電氣開關(guān)（斷為0，通為1），每一開關(guān)控制一個機(jī)器動作，生產(chǎn)某零件需8道工序，每道工序