可編程邏輯器件原理學習課件

1、第1講 可編程邏輯 器件原理 牛牛文庫文檔分享 課程簡介 數(shù)字電子技術電路為基礎：復習數(shù)字電路的 基本原理，并與可編程邏輯器件原理相結合。 CPLD/FPGA設計及應用：面向實際工程應 用，緊跟技術發(fā)展，掌握數(shù)字系統(tǒng)新的設計方法。 數(shù)字信號處理：面向工程信號處理應用的， 由FPGA代替DSP來實現(xiàn)算法，提高系統(tǒng)的速度。 牛牛文庫文檔分享 課程宗旨 更新數(shù)字電路的設計觀念，建立用PLD器件取代傳統(tǒng)TTL器件設計數(shù)字電路 的思想 更新數(shù)字系統(tǒng)設計手段，學會使用硬件描述語言（Hardware Description Language）代替?zhèn)鹘y(tǒng)的數(shù)字電路設計方法來設計數(shù)字系統(tǒng)。 牛牛文庫文檔分享 可編

2、程邏輯器件的定義 邏輯器件：用來實現(xiàn)某種特定邏輯功能的電 子器件，最簡單的邏輯器件是與、或、非門 （74LS00，74LS04等），在此基礎上可實 現(xiàn)復雜的時序和組合邏輯功能。 可編程邏輯器件（PLDProgrammable Logic Device）：器件的功能不是固定不變 的，而是可根據(jù)用戶的需要而進行改變，即 由編程的方法來確定器件的邏輯功能。 牛牛文庫文檔分享 課程內容 器件為什么能夠編程 了解大規(guī)?？删幊踢壿嬈骷慕Y構及工作原理 怎樣對器件編程 熟悉一種EDA軟件的使用方法（工具） 以Altera公司的QuartusII為例 掌握一種硬件描述語言（方法），以設計軟件的方式來設計硬件（

3、重點） 以VHDL語言為例 牛牛文庫文檔分享 數(shù)字電路課程的回顧 布爾函數(shù)數(shù)字系統(tǒng)數(shù)學基礎（卡諾圖） 數(shù)字電路設計的基本方法 組合電路設計 問題邏輯關系真值表化簡邏輯圖 時序電路設計 列出原始狀態(tài)轉移圖和表狀態(tài)優(yōu)化狀態(tài)分配觸發(fā)器選型求解方程式邏輯圖 牛牛文庫文檔分享 數(shù)字電路課程的回顧 使用中、小規(guī)模器件設計電路（74、54系列） 編碼器（74LS138） 譯碼器（74LS154） 比較器（74LS85） 計數(shù)器（74LS193） 移位寄存器（74LS194） 牛牛文庫文檔分享 數(shù)字電路課程的回顧 設計方法的局限 卡諾圖只適用于輸入比較少的函數(shù)的化簡。 采用“搭積木”的方法進行設計。必須熟悉各

4、種中小規(guī)模芯片的使用方 法，從中挑選最合適的器件，缺乏靈活性。 設計系統(tǒng)所需要的芯片種類多，且數(shù)量很大。 牛牛文庫文檔分享 數(shù)字電路課程的回顧 采用中小規(guī)模器件的局限 電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低提高芯片的 集成度 設計比較困難能方便地發(fā)現(xiàn)設計錯誤 電路修改很麻煩提供方便的修改手段 PLD器件的出現(xiàn)改變了這一切 牛牛文庫文檔分享 PLD出現(xiàn)的背景 電路集成度不斷提高 SSIMSILSIVLSI 計算機技術的發(fā)展使EDA技術得到廣泛應用 設計方法的發(fā)展 自下而上自上而下 用戶需要設計自己需要的專用電路 專用集成電路（ASICApplication Specific Integ

5、rated Circuits） 開發(fā)周期長，投入大，風險大 可編程器件PLD：開發(fā)周期短，投入小，風險小 牛牛文庫文檔分享 數(shù)字電路課程的回顧 牛牛文庫文檔分享 數(shù)字電路課程的回顧 牛牛文庫文檔分享 數(shù)字電路課程的回顧 牛牛文庫文檔分享 數(shù)字電路課程的回顧 牛牛文庫文檔分享 PLD器件的優(yōu)點 集成度高，可以替代多至幾千塊通用IC芯片 極大減小電路的面積，降低功耗，提高可靠性 具有完善先進的開發(fā)工具 提供語言、圖形等設計方法，十分靈活 通過仿真工具來驗證設計的正確性 可以反復地擦除、編程，方便設計的修改和升 級 靈活地定義管腳功能，減輕設計工作量，縮短 系統(tǒng)開發(fā)時間 保密性好 牛牛文庫文檔分享

6、PLD的發(fā)展趨勢 向高集成度、高速度方向進一步發(fā)展 最高集成度已達到400萬門 向低電壓和低功耗方向發(fā)展，5V3.3V2.5V1.8V更低 內嵌多種功能模塊 RAM，ROM，F(xiàn)IFO，DSP，CPU 向數(shù)、?；旌峡删幊谭较虬l(fā)展 牛牛文庫文檔分享 PLD器件的分類按集成度 低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成較小規(guī)模的邏輯電路 高密度，已經有超過400萬門的器件 EPLD ,CPLD,FPGA 可用于設計大規(guī)模的數(shù)字系統(tǒng),集成度高，甚至可以做到SOC（System On a Chip） 牛牛文庫文檔分享 PLD器件的分類按結構特點 基于與或陣列結構的器件陣

7、列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片如：Altera的MAX系列 基于門陣列結構的器件單元型 FPGA 牛牛文庫文檔分享 PLD器件的分類按編程工藝 熔絲或反熔絲編程器件Actel的FPGA器 件 體積小，集成度高，速度高，易加密，抗干擾， 耐高溫 只能一次編程，在設計初期階段不靈活 SRAM大多數(shù)公司的FPGA器件 可反復編程，實現(xiàn)系統(tǒng)功能的動態(tài)重構 每次上電需重新下載，實際應用時需外掛 EEPROM用于保存程序 EEPROM大多數(shù)CPLD器件 可反復編程 不用每次上電重新下載，但相對速度慢，功耗較 大 牛牛文庫文檔分享 PLD的邏輯符號表示方法 與門乘

8、積項 牛牛文庫文檔分享 PROM結構 與陣列為全譯碼 陣列，器件的規(guī) 模將隨著輸入信 號數(shù)量n的增加成 2n指數(shù)級增長。 因此PROM一般 只用于數(shù)據(jù)存儲 器，不適于實現(xiàn) 邏輯函數(shù)。 EPROM和 EEPROM 牛牛文庫文檔分享 用PROM實現(xiàn)組合邏輯電路功能 實現(xiàn)的函數(shù)為： BABAF 1 BABAF 2 BAF 3 固定連接點 （與） 編程連接點 （或） 牛牛文庫文檔分享 PLA結構 PLA的內部結構在簡 單PLD中有最高的靈 活性。 牛牛文庫文檔分享 PAL結構 與陣列可編程使 輸入項增多，或 陣列固定使器件 簡化。 或陣列固定明顯 影響了器件編程 的靈活性 牛牛文庫文檔分享 BnAn

9、“或”陣列 （固定） SnCn+1 “與”陣列 (可編程) Cn nnnnnnn nnnnnnnnnnnnn CBCABAC CBACBACBACBAS 1 AnBnCn AnBnCn AnBnCn AnBnCn AnBnAnCn BnCn 用PAL實現(xiàn)全加器 牛牛文庫文檔分享 GAL結構 GAL器件與 PAL器件的 區(qū)別在于用 可編程的輸 出邏輯宏單 元（OLMC） 代替固定的 或陣列?？?以實現(xiàn)時序 電路。 邏輯宏單元 OLMC 牛牛文庫文檔分享 GAL器件的OLMC Output Logic Macro Cell 每個OLMC包含或陣 列中的一個或門 組成： 異或門：控制輸出 信號的極性

10、 D觸發(fā)器：適合設 計時序電路 4個多路選擇器 輸出使 能選擇 反饋信 號選擇 或門控 制選擇 輸出 選擇 牛牛文庫文檔分享 CPLD內部結構（Altera的 MAX7000S系列） 邏輯陣 列模塊 I/O單元 連線資源 邏輯陣列模塊中包含多個宏單元 牛牛文庫文檔分享 宏單元內部結構 乘積項邏輯陣列 乘積項選擇矩陣 可編程 觸發(fā)器 牛牛文庫文檔分享 可編程的I/O單元 能兼容TTL和CMOS多種接口和電壓標準 可配置為輸入、輸出、雙向、集電極開路 和三態(tài)等形式 能提供適當?shù)尿寗与娏?降低功耗，防止過沖和減少電源噪聲 支持多種接口電壓（降低功耗） 1.20.5um,5V 0.35um,3.3V

11、0.25um,internal 2.5V,I/O3.3V 0.18um,internal 1.8V,I/O2.5V and 3.3V 牛牛文庫文檔分享 可編程連線陣列 在各個邏輯宏單元之間以及邏輯宏單元與I/O單元之間提供信號連接的網絡 CPLD中一般采用固定長度的線段來進行連接，因此信號傳輸?shù)难訒r是固定的，使得時間性能容易預測。 牛牛文庫文檔分享 FPGA結構原理圖 內部結構稱為 LCA（Logic Cell Array）由 三個部分組成： 可編程邏輯塊 （CLB） 可編程輸入輸出 模塊（IOB） 可編程內部連線 （PIC） IOB CLB包含多 個邏輯單元 PIC 牛牛文庫文檔分享 LE內

12、部結構 牛牛文庫文檔分享 查找表的基本原理 N個輸入的邏輯函數(shù)需要2的N次方的容量的SRAM 來實現(xiàn)，一般多個輸入的查找表采用多個邏輯塊 級連的方式 牛牛文庫文檔分享 查找表的基本原理 N個輸入的邏輯函數(shù)需要2的N次方的容量的SRAM 來實現(xiàn)，一般多于輸入的查找表采用多個邏輯塊 級連的方式 牛牛文庫文檔分享 FPGA中的嵌入式陣列（EAB） 可靈活配置的RAM塊 用途 實現(xiàn)比較復雜的函數(shù)的查找表，如正弦、余弦等。 可實現(xiàn)多種存儲器功能，如RAM，ROM，雙口RAM，F(xiàn)IFO，Stack等 靈活配置方法：2568，也可配成5124 牛牛文庫文檔分享 內部晶體震蕩器 高速反向放大器用于和外部 晶體

13、相接，形成內部晶體振 蕩器。 提供將振蕩波形二分頻成對 稱方波的功能。 牛牛文庫文檔分享 CPLD與FPGA的區(qū)別 CPLDFPGA 程序存儲 內部EEPROMSRAM，外掛EEPROM 資源類型 組合電路資源豐富觸發(fā)器資源豐富 集成度低高 使用場合 完成控制邏輯能完成比較復雜的算法 速度慢快 其他資源EAB，鎖相環(huán) 保密性可加密一般不能保密 牛牛文庫文檔分享 FPGA與CPLD的區(qū)別 FPGA采用SRAM進行功能配置，可重復編程， 但系統(tǒng)掉電后，SRAM中的數(shù)據(jù)丟失。因此， 需在FPGA外加EPROM，將配置數(shù)據(jù)寫入其 中，系統(tǒng)每次上電自動將數(shù)據(jù)引入SRAM中。 CPLD器件一般采用EEPR

14、OM存儲技術，可重 復編程，并且系統(tǒng)掉電后，EEPROM中的數(shù) 據(jù)不會丟失，適于數(shù)據(jù)的保密。 牛牛文庫文檔分享 FPGA與CPLD的區(qū)別 FPGA器件含有豐富的觸發(fā)器資源，易于實現(xiàn)時序邏輯，如果要求實現(xiàn)較復 雜的組合電路則需要幾個CLB結合起來實現(xiàn)。CPLD的與或陣列結構，使其 適于實現(xiàn)大規(guī)模的組合功能，但觸發(fā)器資源相對較少。 牛牛文庫文檔分享 FPGA與CPLD的區(qū)別 FPGA為細粒度結構，CPLD為粗粒度結構。 FPGA內部有豐富連線資源，CLB分塊較小， 芯片的利用率較高。CPLD的宏單元的與或陣 列較大，通常不能完全被應用，且宏單元之間 主要通過高速數(shù)據(jù)通道連接，其容量有限，限 制了器

15、件的靈活布線，因此CPLD利用率較 FPGA器件低。 牛牛文庫文檔分享 FPGA與CPLD的區(qū)別 FPGA為非連續(xù)式布線，CPLD為連續(xù)式布線。 FPGA器件在每次編程時實現(xiàn)的邏輯功能一樣， 但走的路線不同，因此延時不易控制，要求 開發(fā)軟件允許工程師對關鍵的路線給予限制。 CPLD每次布線路徑一樣，CPLD的連續(xù)式互 連結構利用具有同樣長度的一些金屬線實現(xiàn) 邏輯單元之間的互連。連續(xù)式互連結構消除 了分段式互連結構在定時上的差異，并在邏 輯單元之間提供快速且具有固定延時的通路。 CPLD的延時較小。 牛牛文庫文檔分享 PLD器件的命名與選型 EPM7 128 S L C 8410 EPM7：產品

16、系列為EPM7000系列 128：有128個邏輯宏單元 S：電壓為5V，AE為3.3V，B為2.5V L：封裝為PLCC，Q代表PQFP等 C：商業(yè)級（Commercial）070度， I：工業(yè)級（Industry），4085度 M：軍品級（Military），55125度 84：管腳數(shù)目 10：速度級別 牛牛文庫文檔分享 管腳的定義 特殊功能的管腳 電源腳VCC和GND，VCC一般分為VCCINT和 VCCIO兩種 JTAG管腳：實現(xiàn)在線編程和邊界掃描 配置管腳（FPGA）：用于由EEPROM配置芯片 信號管腳 專用輸入管腳：全局時鐘、復位、置位 可隨意配置其功能為：輸入、輸出、雙向、三態(tài)

17、牛牛文庫文檔分享 PLD的設計步驟 設計輸入 設計處理 下載編程 功能仿真 時序仿真 在線測試 牛牛文庫文檔分享 設計輸入 原理圖輸入 使用元件符號和連線等描述 比較直觀，但設計大規(guī)模的數(shù)字系統(tǒng)時則顯得繁瑣 HDL語言輸入 邏輯描述功能強 成為國際標準，便于移植 原理圖與HDL的聯(lián)系與高級語言與匯編語言類似 牛牛文庫文檔分享 設計處理 綜合和優(yōu)化 優(yōu)化：將邏輯化簡，去除冗余項，減少設計所耗用的資源 綜合：將模塊化層次化設計的多個文件合并為一個網表，使設計層次平面化 映射 把設計分為多個適合特定器件內部邏輯資源實現(xiàn)的邏輯小塊的形式 布局與布線 將已分割的邏輯小塊放到器件內部邏輯資源的具體位置并利

18、用布線資源完成各功能 塊之間的連接 生成編程文件 生成可供器件編程使用的數(shù)據(jù)文件 牛牛文庫文檔分享 模擬仿真 功能仿真 不考慮信號傳輸和器件的延時 時序仿真 不同器件的內部延時不一樣，不同的布局、布線延時也會有比較大的不同 在線驗證 利用實現(xiàn)手段測試器件最終功能和性能指標 牛牛文庫文檔分享 在系統(tǒng)編程技術ISP In System Program 對PLD的邏輯功能可隨時進行修改。由Lattice公司率先發(fā)明 優(yōu)點： 方便硬件的調試 方便硬件版本的升級，類似于軟件升級 牛牛文庫文檔分享 在系統(tǒng)編程技術ISP In System Program 牛牛文庫文檔分享 邊界掃描測試技術BST Boun

19、dary Scan Test 據(jù)IEEE1149.1標準JTAG，用于解決大規(guī)模集成電路的測試問題。 現(xiàn)在新開發(fā)的可編程器件都支持邊界掃描技術，并將其作為ISP接口。 在DSP開發(fā)和嵌入式處理器的開發(fā)中應用得非常廣泛。 牛牛文庫文檔分享 與運算 或運算 異或運算 與非運算 2 2選1 1多路選擇器 兩位比較器 D D觸發(fā)器 T T觸發(fā)器 J-KJ-K觸發(fā)器 時序器件移位寄存器 牛牛文庫文檔分享 加法器 計數(shù)器 逐位進位加法器 超前進位加法器 進位選擇加法器 逐位進位計數(shù)器 格雷碼逐位計數(shù)器 流水式超前進位計數(shù)器 乘法器 組合邏輯實現(xiàn)的乘法器 移位相加乘法器 查找表乘法器 加法器樹乘法器 牛牛文

20、庫文檔分享 PLD器件的優(yōu)點 集成度高，可以替代多至幾千塊通用IC芯片 極大減小電路的面積，降低功耗，提高可靠性 具有完善先進的開發(fā)工具 提供語言、圖形等設計方法，十分靈活 通過仿真工具來驗證設計的正確性 可以反復地擦除、編程，方便設計的修改和升 級 靈活地定義管腳功能，減輕設計工作量，縮短 系統(tǒng)開發(fā)時間 保密性好 牛牛文庫文檔分享 用PROM實現(xiàn)組合邏輯電路功能 實現(xiàn)的函數(shù)為： BABAF 1 BABAF 2 BAF 3 固定連接點 （與） 編程連接點 （或） 牛牛文庫文檔分享 PAL結構 與陣列可編程使 輸入項增多，或 陣列固定使器件 簡化。 或陣列固定明顯 影響了器件編程 的靈活性 牛牛文庫文檔