數(shù)字電路的基礎(chǔ)知識

1、（2-1） 數(shù)字信號和模擬信號數(shù)字信號和模擬信號 電子電路中的信號電子電路中的信號 模擬信號模擬信號 數(shù)字信號數(shù)字信號 時間連續(xù)的信號時間連續(xù)的信號 時間和幅度都是離散的時間和幅度都是離散的 （2-2） 模擬信號：模擬信號： t u 正弦波信號正弦波信號 t 鋸齒波信號鋸齒波信號 u （2-3） 研究模擬信號時，我們注重電路研究模擬信號時，我們注重電路 輸入、輸出信號間的大小、相位關(guān)系。輸入、輸出信號間的大小、相位關(guān)系。 相應(yīng)的電子電路就是模擬電路，包括相應(yīng)的電子電路就是模擬電路，包括 交直流放大器、濾波器、信號發(fā)生器交直流放大器、濾波器、信號發(fā)生器 等。等。 在模擬電路中，晶體管一般工作在模

2、擬電路中，晶體管一般工作 在放大狀態(tài)。在放大狀態(tài)。 （2-4） 數(shù)字信號：數(shù)字信號： 數(shù)字信號數(shù)字信號 產(chǎn)品數(shù)量的統(tǒng)計。產(chǎn)品數(shù)量的統(tǒng)計。 數(shù)字表盤的讀數(shù)。數(shù)字表盤的讀數(shù)。 數(shù)字電路信號：數(shù)字電路信號： t u （2-5） 研究數(shù)字電路時注重電路輸出、輸研究數(shù)字電路時注重電路輸出、輸 入間的邏輯關(guān)系，因此不能采用模入間的邏輯關(guān)系，因此不能采用模 擬電路的分析方法。主要的工具是擬電路的分析方法。主要的工具是 邏輯代數(shù)，電路的功能用真值表、邏輯代數(shù)，電路的功能用真值表、 邏輯表達(dá)式及波形圖表示。邏輯表達(dá)式及波形圖表示。 在數(shù)字電路中，三極管工作在開關(guān)在數(shù)字電路中，三極管工作在開關(guān) 狀態(tài)，即工作在飽和

3、和截止?fàn)顟B(tài)。狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)。 （2-6） 第二章第二章 門電路和組合邏輯電路門電路和組合邏輯電路 2.1 概述概述 2.2 分離元件門電路分離元件門電路 2.3 ttl集成門電路集成門電路 2.4 mos門電路門電路 2.5 邏輯代數(shù)邏輯代數(shù) 2.6 組合邏輯電路分析組合邏輯電路分析 2.7 利用小規(guī)模集成電路設(shè)計組合電路利用小規(guī)模集成電路設(shè)計組合電路 2.8 幾種常用的中規(guī)模組件幾種常用的中規(guī)模組件 （2-7） 2.1 概述概述 在數(shù)字電路中，門電路是最基本的邏在數(shù)字電路中，門電路是最基本的邏 輯元件。門電路的輸入信號于輸出信號之輯元件。門電路的輸入信號于輸出信號之 間存在一定

4、的邏輯關(guān)系，所以門電路又稱間存在一定的邏輯關(guān)系，所以門電路又稱 邏輯門電路。門電路是用以實現(xiàn)邏輯關(guān)系邏輯門電路。門電路是用以實現(xiàn)邏輯關(guān)系 的電子電路，與基本邏輯關(guān)系相對應(yīng)，門的電子電路，與基本邏輯關(guān)系相對應(yīng)，門 電路主要有：電路主要有：與門與門、或門或門、與非門與非門、或非或非 門門、異或門異或門等。等。 在數(shù)字電路中，門電路的輸入輸出信在數(shù)字電路中，門電路的輸入輸出信 號都是用電位（電平）的高低來表示。一號都是用電位（電平）的高低來表示。一 般用高電平代表般用高電平代表1、低點平代表、低點平代表0，即所謂，即所謂 的的正邏輯系統(tǒng)正邏輯系統(tǒng)。 （2-8） vi vo k vcc r 1 0 0

5、v vcc 只要能判斷高只要能判斷高 低電平即可低電平即可 k開開-vo=1, 輸出高電平輸出高電平 k合合-vo=0, 輸出低電平輸出低電平 可用三極可用三極 管代替管代替 （2-9） r1 r2a f +ucc ua t uf t +ucc 0.3v 三極管的開關(guān)特性（截止區(qū)三極管的開關(guān)特性（截止區(qū)飽和區(qū)）：飽和區(qū)）： 截止截止 飽和飽和 （2-10） 2.2 分離元件門電路分離元件門電路 一、二極管與門一、二極管與門 f d1 d2 a b +12vua ub uf 0v 0v 0.3v 0v 3v 0.3v 3v 0v 0.3v 3v 3v 3.3v （2-11） “與與”邏輯邏輯 a

6、、b、c都具備時，事件都具備時，事件f才發(fā)生。才發(fā)生。 ef abc & a b c f 邏輯符號邏輯符號 （2-12） f=abc 邏輯式邏輯式 邏輯乘法邏輯乘法 邏輯與邏輯與 afbc 0000 1000 0100 1100 0010 1010 0110 1111 真值表真值表 （2-13） 二、二極管或門二、二極管或門 uaubuf 0v0v-0.3v 0v3v2.7v 3v0v2.7v 3v3v2.7v f d1 d2 a b -12v （2-14） “或或”邏輯邏輯 a、b、c只有一個具備時，事件只有一個具備時，事件f就發(fā)生。就發(fā)生。 1 a b c f 邏輯符號邏輯符號 a e f

7、 b c （2-15） f=a+b+c 邏輯式邏輯式 邏輯加法邏輯加法 邏輯或邏輯或 afbc 0000 1001 0101 1101 0011 1011 0111 1111 真值表真值表 （2-16） r1d r2a f +12v +3v 三、三極管非門三、三極管非門 uauf 3v0.3 0v3.3 嵌位二極管嵌位二極管 （2-17） “非非”邏輯邏輯 a具備時具備時 ，事件，事件f不發(fā)生；不發(fā)生；a不具備時，不具備時， 事件事件f發(fā)生。發(fā)生。 邏輯符號邏輯符號 a e f r a f （2-18） 邏輯式邏輯式 邏輯非邏輯非 邏輯反邏輯反 真值表真值表 af af 01 10 （2-19

8、） r1d r2 f +12v +3v 三極管非門三極管非門 d1 d2 a b +12v 二極管與門二極管與門 與非門與非門 （2-20） 幾種常用的邏輯關(guān)系邏輯幾種常用的邏輯關(guān)系邏輯 “與與”、“或或”、“非非”是三種基本的是三種基本的 邏輯關(guān)系，任何其它的邏輯關(guān)系都可以邏輯關(guān)系，任何其它的邏輯關(guān)系都可以 以它們?yōu)榛A(chǔ)表示。以它們?yōu)榛A(chǔ)表示。 cbaf 與非：與非：條件條件 a、b、c都具都具 備，則備，則f 不發(fā)不發(fā) 生。生。 & a b c f （2-21） cbaf 或非：或非：條件條件 a、b、c任一任一 具備，則具備，則f 發(fā)發(fā) 生。生。 1 a b c f ba babaf 異

9、或：異或：條件條件 a、b有一個具有一個具 備，另一個不備，另一個不 具備則具備則f 發(fā)生。發(fā)生。 =1 a b c f （2-22） 1、體積大、工作不可靠。、體積大、工作不可靠。 2、需要不同電源。、需要不同電源。 3、各種門的輸入、輸出電平不匹配。、各種門的輸入、輸出電平不匹配。 （2-23） 2.3 ttl集成門電路集成門電路 一、一、ttl與非門的基本原理與非門的基本原理 與分離元件電路相比，集成電路具與分離元件電路相比，集成電路具 有體積小、可靠性高、速度快的特點，有體積小、可靠性高、速度快的特點， 而且輸入、輸出電平匹配，所以早已廣而且輸入、輸出電平匹配，所以早已廣 泛采用。根據(jù)

10、電路內(nèi)部的結(jié)構(gòu)，可分為泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為 dtl、ttl、htl、mos管管集成門電集成門電 路。路。 （2-24） +5v f r4r2 r1 3k t2 r5 r3 t3 t4 t1 t5 b1 c1 a b c ttl與非門的內(nèi)部結(jié)構(gòu)與非門的內(nèi)部結(jié)構(gòu) cbaf & a b c f （2-25） +5v f r4r2 r1 3k t2 r5 r3 t3 t4 t1 t5 b1 c1 a b c 1、任一輸入為低電平（、任一輸入為低電平（0.3v）時）時 “0” 1v 不足以讓不足以讓 t2、 、t5導(dǎo)通 導(dǎo)通 三個三個pn結(jié)結(jié) 導(dǎo)通需導(dǎo)通需2.1v （2-26） +5v f

11、 r4r2 r1 3k r5 t3 t4 t1 b1 c1 a b c 1、任一輸入為低電平（、任一輸入為低電平（0.3v）時）時 “0” 1v uo uo=5-ur2-ube3-ube4 3.6v 高電平！高電平！ （2-27） +5v f r4r2 r1 3k t2 r5 r3 t3 t4 t1 t5 b1 c1 a b c 2、輸入全為高電平（、輸入全為高電平（3.4v）時）時 “1” 全導(dǎo)通全導(dǎo)通 電位被嵌電位被嵌 在在2.1v 全反偏全反偏 1v 截止截止 （2-28） 2、輸入全為高電平（、輸入全為高電平（3.4v）時）時 +5v f r2 r1 3k t2 r3 t1 t5 b1

12、 c1 a b c 全反偏全反偏 “1” 飽和飽和 uf=0.3v abcf 此電路此電路 （2-29） 1、電壓傳輸特性、電壓傳輸特性 二、二、 ttl與非門的特性和技術(shù)參數(shù)與非門的特性和技術(shù)參數(shù) 測試電路測試電路 & +5v uiu0 （2-30） u0(v) ui(v)123 uoh (3.4v) uol (0.3v) 傳輸特性曲線傳輸特性曲線 u0(v) ui(v)123 uoh “1” uol (0.3v) 閾值閾值ut=1.4v 理想的傳輸特性理想的傳輸特性 輸出高電平輸出高電平 輸出低電平輸出低電平 （2-31） （1）輸出高電平）輸出高電平uoh、輸出低電平、輸出低電平uol

13、uoh 2.4v uol 0.4v 便認(rèn)為合格。便認(rèn)為合格。 典型值典型值uoh=3.4v uol 0.3v 。 (2) 閾值電壓閾值電壓ut uiut時，認(rèn)為時，認(rèn)為ui是高電平。是高電平。 ut=1.4v （2-32） 2、輸入、輸出負(fù)載特性、輸入、輸出負(fù)載特性 & ？ （1）前后級之間電流的聯(lián)系）前后級之間電流的聯(lián)系 （2-33） +5v r4r2 r5 t3 t4 r1 t1 +5v 前級輸出為前級輸出為 高電平時高電平時 前級前級后級后級 反偏反偏 流出前級流出前級 電流電流ioh （拉電流）（拉電流） （2-34） 前級輸出為前級輸出為 低電平時低電平時 +5v r2 r1 3k

14、t2 r3 t1 t5 b1 c1 r1 t1 +5v 前級前級后級后級 流入前級的電流入前級的電 流流iol 約約 1.4ma (灌電流灌電流) （2-35） 名稱及符號名稱及符號含義含義 輸入低電平電流輸入低電平電流 iil 輸入為低電平時流入輸輸入為低電平時流入輸 入端的電流入端的電流-1 .4ma。 輸入高電平電流輸入高電平電流 iih 輸入為高電平時流入輸輸入為高電平時流入輸 入端的電流入端的電流幾十幾十a(chǎn)。 iol及其極限及其極限 iol（ （max） 當(dāng)當(dāng) iol iol(max)時，輸時，輸 入不再是低電平。入不再是低電平。 ioh及其極限及其極限 ioh (max) 當(dāng)當(dāng) i

15、oh ioh(max)時，輸時，輸 出不再是高電平。出不再是高電平。 關(guān)于電流的技術(shù)參數(shù)關(guān)于電流的技術(shù)參數(shù) （2-36） （2）扇出系數(shù)）扇出系數(shù):與非門電路輸出驅(qū)動同類門的個數(shù)與非門電路輸出驅(qū)動同類門的個數(shù) +5v r4r2 r5 t3 t4 t1 前級前級 t1 t1 iih1 iih3 iih2 ioh 前級輸出為高電平時前級輸出為高電平時 例如：例如： （2-37） +5v r2 r1 3k t2 r3 t1 t5 b1 c1 前級前級 iol iil1 iil2 iil3 前級輸出為前級輸出為 低電平時低電平時 （2-38） 輸出低電平時，流入前級的電流（灌電流）：輸出低電平時，流入

16、前級的電流（灌電流）： 2il1ilol iii 輸出高電平時，流出前級的電流（拉電流）：輸出高電平時，流出前級的電流（拉電流）： 2ih1ihoh iii 與非門的扇出系數(shù)一般是與非門的扇出系數(shù)一般是10。 （2-39） 1、懸空的輸入端相當(dāng)于接高電平。、懸空的輸入端相當(dāng)于接高電平。 2、為了防止干擾，可將懸空的輸入、為了防止干擾，可將懸空的輸入 端接高電平。端接高電平。 （2-40） （3）平均傳輸時間）平均傳輸時間 t ui o t uo o 50% 50% tpd1tpd2 平均傳輸時間平均傳輸時間 )tt ( 2 1 t 2pd1pdpd （2-41） 三、三、 其它類型的其它類型的

17、ttl門電路（三態(tài)門）門電路（三態(tài)門） +5v f r4r2 r1 t2 r5 r3 t3 t4 t1 t5 a b d ee e-控制端控制端 （2-42） +5v f r4r2 r1 t2 r5 r3 t3 t4 t1 t5 a b d ee 01 截止截止 abf （2-43） +5v f r4r2 r1 t2 r5 r3 t3 t4 t1 t5 a b d ee 10 導(dǎo)通導(dǎo)通 截止截止 截止截止 高阻態(tài)高阻態(tài) （2-44） &a b f e 符號符號 輸出高阻輸出高阻 0e 1e abf 功能表功能表 低電平起作用低電平起作用 （2-45） &a b f e 符號符號 輸出高阻輸出高

18、阻 1e 0e abf 功能表功能表 高電平起作用高電平起作用 （2-46） e1 e2 e3 公用總線公用總線 三態(tài)門主要作為三態(tài)門主要作為ttl電路與電路與總線總線間間 的的接口電路接口電路 用途：用途： e1、e2、 e3分時接分時接 入高電平入高電平 （2-47） 2.4 mos門電路門電路 半導(dǎo)體集成門電路半導(dǎo)體集成門電路按導(dǎo)電類型按導(dǎo)電類型分為：分為： 雙極型雙極型（ttl)(雙極型晶體管）雙極型晶體管） mos型型（絕緣柵場效應(yīng)管）（單極型晶體管）（絕緣柵場效應(yīng)管）（單極型晶體管） mos型：型： 優(yōu)點：優(yōu)點： 制造工藝簡單、集成度高、功耗低、抗制造工藝簡單、集成度高、功耗低、抗

19、 干擾能力強，便于向大規(guī)模集成電路發(fā)干擾能力強，便于向大規(guī)模集成電路發(fā) 展。展。 缺點：工作速度較低。缺點：工作速度較低。 （2-48） 一、場效應(yīng)晶體管一、場效應(yīng)晶體管 場效應(yīng)管與雙極型晶體管不同，它是場效應(yīng)管與雙極型晶體管不同，它是 多子導(dǎo)電，輸入阻抗高，溫度穩(wěn)定性好。多子導(dǎo)電，輸入阻抗高，溫度穩(wěn)定性好。 結(jié)型場效應(yīng)管結(jié)型場效應(yīng)管jfet 絕緣柵型場效應(yīng)管絕緣柵型場效應(yīng)管mos 場效應(yīng)管有兩種場效應(yīng)管有兩種: （2-49） 1、 絕緣柵場效應(yīng)管絕緣柵場效應(yīng)管: （1）結(jié)構(gòu)和電路符號）結(jié)構(gòu)和電路符號 p nn gsd p型基底型基底 兩個兩個n區(qū)區(qū) sio2絕緣層絕緣層 （2-50） p n

20、n gsd 金屬鋁金屬鋁 導(dǎo)電溝道導(dǎo)電溝道 g s d n溝道增強型溝道增強型 （2-51） n pp gsd g s d p溝道增強型溝道增強型 （2-52） p溝道耗盡型溝道耗盡型 n pp gsd g s d 予埋了導(dǎo)電予埋了導(dǎo)電 溝道溝道 （2-53） （2）mos管的工作原理管的工作原理 以以n溝道增強型為例溝道增強型為例 p nn gsd udsugs （2-54） p nn gsd udsugs ugs=0時時 d-s間相當(dāng)間相當(dāng) 于兩個反接于兩個反接 的的pn結(jié)結(jié) id=0 對應(yīng)截止區(qū)對應(yīng)截止區(qū) （2-55） p nn gsd udsugs ugs0時時 ugs足夠大時足夠大時

21、 （ugsvt） 感應(yīng)出足夠多感應(yīng)出足夠多 電子，這里以電子，這里以 電子導(dǎo)電為主電子導(dǎo)電為主 出現(xiàn)出現(xiàn)n型的導(dǎo)型的導(dǎo) 電溝道。電溝道。 感應(yīng)出電子感應(yīng)出電子 vt稱為閾值電壓稱為閾值電壓 （2-56） p nn gsd udsugs ugs較小時，導(dǎo)較小時，導(dǎo) 電溝道相當(dāng)于電溝道相當(dāng)于 電阻將電阻將d-s連接連接 起來，起來，ugs越大越大 此電阻越小。此電阻越小。 （2-57） p nn gsd udsugs 當(dāng)當(dāng)uds不太大不太大 時，導(dǎo)電溝道時，導(dǎo)電溝道 在兩個在兩個n區(qū)間區(qū)間 是均勻的。是均勻的。 當(dāng)當(dāng)uds較大較大 時，靠近時，靠近d 區(qū)的導(dǎo)電溝區(qū)的導(dǎo)電溝 道變窄。道變窄。 （2-

22、58） p nn gsd udsugs uds增加，增加， ugs=vt時，靠時，靠 近近d端的溝道端的溝道 被夾斷，稱為被夾斷，稱為 予夾斷。予夾斷。 夾斷后夾斷后id呈呈 恒流特性。恒流特性。 id （2-59） （3）增強型）增強型n溝道溝道m(xù)os管的特性曲線管的特性曲線 轉(zhuǎn)移特性曲線轉(zhuǎn)移特性曲線 0 id ugs vt （2-60） 輸出特性曲線輸出特性曲線 id u ds0 ugs0 （2-61） 二、二、 nmos門電路門電路 1、nmos“非非”門電路門電路 0 uds id ui uo ucc r 負(fù)載線負(fù)載線 ui=“1” ui=“0” uo=“0”uo=“1” （2-62）

23、 ui uo ucc ui uo ucc 實際結(jié)構(gòu)實際結(jié)構(gòu) 等效結(jié)構(gòu)等效結(jié)構(gòu) （2-63） 2、”與非與非”門電路門電路 a y ucc b baf （2-64） 2、”或非或非”門電路門電路 a y ucc b bay （2-65） 三、三、 cmos反相器（互補對稱）反相器（互補對稱） ucc s t2 d t1 af nmos管管 pmos管管 cmos電路電路 （2-66） ucc s t2 d t1 uiuo ui=0 截止截止 ugs2= ucc 導(dǎo)通導(dǎo)通 u =“ ” 1、“非非”門門 電路電路 （2-67） ucc s t2 d t1 uiuo ui= 導(dǎo)通導(dǎo)通 截止截止 u

24、=“ ” （2-68） 2、“與非與非”門電路（略）門電路（略） 3、“或非或非”門電路（略）門電路（略） （2-69） 三、三、cmos電路電路的優(yōu)點的優(yōu)點 、靜態(tài)功耗小。、靜態(tài)功耗小。 、允許電源電壓范圍寬（、允許電源電壓范圍寬（3 18v）。）。 3、扇出系數(shù)大，抗噪容限大。、扇出系數(shù)大，抗噪容限大。 （2-70） 2.5 邏輯代數(shù)邏輯代數(shù) 一、邏輯代數(shù)運算法則一、邏輯代數(shù)運算法則 在數(shù)字電路中，我們要研究的是電路在數(shù)字電路中，我們要研究的是電路 的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電 路又稱路又稱邏輯電路邏輯電路，相應(yīng)的研究工具是，相應(yīng)的研究工具是邏輯

25、邏輯 代數(shù)（布爾代數(shù)）代數(shù)（布爾代數(shù)）。 在邏輯代數(shù)中，邏輯函數(shù)的變量只能在邏輯代數(shù)中，邏輯函數(shù)的變量只能 取兩個值（取兩個值（二值變量二值變量），即），即0和和1，中間值，中間值 沒有意義，這里的沒有意義，這里的0和和1只表示兩個對立的只表示兩個對立的 邏輯狀態(tài)，如電位的低高（邏輯狀態(tài)，如電位的低高（0表示低電位，表示低電位， 1表示高電位）、開關(guān)的開合等。表示高電位）、開關(guān)的開合等。 （2-71） 1、幾種基本的邏輯運算、幾種基本的邏輯運算 從三種基本的邏輯關(guān)系，我們可以得從三種基本的邏輯關(guān)系，我們可以得 到以下邏輯運算：到以下邏輯運算： 0 0=0 1=1 0=01 1=1 0+0=0

26、0+1=1+0=1+1=1 10 01 （2-72） 2、邏輯代數(shù)的基本定律、邏輯代數(shù)的基本定律 （1）基本運算規(guī)則）基本運算規(guī)則 a+0=a a+1=1 a 0 =0 a=0 a 1=a 1aa aaa 0aa aaa aa （2-73） （2）基本代數(shù)規(guī)律）基本代數(shù)規(guī)律 交換律交換律 結(jié)合律結(jié)合律 分配律分配律 a+b=b+a a b=b a a+(b+c)=(a+b)+c=(a+c)+b a (b c)=(a b) c a(b+c)=a b+a c a+b c=(a+b)(a+c) 普通代普通代 數(shù)不適數(shù)不適 用用! （2-74） （3）吸收規(guī)則）吸收規(guī)則 a. 原變量的吸收：原變量的吸

27、收： a+ab=a 證明：證明：a+ab=a(1+b)=a1=a 利用運算規(guī)則可以對邏輯式進(jìn)行化簡。利用運算規(guī)則可以對邏輯式進(jìn)行化簡。 例如：例如： cdab)fe(dabcdab 被吸收被吸收 （2-75） b.反變量的吸收：反變量的吸收： babaa 證明：證明： baababaa ba)aa(ba 例如：例如： debcadcbcaa 被吸收被吸收 （2-76） c.混合變量的吸收：混合變量的吸收： caabbccaab 證明：證明： bc)aa(caab bccaab caab bcaabccaab 例如：例如： caab bccaab bcdbccaab bcdcaab 1 吸收吸收

28、 （2-77） (4) 反演定理：反演定理： baba baba abab 0001111 0101101 1001011 1110000 ba abba 可以用列真值表的方法證明：可以用列真值表的方法證明： （2-78） 二、二、 邏輯函數(shù)的表示法邏輯函數(shù)的表示法 1、真值表：將輸入、輸出的所有可能狀、真值表：將輸入、輸出的所有可能狀 態(tài)一一對應(yīng)地列出。態(tài)一一對應(yīng)地列出。 abcf 0100 0110 0000 0010 1000 1011 1101 1111 （2-79） n個變量可以有個變量可以有2n個組合，個組合， 一般按二進(jìn)制的順序，輸出與一般按二進(jìn)制的順序，輸出與 輸入狀態(tài)一一對應(yīng)

29、，列出所有輸入狀態(tài)一一對應(yīng)，列出所有 可能的狀態(tài)。可能的狀態(tài)。 （2-80） 2、邏輯函數(shù)式、邏輯函數(shù)式 把邏輯函數(shù)的輸入、輸出關(guān)系寫成把邏輯函數(shù)的輸入、輸出關(guān)系寫成與與、 或或、非非等邏輯運算的組合式，即等邏輯運算的組合式，即邏輯代數(shù)邏輯代數(shù) 式式，稱為，稱為邏輯函數(shù)式邏輯函數(shù)式，我們通常采用，我們通常采用“與與 或或”的形式。的形式。 比如：比如： abccbacbacbacbaf 若表達(dá)式中的乘積包含了所有變量的原若表達(dá)式中的乘積包含了所有變量的原 變量或反變量，則這一項稱為變量或反變量，則這一項稱為最小項最小項，上，上 式中每一項都是式中每一項都是最小項最小項。 若兩個最小項只有一個變

30、量以原、反區(qū)別，若兩個最小項只有一個變量以原、反區(qū)別， 稱它們稱它們邏輯相鄰邏輯相鄰。 （2-81） abccbacbacbacbaf 邏輯相鄰邏輯相鄰 cbcbacba 邏輯相鄰的項可以邏輯相鄰的項可以 合并，消去一個因子合并，消去一個因子 （2-82） 3、卡諾圖：、卡諾圖： 將將n個輸入變量的全部最小項用小方塊個輸入變量的全部最小項用小方塊 陣列圖表示，并且將邏輯相臨的最小項放陣列圖表示，并且將邏輯相臨的最小項放 在相臨的幾何位置上，所得到的陣列圖就在相臨的幾何位置上，所得到的陣列圖就 是是n變量的變量的卡諾圖卡諾圖。 卡諾圖的每一個方塊（最小項）代表卡諾圖的每一個方塊（最小項）代表 一

31、種輸入組合，并且把對應(yīng)的輸入組合注一種輸入組合，并且把對應(yīng)的輸入組合注 明在陣列圖的上方和左方。明在陣列圖的上方和左方。 （2-83） 10 01 a b 01 0 1 a bc 00011110 0 1 1101 101 兩變量卡諾圖兩變量卡諾圖三變量卡諾圖三變量卡諾圖 （2-84） ab cd 00011110 00 01 1101 101 00 01 110 01 11 10 四變量卡諾圖四變量卡諾圖 單元編號單元編號 0010，對，對 應(yīng)于最小應(yīng)于最小 項：項： dcba abcd= 0100時函時函 數(shù)取值數(shù)取值 函數(shù)取函數(shù)取0、 1均可，均可， 稱為稱為無所無所 謂狀態(tài)謂狀態(tài)。 只

32、有只有 一項一項 不同不同 （2-85） 有時為了方便，用二進(jìn)制對應(yīng)的十進(jìn)制有時為了方便，用二進(jìn)制對應(yīng)的十進(jìn)制 表示單元編號。表示單元編號。 a bc 00011110 0 1 0132 457 76 f( a , b , c )= ( 1 , 2 , 4 , 7 ) 1,2,4,7單單 元取元取1，其，其 它取它取0 （2-86） ab cd 00011110 00 01 0132 457 76 121313151514 89111110 11 10 （2-87） 4、邏輯圖：、邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯把相應(yīng)的邏輯關(guān)系用邏輯 符號和連線表示出來。符號和連線表示出來。 &a b &c d

33、 1 f f=ab+cd （2-88） 三、三、邏輯函數(shù)的化簡邏輯函數(shù)的化簡 1、利用邏輯代數(shù)的基本公式：、利用邏輯代數(shù)的基本公式： 例：例： abac )bc(a )bcb(a abcba )cc(abcba abccabcbaf 反變量吸收反變量吸收 提出提出ab =1 提出提出a （2-89） 例：例： cbbcbaabf )cbbc(baab ）（ 反演反演 cb)aa(bc )cc(baab 配項配項 cbbcaabc cbacbaab 被吸收被吸收 被吸收被吸收 cb)bb(caab cbcaab （2-90） ab=acb=c ? a+b=a+cb=c ? 請注意與普通代數(shù)的區(qū)別

34、！請注意與普通代數(shù)的區(qū)別！ （2-91） 2、利用卡諾圖化簡：、利用卡諾圖化簡： a bc 00011110 0 1 0010 001 11 abc bca bc bcaabc （2-92） a bc 00011110 0 1 0010 001 11 ab ? （2-93） a bc 00011110 0 1 0010 001 11 ab bc f=ab+bc 化簡過程：化簡過程： （2-94） 利用卡諾圖化簡的規(guī)則：利用卡諾圖化簡的規(guī)則： （1）相臨單元的個數(shù)是）相臨單元的個數(shù)是2n個，并組成矩形個，并組成矩形 時，可以合并。時，可以合并。 ab cd 0001 11 10 00 01 00

35、00 001 10 01 11 10 111 10 11 10 ad （2-95） ab cd 0001 11 10 00 01 0000 010 00 11 10 00 100 00 11 10 （2-96） （2）先找面積盡量大的組合進(jìn)行化簡，可以）先找面積盡量大的組合進(jìn)行化簡，可以 減少每項的因子數(shù)。減少每項的因子數(shù)。 （3）各最小項可以重復(fù)使用。）各最小項可以重復(fù)使用。 （4）注意利用無所謂狀態(tài)，可以使結(jié)果大大）注意利用無所謂狀態(tài)，可以使結(jié)果大大 簡化。簡化。 （5）所有的）所有的1都被圈過后，化簡結(jié)束。都被圈過后，化簡結(jié)束。 （6）化簡后的邏輯式是各化簡項的邏輯和）化簡后的邏輯式是各

36、化簡項的邏輯和 (“與或與或”式）。式）。 （2-97） 例：化簡例：化簡 f(a,b,c,d)= (0,2,3,5,6,8,9,10,11, 12,13,14,15) ab cd 0001 11 10 00 01 1011 010 01 11 11 11 111 11 11 10 a dc cb db dcb dcbdbcbdcaf （2-98） 例：化簡例：化簡 ab cd 0001 11 10 00 01 1111 1111 1001 1111 11 10 abd abdf （2-99） 例：已知真值表如圖，用卡諾圖化簡。例：已知真值表如圖，用卡諾圖化簡。 abcf 0000 0010

37、0100 0110 1001 1101 1111 101狀態(tài)未給出，即是無所謂狀態(tài)。狀態(tài)未給出，即是無所謂狀態(tài)。 （2-100） a bc 00011110 0 1 0000 11 11 化簡時可以將無所謂狀態(tài)當(dāng)作化簡時可以將無所謂狀態(tài)當(dāng)作1或或0， 目的是得到最簡結(jié)果。目的是得到最簡結(jié)果。 認(rèn)為是認(rèn)為是1 a f=a （2-101） 2.6 組合邏輯電路分析組合邏輯電路分析 1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)、由給定的邏輯圖寫出邏輯關(guān)系表達(dá) 式。式。 分析步驟：分析步驟： 2、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn) 行化簡。行化簡。 3、列出輸入輸出狀態(tài)表并得出結(jié)論。

38、、列出輸入輸出狀態(tài)表并得出結(jié)論。 電路電路 結(jié)構(gòu)結(jié)構(gòu) 輸入輸出之間輸入輸出之間 的邏輯關(guān)系的邏輯關(guān)系 （2-102） 例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 & & & a b f ab a b ba baba babaf babababa （2-103） abf 001 010 100 111 真值表真值表 相同為相同為“1” 不同為不同為“0” 同或門同或門 =1 baf （2-104） 例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 & & & & a b f ba aba bba bbaabaf bbaaba bbaaba ）（）（ baba （2-105） abf 000

39、 011 101 110 真值表真值表 相同為相同為“0” 不同為不同為“1” 異或門異或門 =1 baf （2-106） 例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 & 2 & 3 & 4 a m b 1 f =1 0 1 被封鎖被封鎖 1 1 （2-107） & 2 & 3 & 4 a m b 1 f =0 1 0 被封鎖被封鎖 1 選通電路選通電路 （2-108） 2.7 組合邏輯電路設(shè)計組合邏輯電路設(shè)計 任務(wù)任務(wù) 要求要求 最簡單的最簡單的 邏輯電路邏輯電路 1、指定實際問題的邏輯含義，列出真、指定實際問題的邏輯含義，列出真 值表值表 (狀態(tài)表）。狀態(tài)表）。 分析步驟：分析步驟：

40、 2、寫出邏輯式并用邏輯代數(shù)或卡諾圖、寫出邏輯式并用邏輯代數(shù)或卡諾圖 對邏輯式進(jìn)行化簡。對邏輯式進(jìn)行化簡。 3、畫出邏輯圖。、畫出邏輯圖。 （2-109） 例：設(shè)計三人表決電路（例：設(shè)計三人表決電路（a、b、c）。每人）。每人 一個按鍵，如果同意則按下，不同意則不按。一個按鍵，如果同意則按下，不同意則不按。 結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，結(jié)果用指示燈表示，多數(shù)同意時指示燈亮， 否則不亮。否則不亮。 1、首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義的含義。 三個按鍵三個按鍵a、b、c按下時為按下時為“1”，不按時為，不按時為 “0”。輸出是。輸出是f，多數(shù)贊成時是，多數(shù)贊成時

41、是“1”，否則是，否則是 “0”。 2、根據(jù)題意列出邏輯狀態(tài)表根據(jù)題意列出邏輯狀態(tài)表。 （2-110） abcf 0000 0010 0100 0111 1000 1011 1101 1111 邏輯狀態(tài)表邏輯狀態(tài)表 3、畫出卡諾圖：、畫出卡諾圖： （2-111） 用卡諾圖化簡用卡諾圖化簡 a bc 00011110 0 1 0010 0111 ab ac bc cabcabf （2-112） 4、根據(jù)邏輯表達(dá)式畫出邏輯圖。根據(jù)邏輯表達(dá)式畫出邏輯圖。 cabcabf & 1& & a b b c f （2-113） cabcab cabcab & & & & a b c f cabcabf 若用

42、與非門實現(xiàn)若用與非門實現(xiàn) （2-114） 2.8 幾種常用的組合邏輯組件幾種常用的組合邏輯組件 常用的組合部件的種類很多，如加法器、譯碼器、常用的組合部件的種類很多，如加法器、譯碼器、 編碼器、數(shù)據(jù)選擇器、比較器、奇偶發(fā)生器及校驗器編碼器、數(shù)據(jù)選擇器、比較器、奇偶發(fā)生器及校驗器 等。它們應(yīng)用很廣泛，都由中規(guī)模集成產(chǎn)品。等。它們應(yīng)用很廣泛，都由中規(guī)模集成產(chǎn)品。 一、加法器（它是計算機系統(tǒng)的基本部件之一）一、加法器（它是計算機系統(tǒng)的基本部件之一） 1 1 0 1 1 0 0 1+ 舉例：舉例：a=1101, b=1001, 計算計算a+b 0 1 1 0 1 0 0 1 1 （2-115） 加法運

43、算的基本規(guī)則加法運算的基本規(guī)則： （1）逢二進(jìn)一。）逢二進(jìn)一。 （2）最低位是兩個數(shù)最低位的疊加，不需）最低位是兩個數(shù)最低位的疊加，不需 考慮進(jìn)位?？紤]進(jìn)位。 （3）其余各位都是三個數(shù)相加，包括加數(shù)、）其余各位都是三個數(shù)相加，包括加數(shù)、 被加數(shù)和低位來的進(jìn)位。被加數(shù)和低位來的進(jìn)位。 （4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、）任何位相加都產(chǎn)生兩個結(jié)果：本位和、 向高位的進(jìn)位。向高位的進(jìn)位。 （2-116） （1）半加器：）半加器： 半加運算不考慮從低位來的進(jìn)位半加運算不考慮從低位來的進(jìn)位 a-加數(shù)；加數(shù)；b-被加數(shù)；被加數(shù)；s-本位和；本位和； c-進(jìn)位。進(jìn)位。 abcs 0000 0101 1

44、001 1110 真值表真值表 （2-117） abcs 0000 0101 1001 1110 真值表真值表 bababas abc （2-118） =1 & a b s c 邏輯圖邏輯圖 半加器半加器 a bc s 邏輯符號邏輯符號 （2-119） （2）全加器：）全加器： 多位數(shù)相加時，半加器可用于最低為多位數(shù)相加時，半加器可用于最低為 求和，并給出進(jìn)位數(shù)。第二位的相加還求和，并給出進(jìn)位數(shù)。第二位的相加還 要考慮前面低位的進(jìn)位數(shù)要考慮前面低位的進(jìn)位數(shù)。 an-加數(shù)；加數(shù)；bn-被加數(shù)；被加數(shù)；cn-1-低位的進(jìn)低位的進(jìn) 位；位；sn-本位和；本位和；cn-進(jìn)位。進(jìn)位。 邏輯狀態(tài)表見下頁邏

45、輯狀態(tài)表見下頁 （2-120） anbncn-1sncn 00000 00110 01010 01101 10010 10101 11001 11111 1nnnnnn c )baba(c )baba(s nnn-1nn nn1n n nnn bac )baba(c n （2-121） 1nnnnnn c )baba(c )baba(s nnn-1nn nn1n n nnn bac )baba(c n nn babas nn nn ba nnb abas nn 1nn c scss 1n nn1nn bascc 半加和：半加和： 所以：所以： （2-122） 全加器的和是半加器全加器的和是半加

46、器s與前級進(jìn)位與前級進(jìn)位cn- 1的異或邏輯，因此可用兩個半加器組成的異或邏輯，因此可用兩個半加器組成 一個全加器。一個全加器。 用半加器用半加器1先得出半加和先得出半加和s，再將，再將s與低與低 位進(jìn)位位進(jìn)位cn-1輸入半加器輸入半加器2，半加器，半加器2的本的本 位和輸出即為全加和位和輸出即為全加和sn。 另外把兩個半加器的進(jìn)位輸出用一個另外把兩個半加器的進(jìn)位輸出用一個 或門進(jìn)行或運算，即得到全加進(jìn)位信號或門進(jìn)行或運算，即得到全加進(jìn)位信號 cn。 （2-123） 半加器半加器半加器半加器 1 an bn cn sn cn an bn cn-1 sn cn 全加器全加器 邏輯圖邏輯圖邏輯符號

47、邏輯符號 （2-124） 全加器全加器sn74ls183的管腳圖的管腳圖 1 14 sn74ls83 1an1bn1cn-11cn1sn 2cn-1 2cn2sn2an2bnucc gnd （2-125） 應(yīng)用舉例：用一片應(yīng)用舉例：用一片sn74ls183構(gòu)成兩位串行構(gòu)成兩位串行 進(jìn)位全加器。進(jìn)位全加器。 bncn-1 sncn 全加器全加器 anbncn-1 sncn 全加器全加器 an a2a1 b2 b1 d2d1c 串行進(jìn)位串行進(jìn)位 （2-126） 其它組件：其它組件： sn74h83-四位串行進(jìn)位全加器。四位串行進(jìn)位全加器。 sn74283-四位超前進(jìn)位全加器。四位超前進(jìn)位全加器。

48、（2-127） 二、二、 編碼器編碼器 所謂所謂編碼編碼就是賦予選定的一系列二進(jìn)制代就是賦予選定的一系列二進(jìn)制代 碼以固定的含義。碼以固定的含義。 n個二進(jìn)制代碼（個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有位二進(jìn)制數(shù)）有2n種不種不 同的組合，可以表示同的組合，可以表示2n個信號。個信號。 （1）二進(jìn)制編碼器）二進(jìn)制編碼器 將一系列信號狀態(tài)編制成二進(jìn)制代碼。將一系列信號狀態(tài)編制成二進(jìn)制代碼。 （2-128） 例：用與非門組成例：用與非門組成三位二進(jìn)制編碼器三位二進(jìn)制編碼器 -八線八線-三線編碼器三線編碼器 設(shè)八個輸入端為設(shè)八個輸入端為i1 i8，八種狀態(tài)，與之對，八種狀態(tài)，與之對 應(yīng)的輸出設(shè)為應(yīng)的輸出設(shè)為

49、f1、f2、f3，共三位二進(jìn)制數(shù)。，共三位二進(jìn)制數(shù)。 設(shè)計編碼器的過程與設(shè)計一般的組合邏輯設(shè)計編碼器的過程與設(shè)計一般的組合邏輯 電路相同，首先要列出狀態(tài)表，然后寫出邏電路相同，首先要列出狀態(tài)表，然后寫出邏 輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。 （2-129） i1i2i3i4i5i6i7i8f3f2f1 01111111000 10111111001 11011111010 11101111011 11110111100 11111011101 11111101110 11111110111 真值表真值表 8642 1 iiiif 8642 iiii 8743

50、2 iiiif 87653 iiiif （2-130） i1 i2 i3 i4 i5 i6 i7 i8 & & & f3f2f1 8-3譯碼器邏輯圖譯碼器邏輯圖 （2-131） （2）二）二-十進(jìn)制編碼器十進(jìn)制編碼器 將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼） 編制成編制成bcd碼（二碼（二-十進(jìn)制碼）。輸入是十進(jìn)制碼）。輸入是09 十個數(shù)字，輸出的是對應(yīng)的二進(jìn)制代碼。十個數(shù)字，輸出的是對應(yīng)的二進(jìn)制代碼。 十個輸入十個輸入 需要幾位輸出？需要幾位輸出？ 四位四位 輸入：輸入：i0 i9 輸出：輸出：f4 f1 這種編碼器通常稱為這種編碼器通常稱為10/4線編碼器。

51、線編碼器。 列出狀態(tài)表如下：列出狀態(tài)表如下： （2-132） 輸入f3f2f1f0 i00000 i10001 i20010 i30011 i40100 i50101 i60110 i70111 i81000 i91001 狀態(tài)表狀態(tài)表 （2-133） 0 輸入f3f2f1f0 i00000 i10001 i20010 i30011 i40100 i50101 i60110 i70111 i81000 i91001 邏輯圖略邏輯圖略 98 983 iiiif7654 76542 iiiiiiiif 7632 76321 iiiiiiiif 97531 975310 iiiiiiiiiif （2

52、-134） （3 3）優(yōu)先編碼器）優(yōu)先編碼器 若多個輸入端同時有信號的情況如何處若多個輸入端同時有信號的情況如何處 理呢？（比如：計算機系統(tǒng)的中斷請求）理呢？（比如：計算機系統(tǒng)的中斷請求） 要求主機能自動識別這些請求信號的優(yōu)要求主機能自動識別這些請求信號的優(yōu) 先級別，按次序進(jìn)行編碼。即優(yōu)先編碼器。先級別，按次序進(jìn)行編碼。即優(yōu)先編碼器。 例如：例如：10/410/4線優(yōu)先編碼器的編碼過程線優(yōu)先編碼器的編碼過程： 輸入信號（輸入信號（i1-i9)i1-i9)的優(yōu)先次序為：的優(yōu)先次序為：i9-i1i9-i1。 （2-135） 三、譯碼器三、譯碼器 譯碼是編碼的逆過程，即將某二進(jìn)制翻譯碼是編碼的逆過程

53、，即將某二進(jìn)制翻 譯成電路的某種狀態(tài)。譯成電路的某種狀態(tài)。 （1）二進(jìn)制譯碼器）二進(jìn)制譯碼器 將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。種電路狀態(tài)。 也叫也叫n-2n線譯碼器。線譯碼器。 譯碼器的輸入：譯碼器的輸入：一組二進(jìn)制代碼一組二進(jìn)制代碼 譯碼器的輸出：譯碼器的輸出：一組高低電平信號一組高低電平信號 （2-136） 例如：例如： 3/83/8譯碼器譯碼過程譯碼器譯碼過程 ：輸入為一組三位：輸入為一組三位 二進(jìn)制，譯成對應(yīng)的八個輸出信號。二進(jìn)制，譯成對應(yīng)的八個輸出信號。 a.a.列出譯碼器的狀態(tài)表列出譯碼器的狀態(tài)表 設(shè)設(shè)abcabc每個輸出代表一種組合。每個輸出代表一種組合。 b.b.由狀態(tài)表寫出邏輯式由狀態(tài)表寫出邏輯式 c.c.由邏輯式畫出邏輯圖由邏輯式畫