SPI協(xié)議_時序及時序圖淺析

1、一、SPI總線協(xié)議及SPI時序圖詳解：SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。 SPI是一個環(huán)形總線結(jié)構(gòu)，由ss(cs)、sck、sdi、sdo構(gòu)成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進(jìn)行數(shù)據(jù)交換。 上升沿發(fā)送、下降沿接收、高位先發(fā)送。 上升沿到來的時候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。 下降沿

2、到來的時候，sdi上的電平將被接收到主設(shè)備的寄存器中。 假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa (10101010)，從機(jī)的sbuff=0x55 (01010101)，下面將分步對spi的8個時鐘周期的數(shù)據(jù)情況演示一遍(假設(shè)上升沿發(fā)送數(shù)據(jù))。-脈沖 主機(jī)sbuff 從機(jī)sbuff sdi sdo(到從設(shè)備)-0 00-0 10101010 01010101 0 0-1 0-1 0101010x 10101011 0 11 1-0 01010100 10101011 0 1-2 0-1 1010100x 01010110 1 02 1-0 10101001 01010110 1

3、 0-3 0-1 0101001x 10101101 0 13 1-0 01010010 10101101 0 1-4 0-1 1010010x 01011010 1 04 1-0 10100101 01011010 1 0-5 0-1 0100101x 10110101 0 15 1-0 01001010 10110101 0 1-6 0-1 1001010x 01101010 1 06 1-0 10010101 01101010 1 0-7 0-1 0010101x 11010101 0 17 1-0 00101010 11010101 0 1-8 0-1 0101010x 1010101

4、0 1 08 1-0 01010101 10101010 1 0全雙工通訊，一次傳2個字節(jié)- 這樣就完成了兩個寄存器8位的交換，上面的0-1表示上升沿、1-0表示下降沿，sdi、 sdo相對于主機(jī)而言的。根據(jù)以上分析，一個完整的傳送周期是16位，即兩個字節(jié)，因為，首先主機(jī)要發(fā)送命令過去，然后從機(jī)根據(jù)主機(jī)的名準(zhǔn)備數(shù)據(jù)，主機(jī)在下一個8位時鐘周期才把數(shù)據(jù)讀回來。 SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進(jìn)行通信:一條時鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO;用于 CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI主要特點(diǎn)有:可以同時發(fā)出和接收串行數(shù)據(jù)

5、;可以當(dāng)作主機(jī)或從機(jī)工作;提供頻率可編程時鐘;發(fā)送結(jié)束中斷標(biāo)志;寫沖突保護(hù);總線競爭保護(hù)等。 SPI總線有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0和SPI3方式。 SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進(jìn)行配置，時鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果 CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)數(shù)據(jù)被采樣；如果C

6、PHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)數(shù)據(jù)被采樣。 SPI主模塊和與之通信的外設(shè)音時鐘相位和極性應(yīng)該一致。SPI時序圖詳解-SPI接口在模式0下輸出第一位數(shù)據(jù)的時刻SPI接口在模式0下輸出第一位數(shù)據(jù)的時刻SPI接口有四種不同的數(shù)據(jù)傳輸時序，取決于CPOL和CPHL這兩位的組合。圖1中表現(xiàn)了這四種時序，時序與CPOL、CPHL的關(guān)系也可以從圖中看出。圖1CPOL是用來決定SCK時鐘信號空閑時的電平，CPOL0，空閑電平為低電平，CPOL1時，空閑電平為高電平。CPHA是用來決定采樣時刻的，CPHA=0，在每個周期的第一個時鐘沿采樣，CPHA1，在每個周期的第二個時鐘沿采樣。由于我

7、使用的器件工作在模式0這種時序（CPOL0，CPHA0），所以將圖1簡化為圖2，只關(guān)注模式0的時序。圖2我們來關(guān)注SCK的第一個時鐘周期，在時鐘的前沿采樣數(shù)據(jù)（上升沿，第一個時鐘沿），在時鐘的后沿輸出數(shù)據(jù)（下降沿，第二個時鐘沿）。首先來看主器件，主器件的輸出口（MOSI）輸出的數(shù)據(jù)bit1，在時鐘的前沿被從器件采樣，那主器件是在何時刻輸出bit1的呢？bit1的輸出時刻實際上在SCK信號有效以前，比 SCK的上升沿還要早半個時鐘周期。bit1的輸出時刻與SSEL信號沒有關(guān)系。再來看從器件，主器件的輸入口MISO同樣是在時鐘的前沿采樣從器件輸出的bit1的，那從器件又是在何時刻輸出bit1的呢。

8、從器件是在SSEL信號有效后，立即輸出bit1，盡管此時SCK信號還沒有起效。關(guān)于上面的主器件和從器件輸出bit1位的時刻，可以從圖3、4中得到驗證。圖3注意圖3中，CS信號有效后（低電平有效，注意CS下降沿后發(fā)生的情況），故意用延時程序延時了一段時間，之后再向數(shù)據(jù)寄存器寫入了要發(fā)送的數(shù)據(jù)，來觀察主器件輸出bit1的情況（MOSI）?？梢钥闯?，bit1（值為1）是在SCK信號有效之前的半個時鐘周期的時刻開始輸出的（與CS信號無關(guān)），到了SCK的第一個時鐘周期的上升沿正好被從器件采樣。圖4圖4中，注意看CS和MISO信號。我們可以看出，CS信號有效后，從器件立刻輸出了bit1（值為1）。通常我們

9、進(jìn)行的spi操作都是16位的。圖5記錄了第一個字節(jié)和第二個字節(jié)間的相互銜接的過程。第一個字節(jié)的最后一位在SCK的上升沿被采樣，隨后的SCK下降沿，從器件就輸出了第二個字節(jié)的第一位。SPI總線協(xié)議介紹（接口定義,傳輸時序）一、 技術(shù)性能SPI接口是Motorola 首先提出的全雙工三線同步串行外圍接口，采用主從模式（Master Slave）架構(gòu)；支持多slave模式應(yīng)用，一般僅支持單Master。時鐘由Master控制，在時鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后（MSB first）；SPI接口有2根單向數(shù)據(jù)線，為全雙工通信，目前應(yīng)用中的數(shù)據(jù)速率可達(dá)幾Mbps的水平。-二、接口定義SP

10、I接口共有4根信號線，分別是：設(shè)備選擇線、時鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線。（1）MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入（2）MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出（3）SCLK ：時鐘信號，由主器件產(chǎn)生（4）/SS：從器件使能信號，由主器件控制-三、內(nèi)部結(jié)構(gòu)-四、傳輸時序SPI接口在內(nèi)部硬件實際上是兩個簡單的移位寄存器,傳輸?shù)臄?shù)據(jù)為8位，在主器件產(chǎn)生的從器件使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK的下降沿上數(shù)據(jù)改變，上升沿一位數(shù)據(jù)被存入移位寄存器。SPI接口沒有指定的流控制，沒有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。二、SPI總線協(xié)議及SPI時序圖詳解：SP

11、I，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。 SPI是一個環(huán)形總線結(jié)構(gòu)，由ss(cs)、sck、sdi、sdo構(gòu)成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進(jìn)行數(shù)據(jù)交換。 上升沿發(fā)送、下降沿接收、高位先發(fā)送。 上升沿到來的時候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。 下降沿到來的時候，sdi上的電平將被接收到主設(shè)備

12、的寄存器中。 假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa (10101010)，從機(jī)的sbuff=0x55 (01010101)，下面將分步對spi的8個時鐘周期的數(shù)據(jù)情況演示一遍(假設(shè)上升沿發(fā)送數(shù)據(jù))。-脈沖 主機(jī)sbuff 從機(jī)sbuff sdi sdo-0 00-0 10101010 01010101 0 0-1 0-1 0101010x 10101011 0 11 1-0 01010100 10101011 0 1-2 0-1 1010100x 01010110 1 02 1-0 10101001 01010110 1 0-3 0-1 0101001x 10101101

13、0 13 1-0 01010010 10101101 0 1-4 0-1 1010010x 01011010 1 04 1-0 10100101 01011010 1 0-5 0-1 0100101x 10110101 0 15 1-0 01001010 10110101 0 1-6 0-1 1001010x 01101010 1 06 1-0 10010101 01101010 1 0-7 0-1 0010101x 11010101 0 17 1-0 00101010 11010101 0 1-8 0-1 0101010x 10101010 1 08 1-0 01010101 1010101

14、0 1 0- 這樣就完成了兩個寄存器8位的交換，上面的0-1表示上升沿、1-0表示下降沿，sdi、 sdo相對于主機(jī)而言的。根據(jù)以上分析，一個完整的傳送周期是16位，即兩個字節(jié)，因為，首先主機(jī)要發(fā)送命令過去，然后從機(jī)根據(jù)主機(jī)的名準(zhǔn)備數(shù)據(jù)，主機(jī)在下一個8位時鐘周期才把數(shù)據(jù)讀回來。 SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進(jìn)行通信:一條時鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO;用于 CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI主要特點(diǎn)有:可以同時發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機(jī)或從機(jī)工作;提供頻率可編程時鐘;發(fā)送結(jié)束中斷標(biāo)志;寫沖突保護(hù);總線

15、競爭保護(hù)等。 SPI總線有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0和SPI3方式。 SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進(jìn)行配置，時鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果 CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)數(shù)據(jù)被采樣。 SPI主模塊

16、和與之通信的外設(shè)音時鐘相位和極性應(yīng)該一致。SPI時序圖詳解-SPI接口在模式0下輸出第一位數(shù)據(jù)的時刻SPI接口在模式0下輸出第一位數(shù)據(jù)的時刻SPI接口有四種不同的數(shù)據(jù)傳輸時序，取決于CPOL和CPHL這兩位的組合。圖1中表現(xiàn)了這四種時序，時序與CPOL、CPHL的關(guān)系也可以從圖中看出。圖1CPOL是用來決定SCK時鐘信號空閑時的電平，CPOL0，空閑電平為低電平，CPOL1時，空閑電平為高電平。CPHA是用來決定采樣時刻的，CPHA=0，在每個周期的第一個時鐘沿采樣，CPHA1，在每個周期的第二個時鐘沿采樣。由于我使用的器件工作在模式0這種時序（CPOL0，CPHA0），所以將圖1簡化為圖2，

17、只關(guān)注模式0的時序。圖2我們來關(guān)注SCK的第一個時鐘周期，在時鐘的前沿采樣數(shù)據(jù)（上升沿，第一個時鐘沿），在時鐘的后沿輸出數(shù)據(jù)（下降沿，第二個時鐘沿）。首先來看主器件，主器件的輸出口（MOSI）輸出的數(shù)據(jù)bit1，在時鐘的前沿被從器件采樣，那主器件是在何時刻輸出bit1的呢？bit1的輸出時刻實際上在SCK信號有效以前，比 SCK的上升沿還要早半個時鐘周期。bit1的輸出時刻與SSEL信號沒有關(guān)系。再來看從器件，主器件的輸入口MISO同樣是在時鐘的前沿采樣從器件輸出的bit1的，那從器件又是在何時刻輸出bit1的呢。從器件是在SSEL信號有效后，立即輸出bit1，盡管此時SCK信號還沒有起效。關(guān)

18、于上面的主器件和從器件輸出bit1位的時刻，可以從圖3、4中得到驗證。圖3注意圖3中，CS信號有效后（低電平有效，注意CS下降沿后發(fā)生的情況），故意用延時程序延時了一段時間，之后再向數(shù)據(jù)寄存器寫入了要發(fā)送的數(shù)據(jù)，來觀察主器件輸出bit1的情況（MOSI）。可以看出，bit1（值為1）是在SCK信號有效之前的半個時鐘周期的時刻開始輸出的（與CS信號無關(guān)），到了SCK的第一個時鐘周期的上升沿正好被從器件采樣。圖4圖4中，注意看CS和MISO信號。我們可以看出，CS信號有效后，從器件立刻輸出了bit1（值為1）。通常我們進(jìn)行的spi操作都是16位的。圖5記錄了第一個字節(jié)和第二個字節(jié)間的相互銜接的過程

19、。第一個字節(jié)的最后一位在SCK的上升沿被采樣，隨后的SCK下降沿，從器件就輸出了第二個字節(jié)的第一位。SPI總線協(xié)議介紹（接口定義,傳輸時序）一、 技術(shù)性能SPI接口是Motorola 首先提出的全雙工三線同步串行外圍接口，采用主從模式（Master Slave）架構(gòu)；支持多slave模式應(yīng)用，一般僅支持單Master。時鐘由Master控制，在時鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后（MSB first）；SPI接口有2根單向數(shù)據(jù)線，為全雙工通信，目前應(yīng)用中的數(shù)據(jù)速率可達(dá)幾Mbps的水平。-二、接口定義SPI接口共有4根信號線，分別是：設(shè)備選擇線、時鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線

20、。（1）MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入（2）MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出（3）SCLK ：時鐘信號，由主器件產(chǎn)生（4）/SS：從器件使能信號，由主器件控制-三、內(nèi)部結(jié)構(gòu)-四、傳輸時序SPI接口在內(nèi)部硬件實際上是兩個簡單的移位寄存器,傳輸?shù)臄?shù)據(jù)為8位，在主器件產(chǎn)生的從器件使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK的下降沿上數(shù)據(jù)改變，上升沿一位數(shù)據(jù)被存入移位寄存器。SPI接口沒有指定的流控制，沒有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。三、時序圖淺析其實顯而易，見也就是背光和字體的顏色不一樣罷，不過老實說，藍(lán)色背光的1602看上去顯得確實比較亮，也許是人眼

21、視覺的關(guān)系。接下來進(jìn)入LCD1602使用的重點(diǎn)：操作時序。操作時序永遠(yuǎn)使用是任何一片IC芯片的最主要的內(nèi)容。一個芯片的所有使用細(xì)節(jié)都會在它的官方器件手冊上包含。所以使用一個器件事情，要充分做好的第一件事就是要把它的器件手冊上有用的內(nèi)容提取，掌握。介于中國目前的芯片設(shè)計能力有限，所以大部分的器件都是外國幾個IC巨頭比如TI、AT、MAXIM這些公司生產(chǎn)的，器件資料自然也是英文的多，所以，英文的基礎(chǔ)要在閱讀這些數(shù)據(jù)手冊時得到提高哦。即便有中文翻譯版本，還是建議看英文原版，看不懂時不妨再參考中文版，這樣比較利于提高。我們首先來看1602的引腳定義,1602的引腳是很整齊的SIP單列直插封裝，所以器件

22、手冊只給出了引腳的功能數(shù)據(jù)表：3.jpg (56.37 KB)2010-3-15 10:35我們只需要關(guān)注以下幾個管腳：3腳：VL，液晶顯示偏壓信號，用于調(diào)整LCD1602的顯示對比度，一般會外接電位器用以調(diào)整偏壓信號，注意此腳電壓為0時可以得到最強(qiáng)的對比度。4腳：RS，數(shù)據(jù)/命令選擇端，當(dāng)此腳為高電平時，可以對1602進(jìn)行數(shù)據(jù)字節(jié)的傳輸操作，而為電平時，則是進(jìn)行命令字節(jié)的傳輸操作。命令字節(jié)，即是用來對LCD1602的一些工作方式作設(shè)置的字節(jié)；數(shù)據(jù)字節(jié)，即使用以在1602上顯示的字節(jié)。值得一提的是，LCD1602的數(shù)據(jù)是8位的。5腳：R/W，讀寫選擇端。當(dāng)此腳為高電平可對LCD1602進(jìn)行讀數(shù)

23、據(jù)操作，反之進(jìn)行寫數(shù)據(jù)操作。筆者認(rèn)為，此腳其實用處不大，直接接地永久置為低電平也不會影響其正常工作。但是尚未經(jīng)過復(fù)雜系統(tǒng)驗證，保留此意見。6腳：E，使能信號，其實是LCD1602的數(shù)據(jù)控制時鐘信號，利用該信號的上升沿實現(xiàn)對LCD1602的數(shù)據(jù)傳輸。714腳：8位并行數(shù)據(jù)口，使得對LCD1602的數(shù)據(jù)讀寫大為方便?，F(xiàn)在來看LCD1602的操作時序：4.jpg (46.5 KB)2010-3-15 10:35在此，我們可以先不讀出它的數(shù)據(jù)的狀態(tài)或者數(shù)據(jù)本身。所以只需要看兩個寫時序：當(dāng)我們要寫指令字，設(shè)置LCD1602的工作方式時：需要把RS置為低電平，RW置為低電平，然后將數(shù)據(jù)送到數(shù)據(jù)口D0D7，

24、最后E引腳一個高脈沖將數(shù)據(jù)寫入。當(dāng)我們要寫入數(shù)據(jù)字，在1602上實現(xiàn)顯示時：需要把RS置為高電平，RW置為低電平，然后將數(shù)據(jù)送到數(shù)據(jù)口D0D7，最后E引腳一個高脈沖將數(shù)據(jù)寫入。發(fā)現(xiàn)了么，寫指令和寫數(shù)據(jù)，差別僅僅在于RS的電平不一樣而已。以下是LCD1602的時序圖：5.jpg (52.47 KB)2010-3-15 10:35大家要慢慢學(xué)會看時序圖，要知道操作一個器件的精華便蘊(yùn)藏在其中，看懂看準(zhǔn)了時序，你操控這個芯片就是非常容易的事了。1602的時序是我見過的一個最簡單的時序：1、注意時間軸，如果沒有標(biāo)明（其實大部分也都是不標(biāo)明的），那么從左往右的方向為時間正向軸，即時間在增長。2、上圖框出并

25、注明了看懂此圖的一些常識：(1).時序圖最左邊一般是某一根引腳的標(biāo)識，表示此行圖線體現(xiàn)該引腳的變化，上圖分別標(biāo)明了RS、R/W、E、DB0DB7四類引腳的時序變化。(2).有線交叉狀的部分，表示電平在變化，如上所標(biāo)注。(3).應(yīng)該比較容易理解，如上圖右上角所示，兩條平行線分別對應(yīng)高低電平，也正好吻合(2)中電平變化的說法。(4).上圖下，密封的菱形部分，注意要密封，表示數(shù)據(jù)有效，Valid Data這個詞也顯示了這點(diǎn)。3、需要十分嚴(yán)重注意的是，時序圖里各個引腳的電平變化，基于的時間軸是一致的。一定要嚴(yán)格按照時間軸的增長方向來精確地觀察時序圖。要讓器件嚴(yán)格的遵守時序圖的變化。在類似于18B20這

26、樣的單總線器件對此要求尤為嚴(yán)格。4、以上幾點(diǎn)，并不是LCD1602的時序圖所特有的，絕大部分的時序圖都遵循著這樣的一般規(guī)則，所以大家要慢慢的習(xí)慣于這樣的規(guī)則。也許你還注意到了上面有許多關(guān)于時間的標(biāo)注，這也是個十分重要的信息，這些時間的標(biāo)注表明了某些狀態(tài)所要維持的最短或最長時間。因為器件的工作速度也是有限的，一般都跟不上主控芯片的速度，所以它們直接之間要有時序配合。話說現(xiàn)在各種處理器的主頻也是瘋狂增長，日后搞不好出現(xiàn)個雙核單片機(jī)也不一定就是夢話。下面是時序參數(shù)表：6.jpg (63.37 KB)2010-3-15 10:35大家要懂得估計主控芯片的指令時間，可以在官方數(shù)據(jù)手冊上查到MCU的一些級別參數(shù)。比如我們現(xiàn)在用AVR M16做為主控芯片，外部12MHz晶振，指令周期就是一個時鐘周期為（1/12MHz）us，所以至少確定了它執(zhí)行一條指令的時間是us級別的。我們看到，以上給的時間參數(shù)全部是ns級別的，所以即便我們在程序里不加延時程序，也應(yīng)該可以很好的配合LCD1602的時序要求了。怎么看這個表呢？很簡單，我們在時序圖里可以找到TR1，