數(shù)字邏輯復(fù)習(xí)資料!!

1、第一章緒論知識(shí)點(diǎn)1編碼、無(wú)權(quán)代碼、有權(quán)代碼知識(shí)點(diǎn)2 :數(shù)制、進(jìn)制變換知識(shí)點(diǎn)3 :定點(diǎn)數(shù)、浮點(diǎn)數(shù)知識(shí)點(diǎn)4 :模擬信號(hào)、數(shù)字信號(hào)、模擬電路、數(shù)字電路一、選擇題1、 以下代碼中為無(wú)權(quán)碼的為(CD )。A、8421BCD碼 B、5421BCD碼 C、余三碼 D、格雷碼2、 一位十六進(jìn)制數(shù)可以用(C)位二進(jìn)制數(shù)來(lái)表示。A、1B 、2C 、4 D 、163、十進(jìn)制數(shù)25用8421BCD碼表示為(B )。A 10 101 B 、0010 0101 C 、100101 D 、101014、 在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無(wú)符號(hào)整數(shù)是(CD )oA、(256) 10 B 、(127) 10 C 、( F

2、F) 16 D、(255) 105、常用的BCD碼有(CD )oA、奇偶校驗(yàn)碼B、格雷碼C、8421碼D、余三碼6、 與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有(BCD )oA、容易設(shè)計(jì)B、通用性強(qiáng)C、保密性好D、抗干擾能力強(qiáng)二、判斷題(正確打/錯(cuò)誤的打X)1、 數(shù)字電路中用“ 1”和“ 0”分別表示兩種狀態(tài)，二者無(wú)大小之分。(V )2、 格雷碼具有任何相鄰碼只有一位碼元不同的特性。(V )3、 八進(jìn)制數(shù)(18) 8比十進(jìn)制數(shù)(18) 10小。(X )4、 在時(shí)間和幅度上都離散的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。(V )三、填空題1、 數(shù)字信號(hào)的特點(diǎn)是在幅度上和 時(shí)間上都是離散，其高電平和低電平

3、常用1和0來(lái)表示。2、 分析數(shù)字電路的主要工具是邏輯代數(shù)，數(shù)字電路又稱作邏輯電路_。3、常用的BCD碼有8421BCD碼、2421BCD碼、5421BCD碼、余三碼等。常用的可靠性代 碼有格雷碼、奇偶校驗(yàn)碼等。4、(10110010. 1011) 2=( 262.54 )8=(_ B2.B )165、( 35.4)8 =(11101.1) 2 =( 29.5) 10=(1D.8 )16 = (0010 100.010j)8421BCD6、(39. 75 ) 10=(100111.11 ) 2=(47.6) 8=(27.C) 167、( 5E.C)16=(1011110.11 ) 2=( 136

4、.6 ) 8=(94.75)10= (1001 0100.01110101 )8421bcd8、( 01111000)8421BCD= (1001110) 2=( 116) 8=( 78)10=( 4E) 16第二章邏輯代數(shù)基礎(chǔ)知識(shí)點(diǎn)1邏輯函數(shù)、邏輯函數(shù)的六種表示方式知識(shí)點(diǎn)2 :基本的邏輯運(yùn)算(與、或、非、與非、或非、與或非、異或)、邏輯運(yùn)算規(guī)則知識(shí)點(diǎn)3 :三個(gè)定理：代入定理、反演定理、對(duì)偶定理知識(shí)點(diǎn)4 :邏輯函數(shù)兩種標(biāo)準(zhǔn)形式、邏輯函數(shù)的變換(與非-與非、或非-或非、與或非式)知識(shí)點(diǎn)5 :邏輯函數(shù)的公式法化簡(jiǎn)、卡若圖表示和卡諾圖法化簡(jiǎn)、具有無(wú)關(guān)項(xiàng)的卡諾圖化簡(jiǎn)一、選擇題1、當(dāng)邏輯函數(shù)有 n個(gè)變量

5、時(shí)，共有 (D )個(gè)變量取值組合。A nB、2nC 、n2D 、2n2、 邏輯函數(shù)的表示方法中具有唯一性的是(AD )。A、真值表B 、表達(dá)式 C 、邏輯圖D 、卡諾圖3、F = AB BD CDE AD = ( AC )。A AB D B 、(A B)D C 、(A D)(B D) D、(A D)(B D)4、 求一個(gè)邏輯函數(shù) F的對(duì)偶式，可將 F中的(ACD )。A、“ ” 換成“ +”，“ +” 換成 “ ”B、原變量換成反變量，反變量換成原變量C變量不變D常數(shù)中“ 0”換成“ 1 ”，“1 ”換成“ 0”E、常數(shù)不變5、 在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯 0。( D )A、全

6、部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是16、 在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯 0。( BCD )A、全部輸入是0 B、全部輸入是1 C、任一輸入為0,其他輸入為1 D、任一輸入 為1二、判斷題(正確打/錯(cuò)誤的打X)1、 邏輯變量的取值，1比0大。(X )。2、 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。(V )。3、 若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。(“)。4、因?yàn)檫壿嫳磉_(dá)式 A+B+AB=A+B成立，所以AB=0成立。(X )5、 若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。(X )6、 邏輯函數(shù)F =AB，AB BC BC已

7、是最簡(jiǎn)與或表達(dá)式。(X )7、對(duì)邏輯函數(shù)F = AB A B BC BC利用代入規(guī)則，令A(yù)=BC代入，得F =BCB (BC)B BC BCBC BC成立。(x )三、填空題1、邏輯代數(shù)又稱為布爾代數(shù)。最基本的邏輯關(guān)系有與、或、非 三種。常用的幾種數(shù)字邏輯-復(fù)習(xí)材料導(dǎo)出的邏輯運(yùn)算為 或非、或非、與或非、同或、異或 。2、 邏輯函數(shù)的常用表示方法有邏輯表達(dá)、真值表、邏輯圖 。3、 邏輯代數(shù)的三個(gè)重要規(guī)則是代入規(guī)則、對(duì)偶規(guī)則、反演規(guī)則。4、邏輯函數(shù)F =A B CD的反函數(shù)F= AB(C D)。5、邏輯函數(shù) F=A( B+0 1的對(duì)偶函數(shù)是 FD=A+BC+O。6、 添力口 項(xiàng)公式 AB AC B

8、C二AB AC 的對(duì)偶式為(A B)(A C)(B C) =(A B)(A C)。7、邏輯函數(shù) F 二(AB AB AB AB)二 08、已知函數(shù)的對(duì)偶式為F D =(AB) (CD - BC),則它的原函數(shù)為F =(A B) (C D)(B C)。四、分析與計(jì)算題1、已知邏輯函數(shù) F(A, B,C,D) = ABCD ACD AC(1) 求該邏輯函數(shù)的反演函數(shù)、對(duì)偶函數(shù)(2 )求該邏輯函數(shù)的最大項(xiàng)表達(dá)式、最小項(xiàng)表達(dá)式(3)求該邏輯函數(shù)的與非-與非表達(dá)式、或非-或非表達(dá)式、與或非式解：(1)反演函數(shù) F=(A B+C+D A+C D A C)對(duì)偶函數(shù) FD=(A+B +C+D)(A C+D)(

9、A+C)(2) 最大項(xiàng)表達(dá)式 F=(A+B +C+D)(A +C+D)(A+C) 最小項(xiàng)表達(dá)式F=AB CD+A CD+AC(3) 與非與非 F=(F )=(A B+C+D (A+C D A +C)或非或非 FD=(A+B C D)(A +C+D)(A+C)=( (A+B C +D)(A +C+D)(A+C) D DF=(F )與或非 F=(F ) (A B+C+D (A+C D )(A C 2、對(duì)下列邏輯函數(shù)的進(jìn)行化簡(jiǎn)：(1) F (代 B,C) = AB AB BC BC(2) F (代 B,C,D) = (024,6,8) Zd(10,11,12,13,14,15)(3) F(代 B,C

10、,D) =AC BC BD CD A(B C) A BCD ABDE解：(1) F(代 B,C)=AB AB BC BC=AB A B(C+C )+BC (A+A )B C=AB +ABC+A BC BC AB C+A =(AB +AB C)+(BC +A BC )+(A BC+A B C) =AB BC AC(2) F(代 B,C,D)二匸m(0,2,4,6,8) Zd(10,11,12,13,14,15)CD=mo+m2+m4+m6+m8+d1o+dn+d12+d13+d14+d150001111010011001XXXX100XF=(A CD ABC D ABC D AB C D )+(

11、ABC D+ABCD)+(A BCD +ABCD ABCD A B CD )=C D ABD+CD (3) F(A,B,C,DAC BC BD CD A(B C) ABCD ABDE解：Y = AC BC BD CD A(B C ) A BCD AB DEA(B+C二AC BC BD CD A(BC) AB DE=AC BC BD CD A AB DE=A BC BD CD=A BC BD第三章邏輯門電路知識(shí)點(diǎn)1:半導(dǎo)體元器件的開(kāi)關(guān)特性知識(shí)點(diǎn)2: OC門、OD門、三態(tài)門知識(shí)點(diǎn)3 : TTL數(shù)字集成電路的各種系列及其特性數(shù)字邏輯-復(fù)習(xí)材料知識(shí)點(diǎn)4 : CMOS數(shù)字集成電路的各種系列及其特性知識(shí)點(diǎn)

12、5: TTL電路與CMOS電路的連接一、選擇題1、 三態(tài)門輸出高阻狀態(tài)時(shí)，（ABD ）是正確的說(shuō)法。A、用電壓表測(cè)量指針不動(dòng)B、相當(dāng)于懸空C、電壓不高不低D、測(cè)量電阻指針不動(dòng)2、 以下電路中常用于總線應(yīng)用的有（A ）。A、TSL門 B、OC門C、漏極開(kāi)路門D、CMOS與非門3、 三極管作為開(kāi)關(guān)使用時(shí)，要提高開(kāi)關(guān)速度，可（ACD ）。A、降低飽和深度B、增加飽和深度C、采用有源泄放回路D、采用抗飽和三極管4、CMOS數(shù)字集成電路與 TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是 （ACD ）。A、微功耗 B、高速度 C、高抗干擾能力D、電源范圍寬5、 與CT4000系列相對(duì)應(yīng)的國(guó)際通用標(biāo)準(zhǔn)型號(hào)為（B ）。A

13、、CT74S肖特基系列B、CT74LS低功耗肖特基系列C、CT74L低功耗系列D、CT74H高速系列二、判斷題（正確打/錯(cuò)誤的打X）1、TTL與非門的多余輸入端可以接固定高電平。 （V ）2、 當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（ V ）3、 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（X ）三、填空題1、 集電極開(kāi)路門的英文縮寫(xiě)為OC門，工作時(shí)必須外加電源 和 負(fù)載。2、 OC門稱為 集電極開(kāi)路門 門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)線與 功能。3、國(guó)產(chǎn)TTL電路 CT4000相當(dāng)于國(guó)際 SN54/74LS系列，其中LS表示低功耗肖特基 。四、分析與計(jì)算題1、分析

14、下列兩個(gè)電路圖（a）、（b）的邏輯功能。Y2、在下圖所示的電路中，已知G、G2、G3為OD輸出的與非門74LS03，輸出高電平時(shí)的漏電流最大值為Ioh（max ） =5 A ,輸出低電平為Vl（max ） =0.33V時(shí)允許的最大負(fù)載電流為Iol（ max ） =5.2mA。負(fù)載門G4、G5、G6為74LS00，它的咼電平輸入電流最大值I ih（max）和低電平輸入電流最大值Iil（ MAX）均為1 A。若Vdd=5V，要求Voh紹.4V、Vol O.33V，試求Rl 取值的允許范圍。（P96）解：據(jù)RL (max)Udd=(VDD -Voh )/(nl OH (max) + 口1舊(max)

15、有:R L(max) - (VdD _ VOH ) /(n|OH (max)m| IH (max)=(5-4.4)/(3 5 10啟 6 10冷28.62又據(jù) R L (min) = (VDD _ VOL)/(loL (max) + m|l IH (max) I)R L(min)-(VDD _VOL) /( I OL(max) _ m | I IL (max) |)=(5-0.33)/(5.2 10” 一6 10冷門-0.90k故允許的取值范圍為28.6k Q 4RkJ0.90k Q3、在下圖所示的電路中，已知 G1、G2為OC門，輸出管截止時(shí)的漏電路為 Ioh=200吩, 輸出管導(dǎo)通時(shí)允許的

16、最大負(fù)載電流為 I ol (max)= 16mA。G3、G4、G5為74系列的與非門，它 們的低電平輸入電流為 I il= -1mA時(shí)，高電平輸入電流為Iih=40 mA。若Vcc=5V ,要求OC門 輸出的高電平 Voh為.0V、VolO.4V，試求電路中的外接負(fù)載電阻 Rl選定合適的阻值。(P133)UccR L( min )1 OL (max) 一 m 1 IL5-0.4ki -0.35k163 1=1k Q選定的冋T值應(yīng)在2.63k Q與0.35k Q之間，故取第四章組合邏輯電路知識(shí)點(diǎn)1小規(guī)模組合邏輯電路的分析與設(shè)計(jì)方法知識(shí)點(diǎn)2 :常用的中規(guī)模集成器件及其主要的集成電路芯片型號(hào)：編碼器

17、、譯碼器、數(shù)據(jù)選 擇器知識(shí)點(diǎn)3 :用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)（編碼器、譯碼器、數(shù)據(jù)選擇器）知識(shí)點(diǎn)4 : CMOS數(shù)字集成電路的各種系列及其特性知識(shí)點(diǎn)5 :競(jìng)爭(zhēng)冒險(xiǎn)的概念、判斷方法、消除方法一、選擇題1、下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有（CD ）。D、F =(A B)ADA、 F =B AB B、 F =BC AB C、 F = ABC AB2、 若在編碼器中有 50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（B ）位。A、5B、6C、10D、503、一個(gè)16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 （C ）個(gè)。A、1B、2C、4D、164、 下列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù)式有（

18、D ）。A、F = BC AC AB B、F = AC BC AB C、F = AC BC AB ABD、F = BC AC AB BC AB AC E、F = BC AC AB AB5、 函數(shù)F = AC AB BC，當(dāng)變量的取值為 （ACD）時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。A、B=C=1B、B=C=0C、A=1，C=0 D、A=0，B=06、 四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入 Xi和地址碼 Ai之間的邏輯表達(dá)式為 Y=(A )。A1A0X0 +AA0X1 +AAX2 +AA0X3A1 A X 0C、A1A0 X1D、A1 Ag X 37、一個(gè)A、8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（E ）1B、 2C

19、、 3 D、C、3個(gè)。4E、89、在下列邏輯電路中，不是組合邏輯電路的有 A、譯碼器B、編碼器八路數(shù)據(jù)分配器，其地址輸入端有A、 1C、（C、全加器（c ）個(gè)。3D、寄存器D、(AB )。E、810、組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有A、修改邏輯設(shè)計(jì)B、在輸出端接入濾波電容C、后級(jí)加緩沖電路D、屏蔽輸入信號(hào)的尖峰干擾11、用3線-8線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)（ABC ）。A、STA =1， STb =D， STC =0 B、STa=1， STB=D， STC =DC、STa =1, STb =0, STc =D D、STa =D , STb =0, STC =012、

20、 以下電路中，加以適當(dāng)輔助門電路，（AB ）適于實(shí)現(xiàn)單輸出組合邏輯電路。A、二進(jìn)制譯碼器B、數(shù)據(jù)選擇器C、數(shù)值比較器D、七段顯示譯碼器13、 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F = A）A。 AAo，應(yīng)使（A）oA、D0=D2=0 , D1=D3=1C、D0=D1=0 , D2=D3=1B、D0=D2=1 , D仁 D3=0D、D0=D1=1 , D2=D3=014、用3線-8譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)F = A2 AqA；，應(yīng)（AB ）。C、用或門，F(xiàn) = Y2 丫3A、用與非門，F(xiàn) =（丫。丫；丫4丫5丫6丫7）B、用與門，F(xiàn) =丫2丫3D、用或門，F(xiàn) =丫0 +Y； +丫4

21、十丫5 +丫6 十丫7二、判斷題（正確打/錯(cuò)誤的打X）1、 優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（X ）2、 編碼與譯碼是互逆的過(guò)程。（V）3、 液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（V ）4、 液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（X ）5、共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（V ）6、 用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（X ）7、 組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（X ）三、填空題1、消除竟?fàn)幟半U(xiǎn)的方法有修改邏輯設(shè)計(jì)（增加多余項(xiàng)）、 接入濾波電容 、 加選通脈沖等。四、分析與設(shè)計(jì)題1、分

22、析下圖所示的組合邏輯電路的邏輯功能：（1 ）寫(xiě)出該電路的邏輯函數(shù)表達(dá)式、并化為最簡(jiǎn)的與或式（2）寫(xiě)出該電路的真值表，并所名該電路的邏輯功能圖（a）解：Y =(A+B + C) 丫2 = (A B)r r ? rY = (YY2B)Y =Y 7 + B=(A + B+C) + (A+ B)+B 最簡(jiǎn)的與或式：Y=ABC+AB+B=AB+B=A+B（2）真值表：A j? CY0 0 010 0 110 1 010 1 111 0 011 0 111 1 001 1 10電路的邏輯功能：電路的輸出Y只與輸入A、B有關(guān)，而 與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為 0, Y=1 ； A

23、、B全為 1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系 為與非運(yùn)算的關(guān)系。2、用與非門設(shè)計(jì)一個(gè)樓上、 樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的路燈，使之在上樓前，用樓下開(kāi)關(guān)打開(kāi)電燈，上樓后，用樓上開(kāi)關(guān)關(guān)滅電燈；或者在下樓前，用樓上開(kāi)關(guān)打開(kāi) 電燈，下樓后，用樓下開(kāi)關(guān)關(guān)滅電燈。（1）列出該電路的真值表、并寫(xiě)出該電路的邏輯函數(shù)表達(dá)式（2 ）將（1 ）中所獲得的邏輯函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)，并做邏輯函數(shù)的變換（3）判斷你所得到的電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)2解：（1）設(shè)樓上開(kāi)關(guān)為 A，樓下開(kāi)關(guān)為B,燈泡為Y。并設(shè)A、B閉合時(shí)為1,斷開(kāi)時(shí)為0 ； 燈亮?xí)rY為1,燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。ABY000011I0110

24、(已為最簡(jiǎn)與或表達(dá)式)數(shù)字邏輯-復(fù)習(xí)材料邏輯表達(dá)式：Y= AB+AB(2) Y = (A)B)(A)A)= (AB) B)(AB)A)用與非門實(shí)現(xiàn)：3、設(shè)S i和S 0是數(shù)據(jù)選擇器的控制端,D 0、D 1、D 2是數(shù)據(jù)輸入端，F(xiàn)為輸出端,G4J CLK K四.1. (1)電路的狀態(tài)轉(zhuǎn)移表:CLK JK功能0XXQft+1=Qr 持I00Q8fE+1 = gfl 探持I0I0Qn+1 =0 置 01 1 01g1 =1 置 1I1Iefl協(xié)轉(zhuǎn)得鐘控JK觸發(fā)器的特性方程:(2)電路的狀態(tài)轉(zhuǎn)移方程:將S=JQ n、R=KQ n代入鐘控RS觸發(fā)器的特性方程,Qn 1 = S RQn = JQn KQn

25、 QnX1/ 題4. 2設(shè)圖P4. 13中各觸發(fā)誌的初始狀恣皆為武畫(huà)出壯尸信 號(hào)連拱作用下各觸發(fā)器輸出瑞的電壓波形。CPIKCP-1J rCl ik nuC1IKSi 0CP1JC)CP&0:oCP1 INCP* C1JQn; 1 I ;Q血；i1 11*l 11EiejilLJrFi ID11111 1rnLdHr1,2丨4*W111raf1Fl1ir-rHa時(shí)序圖題422試畫(huà)出圖P4. 22電路在一系列CP信號(hào)作用下Q、Q、Q,端輸 出電壓的披形；觸發(fā)器為為邊沿倉(cāng)發(fā)結(jié)構(gòu)砌始狀態(tài)為嘰丨題423試畫(huà)出哥P4. 23電路在圖中所示CPX 信號(hào)作用b y, 的輸出電壓減形丁并說(shuō)1fl Q Q Q輸

26、出信號(hào)的頻咐與忙嚴(yán)信號(hào)頻率之間的關(guān) 系|:hww&1Pc 第六章時(shí)序邏輯電路知識(shí)點(diǎn)1同步時(shí)序邏輯電路、異步時(shí)序邏輯電路的分析（驅(qū)動(dòng)方程、時(shí)鐘方程、輸出函數(shù)、 狀態(tài)方程、狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移）知識(shí)點(diǎn)2 :同步時(shí)序邏輯電路（原始狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖、狀態(tài)化簡(jiǎn)、狀態(tài)方程）、簡(jiǎn)單的異步時(shí)序邏輯電路（時(shí)鐘方程的選擇、狀態(tài)表化簡(jiǎn)、狀態(tài)方程）的設(shè)計(jì)。特別注 意加、減、可逆計(jì)數(shù)器的設(shè)計(jì)方法。知識(shí)點(diǎn)3 :寄存器和移位寄存器、常用的計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法知識(shí)點(diǎn)4 :順序脈沖信號(hào)、序列脈沖信號(hào)的產(chǎn)生方法一、選擇題1、2、同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是A、工作速度高 B、觸發(fā)器利用率高

27、C、電路簡(jiǎn)單把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到A、4B、53、C、9（C ）。（A ）。D、不受時(shí)鐘CLK控制。（D）進(jìn)制計(jì)數(shù)器。204、下列邏輯電路中為時(shí)序邏輯電路的是A、變量譯碼器B、加法器C、數(shù)碼寄存器N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為2A、NB、2NC、NB、2ND、數(shù)據(jù)選擇器 D ）的計(jì)數(shù)器。ND、25、N個(gè)觸發(fā)器可以構(gòu)成能寄存 （B）位二進(jìn)制數(shù)碼的寄存器。A、N-1B、NC、N+1D、2N6、五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為（A ）。A、5 B、10C、25D、327、 同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（B ）。A、沒(méi)有觸發(fā)器B、沒(méi)有統(tǒng)一的

28、時(shí)鐘脈沖控制C、沒(méi)有穩(wěn)定狀態(tài)D、輸出只與內(nèi)部狀態(tài)有關(guān)8、欲設(shè)計(jì)0, 1, 2, 3，4，5, 6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì) 數(shù)器，最少應(yīng)使用 （B）級(jí)觸發(fā)器。A、2B、3C、4D、89、 用二進(jìn)制異步計(jì)數(shù)器從 0做加法，計(jì)到十進(jìn)制數(shù) 178，則最少需要（D）個(gè)觸發(fā)器。A、2B、6C、7D、8E、10 10、若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為 Qn1二AQn AB，則JK端的方程為（AB ）。A、J=AB，K= (A B)B、J=AB，K= AB C、J=(A B)，K=AB D、J= AB，K=AB11、若要設(shè)計(jì)一個(gè)脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用（

29、C ）個(gè)觸發(fā)器。C、4D、10、判斷題（正確打/錯(cuò)誤的打x）1、同步時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（V ）2、 組合電路不含有記憶功能的器件。（V ）3、 同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CLK控制。（V ）4、 異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（X ）5、 環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CLK作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（X ）6、 環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（V ）7、 計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（X ）8、 D觸發(fā)器的特征方程 Qn+1=D，而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。（X ）9、 在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為

30、2N，而又是用N級(jí)觸發(fā)器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（V ）10、把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到 15進(jìn)制計(jì)數(shù)器。（X ）三、填空題1、 寄存器按照功能不同可分為兩類：移位寄存器和數(shù)碼寄存器。2、 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路 、時(shí)序邏輯電路 。3、 由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生4個(gè)順序脈沖。4、 時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為同步 時(shí)序電路和異步時(shí)序電路。四、分析與設(shè)計(jì)題1、分析下圖所示的邏輯電路圖，說(shuō)明該電路的邏輯功能。要求：（1 ）寫(xiě)出該電路的驅(qū)動(dòng)方程、輸出函數(shù)（2）寫(xiě)出該電路的狀態(tài)轉(zhuǎn)移方程（3）列出

31、該電路的狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖（4 ）說(shuō)明該電路的邏輯功能&XFF0FF1oo Y1 Q1TQ0=11TCC1C1D0OCLK1Q0Q1圖（a）FFoFF1FF2圖（b）解：（a）圖：（1）輸出函數(shù)： Y = （XQn）= XQn驅(qū)動(dòng)方程:To -1數(shù)字邏輯-復(fù)習(xí)材料，n 1n(2)t觸發(fā)器的特性方程：Q = T二 Q將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程:狀態(tài)圖:輸入現(xiàn)態(tài)次態(tài)輸岀XQ：Qo000011001101010111011001100110101000110011111101Q0 二 T0 二 Q0 =1 - Q0 二 Q0(3)狀態(tài)表：(a)狀態(tài)圖CLK|II(4) 邏輯功能

32、：由狀態(tài)圖可以看出，當(dāng)輸入 X = 0時(shí)，在時(shí)鐘脈沖 CLK的作用下，電路 的4個(gè)狀態(tài)按遞增規(guī)律循環(huán)變化，即：00宀 01T10 11 00宀當(dāng)X = 1時(shí)，在時(shí)鐘脈沖 CLK的作用下，電路的 4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：00宀 11T 10宀 01T 00f 可見(jiàn)，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能， 是一個(gè)2位二進(jìn)制同步可逆計(jì)數(shù)器。b圖：(1)異步時(shí)序電路，時(shí)鐘方程：CLK2二Qu CLK Q0, CLK 二CP電路沒(méi)有單獨(dú)的輸出，為穆?tīng)栃蜁r(shí)序電路。(2) D觸發(fā)器的特性方程：Qn 1 = D將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程:Q；1二 D2 二 Qn升沿時(shí)刻有效Q

33、；1T二 d廠 QnQ0上升沿時(shí)刻有效n 1Q0二 D。= Q0CLK上升沿時(shí)刻有效狀態(tài)圖:現(xiàn) 態(tài)次態(tài)0； Gi G；000110 010 c 0a 100 0 10110L0)000I10 L】 0 01 1 01 C 11 1 1】 a數(shù)字邏輯-復(fù)習(xí)材料(3 )狀態(tài)表:IfQi(a)狀態(tài)圖)時(shí)序圖(4)邏輯功能：由狀態(tài)圖可以看出，在時(shí)鐘脈沖CLK的作用下，電路的 8個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：OOOt 111T110T101T100 T 011T 010T 001T 000 T電路具有遞減計(jì)數(shù)功能，是一個(gè)3位二進(jìn)制異步減法計(jì)數(shù)器。2、設(shè)計(jì)一個(gè)按自然態(tài)序變化的7進(jìn)制同步加法計(jì)數(shù)器，計(jì)數(shù)規(guī)則

34、為逢7進(jìn)1，產(chǎn)生一個(gè)進(jìn)位輸出。2解：原始狀態(tài)圖如題圖所示：狀態(tài)化簡(jiǎn)：已經(jīng)最簡(jiǎn)。狀態(tài)分配：已是二進(jìn)制狀態(tài)。因需用3位二進(jìn)制代碼，選用 3個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用FFO、FF1、FF2表示。CLKo =CLKi =CLK2 =CLK由于要求采用同步方案，故時(shí)鐘方程為:0i000i0iXi00 0i ii i0n 1 ,(C) Q2的卡諾圖Qon二 Q；Qn Q；Qn= （Q；Q；）Qn 1Qo= QoQi QnQoQin= QinQ；Qn Q： Q；JoJiQn1電路圖：二 JQn KQn二（Q；Qi：）、K。二 1二 Q；、Ki=（Q；Q：）二 QinQo、 二 Qi：J2檢查電路

35、是否可自啟動(dòng)：Q； （Q；Q：）Qn iQ； = O!qT = Q：Q； + Q；Qo = oQ2 = QinQoQ2 + Q：Q2 = o將無(wú)效狀態(tài)iii代入狀態(tài)方程計(jì)算:可見(jiàn)iii的次態(tài)為有效狀態(tài) 000, 電路能夠自啟動(dòng)3、設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)電路，當(dāng)連續(xù)輸入3個(gè)或3個(gè)以上i時(shí)，電路的輸出為i，其它情況下輸出為o。例如：輸入 X ioiiooiiioiiiio輸入 y ooooooooioooiio解：建立原始狀態(tài)圖：設(shè)電路開(kāi)始處于初始狀態(tài)為so。第一次輸入i時(shí)，由狀態(tài)so轉(zhuǎn)入狀態(tài)si,并輸出o；若繼續(xù)輸入i，由狀態(tài)Si轉(zhuǎn)入狀態(tài)S2,并輸出o；如果仍接著輸入i，由狀態(tài)S2轉(zhuǎn)入狀態(tài)S3,并

36、輸出i ；此后若繼續(xù)輸入i，電路仍停留在狀態(tài) S3,并輸出i。XY電路無(wú)論處在什么狀態(tài)，只要輸入0，都應(yīng)回到初始狀態(tài)，并輸出狀態(tài)分配0,以便重新計(jì)數(shù)。狀態(tài)化簡(jiǎn)S0=00S仁01S2=10選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程 選用2個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用 輸出函數(shù)：FF0、FF1表示。采用同步方案，即取:狀態(tài)方程:00X000X10Y的卡諾圖n nQ1 Q0X00011110XQ1ni000X0110X000 01 11 10Qo 1二 XQ；Qnn ： 1 , r(a) Q0的卡諾圖Qin 1XQ；QTXQ1 .(2)式二 JQnKQ】(3)式(1)( 2) (3)式比較，得

37、驅(qū)動(dòng)方程:JoxqTJ廠 XQ0K。K廠X電路圖檢查電路能否自啟動(dòng)將無(wú)效狀態(tài)ii代入輸出函數(shù)和狀態(tài)方程計(jì)算:電路能夠自啟動(dòng)。4、 設(shè)計(jì)一個(gè)按自然態(tài)序變化的7進(jìn)制同步加法計(jì)數(shù)器，計(jì)數(shù)規(guī)則為逢7進(jìn)1,產(chǎn)生一個(gè)進(jìn)位輸出。5、 試設(shè)計(jì)一個(gè)8421BCD編碼的異步十進(jìn)制減法計(jì)數(shù)器，并要求所設(shè)計(jì)的電路能具有自啟 動(dòng)特性。(P331)6、 試用兩片同步十進(jìn)制計(jì)數(shù)器74160接成二十九進(jìn)制計(jì)數(shù)器。7、用帶反饋邏輯電路的3位移位寄存器，產(chǎn)生00010111這樣一組的序列信號(hào)。(P313)第七章半導(dǎo)體存儲(chǔ)器知識(shí)點(diǎn)1: ROM、RAM的結(jié)構(gòu)、組成、工作原理知識(shí)點(diǎn)2 : ROM和RAM存儲(chǔ)容量的擴(kuò)展（位擴(kuò)展法、字?jǐn)U展

38、法）知識(shí)點(diǎn)3 :用ROM實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)一、選擇題1、 一個(gè)容量為1K X 8的存儲(chǔ)器有（BD ）個(gè)存儲(chǔ)單元。A、 8B、8KC、8000D、 81922、要構(gòu)成容量為 4K X 8的RAM，需要（D ）片容量為256 X 4的RAM。A、2B、4C、8D、323、尋址容量為16K X 8的RAM需要（C ）根地址線。A、4B、8C、14D、16 E、16K4、 若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字 線加位線）共有 （C ）條。A、8B、16C、32D、2565、某存儲(chǔ)器具有 8根地址線和8根雙向數(shù)據(jù)線，則該存儲(chǔ)器的容量為（C ）。A、8 X 3

39、B、8K X 8C、256 X 8D、 256X 2566、隨機(jī)存取存儲(chǔ)器具有（A ）功能。A、讀 /寫(xiě)B(tài)、無(wú)讀/寫(xiě)C、只讀D、只寫(xiě)7、欲將容量為128X 1 的RAM擴(kuò)展為1024X 8,則需要控制各片選端的輔助譯碼器的輸出端數(shù)為（D ）。A、1B、2C、3D、88、欲將容量為256 X 1 的RAM擴(kuò)展為1024X 8,則需要控制各片選端的輔助譯碼器的輸入端數(shù)為（B）。A、4B、2C、3D、89、只讀存儲(chǔ)器 ROM在運(yùn)行時(shí)具有（A ）功能。A、讀/無(wú)寫(xiě)B(tài)、無(wú)讀/寫(xiě)C、讀/寫(xiě)D、無(wú)讀/無(wú)寫(xiě)10、 只讀存儲(chǔ)器 ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（D ）。A、全部改變 B、全部為

40、0 C、不可預(yù)料 D、保持不變11、 隨機(jī)存取存儲(chǔ)器 RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（C ）。A、全部改變 B、全部為1 C、不確定D、保持不變12、用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將 （ACD ）相應(yīng)地并聯(lián)在一起。A、地址線B、數(shù)據(jù)線 C、片選信號(hào)線D、讀/寫(xiě)線13、PROM的與陳列（地址譯碼器）是 （B ）。A、全譯碼可編程陣列B、全譯碼不可編程陣列C、非全譯碼可編程陣列D、非全譯碼不可編程陣列二、判斷題（正確打，錯(cuò)誤的打X）1、 實(shí)際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)容量。（V ）2、 RAM由若干位存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。（V ）3、用2片容

41、量為16K X 8的RAM構(gòu)成容量為32K X 8的RAM是位擴(kuò)展。（X ）4、 RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會(huì)改變。（X ）5、 存儲(chǔ)器字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制數(shù)個(gè)芯片的片選輸入端來(lái)實(shí)現(xiàn)。（V ）6、 PROM的或陣列（存儲(chǔ)矩陣）是可編程陣列。（V ）7、 ROM的每個(gè)與項(xiàng)（地址譯碼器的輸出）都一定是最小項(xiàng)。（V ）三、填空題1、存儲(chǔ)器的 存儲(chǔ)容量 和 存取時(shí)間 是反映系統(tǒng)性能的兩個(gè)重要指標(biāo)。四、分析與設(shè)計(jì)題1、用 1024 X 1 的 RAM接成 1024 X 8 的 RAMI/O1024X1CSCS1/03I/O2I/O1 l/Oo2、用 1024 X 4 的 RAM接成 8192 X 4 的 RAM第十一章數(shù)/模和模/數(shù)轉(zhuǎn)換知識(shí)點(diǎn)1: A/D轉(zhuǎn)換器的基本原理（采樣、保持、量化和編碼）知識(shí)點(diǎn)2 :逐次逼近型模數(shù)轉(zhuǎn)換器（組成、工作