EDA技術(shù)下電子系統(tǒng)設(shè)計(jì)論文

1、EDA技術(shù)下電子系統(tǒng)設(shè)計(jì)論文摘要：二十世紀(jì)后半期，隨著集成電路和計(jì)算機(jī)的不斷發(fā)展，電子技術(shù)面臨著嚴(yán)峻的挑戰(zhàn)。由于電子技術(shù)發(fā)展周期不斷縮短，專用集成電路(ASIC)的設(shè)計(jì)面臨著難度不斷提高與設(shè)計(jì)周期不斷縮短的矛盾。為了解決這個(gè)問(wèn)題，要求我們必須采用新的設(shè)計(jì)方法和使用高層次的設(shè)計(jì)工具。在此情況下，EDA(ElectronicDesignAutomation即電子設(shè)計(jì)自動(dòng)化)技術(shù)應(yīng)運(yùn)而生。隨著電子技術(shù)的發(fā)展及縮短電子系統(tǒng)設(shè)計(jì)周期的要求，EDA技術(shù)得到了迅猛發(fā)展。 一、EDA技術(shù)的定義及構(gòu)成 所謂EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)。它是以計(jì)算機(jī)為工作平臺(tái)，以硬件描述語(yǔ)言為系統(tǒng)邏

2、輯描述的主要表達(dá)方式，以EDA工具軟件為開發(fā)環(huán)境，以大規(guī)?？删幊踢壿嬈骷LD(ProgrammableLogicDevice)為設(shè)計(jì)載體，以專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)、單片電子系統(tǒng)SOC(SystemOnaChip)芯片為目標(biāo)器件，以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程J。在此過(guò)程中，設(shè)計(jì)者只需利用硬件描述語(yǔ)言HDL(HardwareDescriptionlanguage)，在EDA工具軟件中完成對(duì)系統(tǒng)硬件功能的描述，EDA工具便會(huì)自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至特定目標(biāo)芯片的適配

3、編譯、邏輯映射和編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過(guò)程如同完成軟件設(shè)計(jì)一樣方便和高效。 現(xiàn)代EDA技術(shù)的基本特征是采用高級(jí)語(yǔ)言描述，具有系統(tǒng)級(jí)仿真和綜合能力。EDA技術(shù)研究的對(duì)象是電子設(shè)計(jì)的全過(guò)程，有系統(tǒng)級(jí)、電路級(jí)和物理級(jí)各個(gè)層次的設(shè)計(jì)。EDA技術(shù)研究的范疇相當(dāng)廣泛，從ASIC開發(fā)與應(yīng)用角度看，包含以下子模塊：設(shè)計(jì)輸入子模塊、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊、分析驗(yàn)證子模塊、綜合仿真子模塊和布局布線子模塊等。EDA主要采用并行工程和“自頂向下”的設(shè)計(jì)方法，然后從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用VHDL等硬

4、件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐贰?二、EDA技術(shù)的發(fā)展 EDA技術(shù)的發(fā)展至今經(jīng)歷了三個(gè)階段：電子線路的CAD是EDA發(fā)展的初級(jí)階段，是高級(jí)EDA系統(tǒng)的重要組成部分。它利用計(jì)算機(jī)的圖形編輯、分析和存儲(chǔ)等能力，協(xié)助工程師設(shè)計(jì)電子系統(tǒng)的電路圖、印制電路板和集成電路板圖。它可以減少設(shè)計(jì)人員的繁瑣重復(fù)勞動(dòng)，但自動(dòng)化程度低，需要人工干預(yù)整個(gè)設(shè)計(jì)過(guò)程。 EDA技術(shù)中級(jí)階段已具備了設(shè)計(jì)自動(dòng)化的功能。其主要特征是具備了自動(dòng)布局布線和電路的計(jì)算機(jī)仿真、分析和驗(yàn)證功能。其作用已不僅僅是輔

5、助設(shè)計(jì)，而且可以代替人進(jìn)行某種思維。 高級(jí)EDA階段，又稱為ESDA(電子系統(tǒng)設(shè)計(jì)自動(dòng)化)系統(tǒng)。過(guò)去傳統(tǒng)的電子系統(tǒng)電子產(chǎn)品的設(shè)計(jì)方法是采用自底而上(Bottom-UP)的程式，設(shè)計(jì)者先對(duì)系統(tǒng)結(jié)構(gòu)分塊，直接進(jìn)行電路級(jí)的設(shè)計(jì)。EDA技術(shù)高級(jí)階段采用一種新的設(shè)計(jì)概念：自頂而下(TOP-Down)的設(shè)計(jì)程式和并行工程(ConcurrentEngineering)的設(shè)計(jì)方法，設(shè)計(jì)者的精力主要集中在所設(shè)計(jì)電子產(chǎn)品的準(zhǔn)確定義上，EDA系統(tǒng)去完成電子產(chǎn)品的系統(tǒng)級(jí)至物理級(jí)的設(shè)計(jì)。此階段EDA技術(shù)的主要特征是支持高級(jí)語(yǔ)言對(duì)系統(tǒng)進(jìn)行描述?？蛇M(jìn)行系統(tǒng)級(jí)的仿真和綜合。 三、基于EDA技術(shù)的電子系統(tǒng)設(shè)計(jì)方法 1.電子系統(tǒng)

6、電路級(jí)設(shè)計(jì) 首先確定設(shè)計(jì)方案，同時(shí)要選擇能實(shí)現(xiàn)該方案的合適元器件，然后根據(jù)具體的元器件設(shè)計(jì)電路原理圖。接著進(jìn)行第一次仿真，包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析和瞬態(tài)分析。系統(tǒng)在進(jìn)行仿真時(shí)，必須要有元件模型庫(kù)的支持，計(jì)算機(jī)上模擬的輸入輸出波形代替了實(shí)際電路調(diào)試中的信號(hào)源和示波器。這一次仿真主要是檢驗(yàn)設(shè)計(jì)方案在功能方面的正確性。仿真通過(guò)后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進(jìn)行PCB板的自動(dòng)布局布線。在制作PCB板之前還可以進(jìn)行后分析，包括熱分析、噪聲及竄擾分析、電磁兼容分析和可靠性分析等，并且可以將分析后的結(jié)果參數(shù)反標(biāo)回電路圖，進(jìn)行第二次仿真，也稱為后仿真，這一次仿真主要是檢驗(yàn)PC

7、B板在實(shí)際工作環(huán)境中的可行性。 可見(jiàn)，電路級(jí)的EDA技術(shù)使電子工程師在實(shí)際的電子系統(tǒng)產(chǎn)生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過(guò)程中出現(xiàn)的缺陷消滅在設(shè)計(jì)階段，不僅縮短了開發(fā)時(shí)間，也降低了開發(fā)成本。 2.系統(tǒng)級(jí)設(shè)計(jì) 系統(tǒng)級(jí)設(shè)計(jì)是一種“概念驅(qū)動(dòng)式”設(shè)計(jì)，設(shè)計(jì)人員無(wú)須通過(guò)門級(jí)原理圖描述電路，而是針對(duì)設(shè)計(jì)目標(biāo)進(jìn)行功能描述。由于擺脫了電路細(xì)節(jié)的束縛，設(shè)計(jì)人員可以把精力集中于創(chuàng)造性概念構(gòu)思與方案上，一旦這些概念構(gòu)思以高層次描述的形式輸入計(jì)算機(jī)后，EDA系統(tǒng)就能以規(guī)則驅(qū)動(dòng)的方式自動(dòng)完成整個(gè)設(shè)計(jì)。 系統(tǒng)級(jí)設(shè)計(jì)的步驟如下： 第一步：按照“自頂向下”的設(shè)計(jì)方法進(jìn)行系統(tǒng)劃分。 第二步：輸入VHDL

8、代碼，這是系統(tǒng)級(jí)設(shè)計(jì)中最為普遍的輸入方式。此外，還可以采用圖形輸入方式(框圖、狀態(tài)圖等)，這種輸入方式具有直觀、容易理解的優(yōu)點(diǎn)。 第三步：將以上的設(shè)計(jì)輸入編譯成標(biāo)準(zhǔn)的VHDL文件。對(duì)于大型設(shè)計(jì)，還要進(jìn)行代碼級(jí)的功能仿真，主要是檢驗(yàn)系統(tǒng)功能設(shè)計(jì)的正確性，因?yàn)閷?duì)于大型設(shè)計(jì)，綜合、適配要花費(fèi)數(shù)小時(shí)，在綜合前對(duì)源代碼仿真，就可以大大減少設(shè)計(jì)重復(fù)的次數(shù)和時(shí)間，一般情況下，可略去這一仿真步驟。 第四步：利用綜合器對(duì)VHDL源代碼進(jìn)行綜合優(yōu)化處理，生成門級(jí)描述的網(wǎng)表文件，這是將高層次描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。綜合優(yōu)化是針對(duì)ASIC芯片供應(yīng)商的某一產(chǎn)品系列進(jìn)行的，所以綜合的過(guò)程要在相應(yīng)的廠家綜合庫(kù)支持下才

9、能完成。綜合后，可利用產(chǎn)生的網(wǎng)表文件進(jìn)行適配前的時(shí)序仿真，仿真過(guò)程不涉及具體器件的硬件特性，較為粗略。一般設(shè)計(jì)，這一仿真步驟也可略去。 第五步：利用適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。: 第六步：將適配器產(chǎn)生的器件編程文件通過(guò)編程器或下載電纜載入到目標(biāo)芯片F(xiàn)PGA或CPLD中。如果是大批量產(chǎn)品開發(fā)，通過(guò)更換相應(yīng)的廠家綜合庫(kù)，可以很容易轉(zhuǎn)由ASIC形式實(shí)現(xiàn)。 四、前景展望 21世紀(jì)將是EDA技術(shù)的高速發(fā)展時(shí)期，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的發(fā)展方向，并著眼于數(shù)字邏輯向模擬電路和數(shù)模混合電路的方向發(fā)展。EDA將會(huì)超越電子設(shè)

10、計(jì)的范疇進(jìn)入其他領(lǐng)域隨著集成電路技術(shù)的高速發(fā)展，數(shù)字系統(tǒng)正朝著更高集成度、超小型化、高性能、高可靠性和低功耗的系統(tǒng)級(jí)芯片(SoC，SystemonChip)方向發(fā)展，借助于硬件描述語(yǔ)言的國(guó)際標(biāo)準(zhǔn)VHDL和強(qiáng)大的EDA工具，可減少設(shè)計(jì)風(fēng)險(xiǎn)并縮短周期，隨著VHDL語(yǔ)言使用范圍的日益擴(kuò)大，必將給硬件設(shè)計(jì)領(lǐng)域帶來(lái)巨大的變革。 參考文獻(xiàn)： 1譚會(huì)生，張昌凡.EDA技術(shù)及應(yīng)用M.西安：西安電子科技大學(xué)出版社，2001. 2李經(jīng)智.EDA技術(shù)及其應(yīng)用J.齊齊哈爾大學(xué)學(xué)報(bào)，2006. 3杜軍.虛擬現(xiàn)實(shí)技術(shù)在教學(xué)中的應(yīng)用J.山東師范大學(xué)學(xué)報(bào)(自然科學(xué)版)，2005，20(2)：121.5 1、最靈夢(mèng)想是一個(gè)天真

11、的詞，實(shí)現(xiàn)夢(mèng)想是個(gè)殘酷的詞。21.2.242.24.202109:2409:24:342月-2109:242、只有收獲，才能檢驗(yàn)耕耘的好處；只有貢獻(xiàn)，方可衡量人生的價(jià)值。二二一二二一年二月二十四日2021年2月24日星期三3、不要放棄，你要配的上自己的野心，也不要辜負(fù)了所受的苦難。09:242.24.202109:242.24.202109:2409:24:342.24.202109:242.24.20214、找一個(gè)理由，否認(rèn)憂傷，笑容就會(huì)燦爛到無(wú)所不在。2.24.20212.24.202109:2409:2409:24:3409:24:345、成功與不成功之間有時(shí)距離很短只要后者再向前幾步。

12、二月 21星期三, 二月 24, 20212/24/20216、只要努力抬起你的雙腳，勝利將屬于你。9時(shí)24分9時(shí)24分24-2月-212.24.20217、青春如此華美，卻在煙火在散場(chǎng)。21.2.2421.2.2421.2.24。2021年2月24日星期三二二一二二一年二月二十四日8、真正沒(méi)有資格談明天的人，是那個(gè)不懂得珍惜今日的人。09:2409:24:342.24.2021星期三, 二月 24, 20211、你始終不屬于我，屬于我的只是我自己。21.2.242.24.202109:2409:24:342月-2109:242、一份信心，一份努力，一份成功；十分信心，十分努力，十分成功。二二

13、一二二一年二月二十四日2021年2月24日星期三3、你是唯一的，你是十分獨(dú)特的，你就是你生命中的第一名。09:242.24.202109:242.24.202109:2409:24:342.24.202109:242.24.20214、要跟成功者有同樣的結(jié)果，就必須采取同樣的行動(dòng)。2.24.20212.24.202109:2409:2409:24:3409:24:345、我們的生命，就是以不斷出發(fā)的姿勢(shì)得到重生。二月 21星期三, 二月 24, 20212/24/20216、只要站起來(lái)的次數(shù)比倒下去的次數(shù)多，那就是成功。9時(shí)24分9時(shí)24分24-2月-212.24.20217、自知之明是最難得

14、的知識(shí)。21.2.2421.2.2421.2.24。2021年2月24日星期三二二一二二一年二月二十四日8、勇氣通往天堂，怯懦通往地獄。09:2409:24:342.24.2021星期三, 二月 24, 20211、最靈繁的人也看不見(jiàn)自己的背脊。21.2.242.24.202109:2409:24:342月-2109:242、最困難的事情就是認(rèn)識(shí)自己。二二一二二一年二月二十四日2021年2月24日星期三3、有勇氣承擔(dān)命運(yùn)這才是英雄好漢。09:242.24.202109:242.24.202109:2409:24:342.24.202109:242.24.20214、與肝膽人共事，無(wú)字句處讀書。2.24.20212.24.202109:2409:2409:24:3409:24: