碩士論文MCS51單片機與FPGA的接口邏輯設(shè)計

1、mcs-51單片機與fpga的接口邏輯設(shè)計摘 要數(shù)字電路由早期的電子管、晶體管、中小規(guī)模集成電路發(fā)展到超大規(guī)模集成電路以及具有特定功能的專用集成電路asic（application specific integrated circuit）。隨著微電子技術(shù)的發(fā)展，出現(xiàn)了現(xiàn)場可編程邏輯器件fpld，其中應(yīng)用最廣泛的是現(xiàn)場可編程門陣列fpga。fpga（field-programmable gate array）具有使用靈活、高集成度、低功耗、設(shè)計快速、現(xiàn)場可編程等優(yōu)勢，在系統(tǒng)設(shè)計中經(jīng)常會用到fpga來擴展單片機的相關(guān)資源。單片機具有性價比高、功能靈活、易于人機對話、強大的數(shù)據(jù)處理能力等特點，因此，

2、系統(tǒng)設(shè)計中將單片機數(shù)據(jù)處理的優(yōu)勢與fpga高速集成、執(zhí)行快速的特點相結(jié)合，能夠設(shè)計出既有強大控制功能又能使各項功能快速執(zhí)行的系統(tǒng)。基于這種需求，mcs-51單片機與fpga之間的通信便顯得尤為主要，有很強的現(xiàn)實意義。 本課題通過研究fpga的技術(shù)特點及應(yīng)用、單片機接口的實現(xiàn)方式以及軟件的仿真等，設(shè)計了mcs-51單片機與fpga通信的接口邏輯電路，實現(xiàn)單片機與可編程邏輯器件數(shù)據(jù)與控制信息的可靠通信。接口主要有并行接口和串行接口。設(shè)計采用的是vhdl語言的文本輸入方式，設(shè)計比較靈活，按照接口的要求設(shè)計邏輯電路。并行接口是利用單片機的i/o口，并按照讀寫時序設(shè)計邏輯，使得單片機與fpga之間的數(shù)據(jù)

3、可以相互傳送。串行接口是由波特率發(fā)生器、接收器和發(fā)送器模塊組成，通過各模塊的功能設(shè)計接口邏輯。利用仿真軟件quartus 進行分析綜合、功能仿真與時序仿真，生成分析報告以及內(nèi)部邏輯電路，并得出仿真結(jié)果，驗證接口的可行性。關(guān)鍵詞：單片機，fpga，接口邏輯，數(shù)據(jù)通信mcs-51 microcontroller interfaceand fpga logic designabstractdigital circuit developed from the early electron tubes, transistors, small and medium-scale integrated cir

4、cuits to a very large scale integrated circuits and application specific integrated circuit with a specific function asic. with the development of microelectronics, there have been field-programmable logic devices, in which field-programmable gate array is the most widely application. fpga with flex

5、ible application, highly integrated, low power consumption, fast design, field-programmable and other advantages is often used to expand the microcontroller related resources in the system. scm has higher cost-effective, flexible function, easy dialogue to man-machine, powerful data processing capab

6、ilities and other characteristics. therefore, combined the advantages of scm data processing to the high-speed integration and fast implementation of fpga, it can design the system with power control function and rapid implementation of the various functions. based on the demand, the communication b

7、etween mcs-51 microcontroller and fpga becomes more important and has a strong practical significance. by studying the technical characteristics and application of fpga, the implementations of mcu interfaces and the software simulation, the interfaces logic circuits of mcs-51 mcu and fpga communicat

8、ion have been designed to realize the reliable communication between single chip microcomputer and programmable logic device data and control information. the interfaces include parallel interface and serial interface. the design uses the vhdl language text methods which have flexibly designed. acco

9、rding to demand of the interface, design logic circuit. using the i/o ports and following read-write timing of microcontroller, deigned the logic circuit of parallel interface to make data transfer each other between mcu and fpga. serial interface include baud rate generator, receiver and transmitte

10、r. use the function design of each module to design the interface logic. run analysis and synthesis, functional simulation and timing simulation using simulation software quartus .finally, generate analysis reports and the internal logic circuits. based simulation result, verify the feasibility of t

11、he interface. kye words: single chip microcomputer, fpga, interface logic, data communication目 錄第一章 緒論11-1 論文的選題背景11-2 fpga技術(shù)發(fā)展概況11-2-1 國內(nèi)外發(fā)展?fàn)顩r11-2-2 fpga技術(shù)的應(yīng)用及發(fā)展趨勢21-3 論文的主要工作3第二章 fpga技術(shù)及設(shè)計工具52-1 fpga器件的發(fā)展及分類52-2 fpga的基本結(jié)構(gòu)及功能62-3 fpga器件的配置92-4 fpga的設(shè)計流程102-5 quartus 仿真軟件112-5-1 quartus 軟件的特點及支持的器件1

12、22-5-2 quartus 軟件的集成工具及功能12第三章 單片機與fpga接口通信143-1 fpga的接口技術(shù)及特點143-2 fpga的特點及優(yōu)勢153-3 單片機與fpga的通信163-3-1 串行通信163-3-2 并行通信16第四章 mcs_51單片機與fpga并行接口的邏輯設(shè)計174-1 mcs_51單片機與fpga并行接口設(shè)計184-1-1 接口方式184-1-2 總線接口邏輯設(shè)計184-2 芯片的選取及器件配置204-2-1 單片機的選取204-2-2 fpga器件的選取204-3 仿真模塊及結(jié)果214-3-1 各模塊設(shè)計214-3-2 總線接口邏輯24第五章 mcs_51

13、單片機與fpga串行接口設(shè)計285-1 單片機與fpga串行通信285-2 串行接口的各模塊設(shè)計285-2-1 波特率發(fā)生器295-2-2 串行接口信的發(fā)送器295-2-3 串行接口的接收器315-3 串行接口的仿真結(jié)果325-4 小結(jié)34第六章 結(jié)論355-1 結(jié)論355-2 展望35參考文獻36致 謝38攻讀碩士學(xué)位期間所取得的相關(guān)科研成果39第一章 緒論1-1論文的選題背景當(dāng)今社會是數(shù)字化的社會，數(shù)字集成電路應(yīng)用非常廣泛，其發(fā)展從電子管、晶體管、小規(guī)模集成ssi、msi、lsi 到超大規(guī)模集成電路ulsi和超位集成電路gsi，其規(guī)模平均每12年翻一番。集成電路的發(fā)展大大促進了eda技術(shù)的

14、發(fā)展，半導(dǎo)體廠商已經(jīng)不再完全獨立設(shè)計和制造專用集成電路（asic），開始轉(zhuǎn)向可編程邏輯器件，特別是現(xiàn)場可編程邏輯器件，使系統(tǒng)設(shè)計師在實驗室里就可以設(shè)計出合適的asic芯片，直接投入使用?，F(xiàn)在應(yīng)用最廣的主要是現(xiàn)場可編程門陣列（fpga）、復(fù)雜可編程邏輯器件（cpld）和可擦除可編程邏輯器件（epld）?，F(xiàn)場可編程門陣列fpga器件是xlinx公司1985年首家推出的，它是一種新型的高密度pld，采用cmos-sram工藝制造1。自xilinx公司推出第一片現(xiàn)場可編程邏輯器件（fpga）至今，fpga已經(jīng)歷了十幾年的發(fā)展歷程，以fpga為代表的數(shù)字系統(tǒng)集成技術(shù)取得了驚人的發(fā)展，從最初的1200門發(fā)

15、展到現(xiàn)在的數(shù)百萬門fpga芯片，將fpga芯片的集成度提高到一個新的水平。fpga市場之所以有這么大的吸引力，主要源于fpga不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且縮短了開發(fā)周期、節(jié)省開發(fā)成本、芯片的價格越來越低，使fpga取代了asic的市場。另外，fpga的功能完全由用戶編制的配置程序決定，在不改變其外部接口的情況下，可以很方便的改變電路的邏輯功能，特別是對小批量、多品種的軍品設(shè)備的研制，fpga非常適合作為開發(fā)芯片。所以，國內(nèi)外已普遍地使用fpga來設(shè)計產(chǎn)品或進行科研2。隨著可編程邏輯器件及eda技術(shù)的不斷發(fā)展，各方面優(yōu)勢逐漸顯現(xiàn)，在系統(tǒng)設(shè)計中經(jīng)常會用到fpga來擴展單

16、片機的相關(guān)資源，使其有機結(jié)合，縮短開發(fā)周期，適應(yīng)市場需要。在功能上，單片機具有性價比高、功能靈活、控制能力強、良好的數(shù)據(jù)處理能力，而fpga具有高速、高可靠以及開發(fā)便捷、組合邏輯能力強、規(guī)范等優(yōu)點，與單片機有很強的互補性。系統(tǒng)設(shè)計中將單片機數(shù)據(jù)處理的優(yōu)勢與fpga高集成度、執(zhí)行快速的特點相結(jié)合，能夠設(shè)計出既有強大控制功能又能使各項功能快速執(zhí)行的系統(tǒng)?；谶@種需求，本課題設(shè)計了mcs-51單片機與fpga的接口邏輯電路，實現(xiàn)單片機與fpga數(shù)據(jù)與控制信息的可靠通信，結(jié)合fpga與單片機的優(yōu)勢，組成靈活、可靠性高、軟硬件可現(xiàn)場編程的控制系統(tǒng)，廣泛應(yīng)用在各個領(lǐng)域。1-2 fpga技術(shù)發(fā)展概況1-2-

17、1 國內(nèi)外發(fā)展?fàn)顩r世界上主要的eda 技術(shù)公司紛紛在eda工具上開發(fā)fpga應(yīng)用設(shè)計，推動了應(yīng)用設(shè)計的通用化。正是在這樣的技術(shù)應(yīng)用背景下，世界上一些主要的微電子技術(shù)公司，開始深入研究和制造fpga器件，在fpga器件性能、價格、新品種方面相互競爭，推陳出新。目前，fpga技術(shù)憑借它的獨特優(yōu)勢，已經(jīng)躍之為電子應(yīng)用(包括通訊技術(shù)、計算機應(yīng)用、自動控制、儀器儀表、asic 設(shè)計)領(lǐng)域廣受歡迎的實用化技術(shù)，成為數(shù)字系統(tǒng)的科研實驗、樣機試制、小批量產(chǎn)品的即時實現(xiàn)的最佳途徑。同時，fpga 器件的新功能、新構(gòu)思正在不斷出現(xiàn)，向更高密度、更大容量、更低功耗和集成更多ip的方向發(fā)展，國際各大公司都在積極擴充其

18、ip庫，以優(yōu)化的資源越好來滿足用戶的需求，不斷擴大市場，特別是引人注目的fpga可動態(tài)可重構(gòu)技術(shù)的開拓，將推動數(shù)字系統(tǒng)設(shè)計的巨大變革。目前fpga/ cpld供貨商全部來自美國公司，主要是xilinx、altera、lattice、actel、atmel 等。其中以xilinx和altera的市場占有率最大，是最大的可編程集成電路供貨商。兩大公司不斷地推出了fpga系列產(chǎn)品來滿足市場的需求，逐步提高平臺的整體性能，完善器件的功能，相互競爭，以推動fpga市場的快速發(fā)展。由于它使用方便，改變邏輯功能易于實現(xiàn)，這也迎合了現(xiàn)代通信發(fā)展的要求，所以，國外已普遍地使用fpga來設(shè)計產(chǎn)品或進行科研工作。國

19、內(nèi)的fpga技術(shù)發(fā)展也非常迅速，很多公司通過和國際上的大公司保持長期的合作，提高專業(yè)的技術(shù)指導(dǎo)和培訓(xùn)，培養(yǎng)更多的fpga人才，憑借國內(nèi)巨大的市場需求、豐富的人力資源，以及穩(wěn)定的經(jīng)濟發(fā)展和優(yōu)越的政府扶持等眾多優(yōu)勢條件，近幾年，可編程邏輯器件產(chǎn)業(yè)取得了飛速發(fā)展，不斷研制出性能更好的產(chǎn)品，價格也不斷降低，很大程度上降低了設(shè)計者的開發(fā)成本。1-2-2 fpga技術(shù)的應(yīng)用及發(fā)展趨勢由于fpga應(yīng)用與eda技術(shù)是面向解決電子系統(tǒng)最基本最低層硬件實現(xiàn)問題的技術(shù)，因此從其發(fā)展趨勢的橫向看，勢必涉及越來越廣闊的電子設(shè)計技術(shù)領(lǐng)域，其中包括電子信息、通信、航天航空、工業(yè)自動化、家電、生物工程等等，而且隨著大規(guī)模集成

20、電路技術(shù)的發(fā)展和基于eda技術(shù)的fpga開發(fā)工具軟件功能的不斷加強，所涉及的領(lǐng)域還將不斷擴大3；而從縱向看，eda技術(shù)的不斷發(fā)展，采用深亞微米及超深亞微米工藝技術(shù)，使得芯片中可以集成巨大數(shù)量的晶體管，奠定了在單個芯片上設(shè)計完整系統(tǒng)，即單片系統(tǒng)soc或sopc4。另外，目前fpga和很多處理器結(jié)合起來使用，比如dsp，arm，單片機等。在dsp應(yīng)用領(lǐng)域中，用戶要求越來越高，dsp已克服不了處理速度、硬件靈活、開發(fā)效率等方面的缺點。大容量、高速度的fpga中內(nèi)嵌可配置高速ram、pll以及硬件乘法累加器等模塊，彌補了dsp的不足。dsp builder就是altera推出的一個面向dsp開發(fā)的系統(tǒng)

21、級工具5。 fpga技術(shù)不同于常規(guī)集成電路應(yīng)用技術(shù)，其依賴并帶動電子設(shè)計的變革，不同的設(shè)計思想和設(shè)計方式的發(fā)展和變革，促進了電子設(shè)計通用化的發(fā)展。但是，也對從事電子設(shè)計的人員要求提高到新的高度和層次，因此，專業(yè)的技術(shù)支持和技術(shù)培訓(xùn)是必不可少的環(huán)節(jié)。目前，國際上eda技術(shù)公司和fpga技術(shù)公司進行合作交流，開設(shè)一些專業(yè)培訓(xùn)和設(shè)計實驗輔導(dǎo)，以推動中國fpga技術(shù)應(yīng)用和硬件語言技術(shù)的普及，為fpga行業(yè)未來的快速發(fā)展奠定了基礎(chǔ)6。目前最主流的硬件描述語言是vhdl和verilog hdl。vhdl發(fā)展的比較早并且語法嚴格，而verilog hdl的書寫是在c語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言，語

22、法比較自由。在設(shè)計者中使用vhdl的相對比較多。fpga的主要發(fā)展方向：（1）規(guī)模越來越大，集成度越來越高。早期的fpga規(guī)模只有幾千門，2006年5月份，xilinx公司推出世界上第一個65nm fpga系列virtex-5，它是基于65nm三極柵氧化層技術(shù)、11層銅布線工藝、低k材料、新型鎳硅自對準技術(shù)、新型express fabric技術(shù)和asmbl架構(gòu)，可以提供330000個邏輯單元（可編程邏輯門約660萬門）和1200個用戶i /o，fpga的規(guī)模大大提高了，逐步向系統(tǒng)級高密度技術(shù)發(fā)展，同時芯片的面積也不斷縮小，節(jié)約成本。（2）速度不斷提高，性能不斷提升。隨著fpga器件集成度的提高

23、，生產(chǎn)商不斷生產(chǎn)高性能、高效率的器件。xilinx公司2006年推出的virtex-5 lx性能和利用率都很高，同時功耗大幅度降低。virtex-5 lx fpga比上一代90nmfpga提供高出30%的性能，硅片面積少占用45%，以及功耗比上一代低了35%，是當(dāng)時業(yè)界最低動態(tài)功耗。virtex-5 lx平臺具有更高性能的邏輯，以提高設(shè)計余量和加快時序收斂，更低功耗，以滿足功耗預(yù)算，降低系統(tǒng)成本和防止熱失控，簡化的可靠高帶寬接口設(shè)計，更高的集成度，以提高性能和降低成本，更短的設(shè)計周期，以提高生產(chǎn)率和縮短上市時間，這些專門用于滿足用戶的各種需求。altera公司于2006年11月份推出strat

24、ix iii的65nmfpga系列，速度比前一代器件快25%，密度比前一代fpga提高了1倍，功耗降低了50%，支持四十多個i/o接口標(biāo)準，具有業(yè)界一流的性能、靈活性和信號完整性7。（3）i p庫的利用。隨著嵌入式技術(shù)的不斷發(fā)展，fpga也開始將ip核嵌入到fpga中，以滿足用戶更高的需求，實現(xiàn)更高效的功能。具有ip內(nèi)核的系統(tǒng)級fpga的開發(fā)主要體現(xiàn)在兩個方面：一方面是fpga廠商在生產(chǎn)時將ip 硬核嵌入到fpga器件中，ip硬核指完成版圖設(shè)計的功能單元模塊；另一方面是擴充優(yōu)化的ip軟核。它是利用hdl語言設(shè)計并經(jīng)過綜合驗證的功能單元模塊，用戶可以直接利用這些預(yù)定義的、經(jīng)過測試和驗證的ip核資

25、源，有效地完成片上系統(tǒng)的設(shè)計，縮短設(shè)計周期，節(jié)約成本。（4）價格越來越低。目前國際上各大fpga生產(chǎn)廠商都在不斷推出新的產(chǎn)品，fpga市場的激烈競爭推動了價格的不斷下調(diào)。基于sram的fpga的價格下降很快，在2004年底每1萬門的單價降至1美元，到2005年降至0.5美元，這樣也給用戶節(jié)省了開發(fā)成本。altera公司于2005年第二季度開始批量生產(chǎn)的低端fpga cyc1oneii，其約33萬門的產(chǎn)品以22美元的價格供貨，這樣的價格在市場上很占優(yōu)勢，銷量也在不斷攀升。（5）向可編程系統(tǒng)芯片（sopc）方向發(fā)展。可編程系統(tǒng)級芯片（sopc）是asic發(fā)展的新階段，代表了當(dāng)代電子的發(fā)展方向，結(jié)合

26、了asic和fpga的優(yōu)勢，具有高集成度、功耗小、設(shè)計靈活、成本低等特點。altera推出的支持新款cyclone ii fpga系列的nios ii嵌入式處理器，允許設(shè)計者在很短的時間內(nèi)構(gòu)建一個完整的可編程系統(tǒng)芯片，風(fēng)險和成本都比較小。實現(xiàn)psoc主要有兩種途徑，一種是在fpga中嵌入專用功能的ip核，實現(xiàn)soc的功能，另一種是將可編程邏輯ip核嵌入到soc中。sopc的出現(xiàn)是市場和技術(shù)共同推動的結(jié)果8。1-3論文的主要工作論文介紹了fpga技術(shù)的發(fā)展和基本原理、fpga的設(shè)計流程及仿真工具quartus ，并應(yīng)用vhdl硬件描述語言對mcs-51單片機與fpga通信接口邏輯進行設(shè)計，主要對

27、并行接口和串行接口進行重點研究，并進行仿真分析。（1）并行接口：分析并行接口方式的特點，選擇合適的接口方式。根據(jù)接口方式的工作原理，使用vhdl語言編寫各模塊的程序，生成模塊圖，將各模塊連接起來完成總的邏輯電路設(shè)計。為了驗證邏輯的可行性，建立相應(yīng)的波形文件（激勵），使用仿真軟件quartus 對接口邏輯電路進行功能仿真與時序仿真，得出仿真結(jié)果，并對仿真過程中可能遇到的問題進行分析。（2）串行接口：相對于并行通信，串行通信的數(shù)據(jù)傳輸方式是串行的，即數(shù)據(jù)是一位一位地進行傳輸。論文了解了串行通信的工作方式及要求，使用硬件描述語言并按要求設(shè)計串行接口的總體邏輯電路，邏輯電路包括波特率發(fā)生器、發(fā)生器、接

28、收器三個模塊，并通過quartus 軟件對串行接口的邏輯設(shè)計進行仿真，檢測是否可行，并對占有資源、時序分析等相關(guān)因素進行分析，反復(fù)調(diào)試并分析得出的仿真結(jié)果，生成邏輯設(shè)計的內(nèi)部電路，證明單片機與fpga串行接口邏輯可行。第二章 fpga技術(shù)及設(shè)計工具2-1 fpga器件的發(fā)展及分類當(dāng)今世界是數(shù)字化的世界，而電子系統(tǒng)設(shè)計最終必將是數(shù)字化。數(shù)字集成電路從應(yīng)用小規(guī)模集成電路(ssi) 芯片構(gòu)成電路系統(tǒng)，到廣泛地應(yīng)用微控制器或單片機(mcu)，再到今天面臨的另一次更大意義的突破，即cpld/fpga(復(fù)雜可編程邏輯器件/現(xiàn)場可編程邏輯門陣列)的廣泛應(yīng)用，有著突飛猛進的變革，為電子行業(yè)注入了新的活力。隨著

29、超大規(guī)模集成電路工藝的不斷提高， 同時集成度也在不斷提高，單一芯片內(nèi)部可以容納上百個晶體管， fpga芯片的規(guī)模也越來越大，從一開始的1200門已達到上百萬門，所能實現(xiàn)的功能越來越強，同時還可以實現(xiàn)系統(tǒng)集成，使電子產(chǎn)品達到小型化、微型化、集成化。另外，fpga器件內(nèi)部有豐富的觸發(fā)器和i/o引腳，用戶可以反復(fù)地編程、擦除、使用，與門陣列等其他asci相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、質(zhì)量穩(wěn)定以及功耗低等優(yōu)點9。相對于其他處理器，可編程器件擁有較高的成本，在一些中、高批量的應(yīng)用中很多使用者不再愿意采用pld器件。john danne介紹說，altera公司通過市場調(diào)查，

30、意識到產(chǎn)業(yè)發(fā)展模式正在發(fā)生改變，成本是客戶關(guān)注最多的。雖然pld器件仍可以應(yīng)用在一些小批量如工業(yè)控制和自動化等應(yīng)用，但對于公司傳統(tǒng)通信應(yīng)用等領(lǐng)域影響很大。altera公司同時也意識到，隨著“摩爾定律”發(fā)展到超深亞微米，更先進工藝的成本也在快速提高，使得asic 的設(shè)計成本難以承受，pld 產(chǎn)業(yè)得以有機會進入傳統(tǒng)asic 應(yīng)用領(lǐng)域10。但要達到該目標(biāo)，首先必須解決fpga在中、高批量應(yīng)用中的成本問題，設(shè)計出適合中、高批量應(yīng)用的全新可編程器件，因此altera公司對這兩個市場進行了考察。fpga在成本和功耗方面得到明顯改善，而可編程器件cpld在未來增長的動力將越來越小，fpga將會應(yīng)用到更廣泛的

31、領(lǐng)域，體現(xiàn)它的價值11。fpga器件目前生產(chǎn)商主要是xilinx、altera、lattice、actel、atmel 等，其中以xilinx和altera的市場占有率最大，是最大的可編程集成電路供貨商。兩大公司各自推出了一系列的產(chǎn)品來滿足市場的需要，從低成本應(yīng)用、容量中等、性能滿足一般的邏輯設(shè)計需要到高性能要求、容量大、性能滿足各類高端應(yīng)用。xilinx公司自從事fpga的研制開發(fā)以來，不斷地進行技術(shù)創(chuàng)新，研制新的產(chǎn)品，提高器件的邏輯門和引腳的個數(shù)，減少功耗等。目前主流的產(chǎn)品有spartan系列和virtex系列。virtex 是目前主流的產(chǎn)品，xilinx公司在2002年推出的新型高端fp

32、ga12，其內(nèi)部結(jié)構(gòu)有了很大的改進，內(nèi)嵌專用乘法器、更大容量的block ram，支持更多的i/o口標(biāo)準。2006年5月，xilinx公司推出了世界上第一個65nmfpga系列virtex-513。xilinx公司fpga產(chǎn)品的發(fā)展歷程如表2.1所示：altera主要有flex10ke、apex20k、cyclone系列、arria系列、stratix系列。隨著新產(chǎn)品的不斷推出，系統(tǒng)性能、系統(tǒng)門數(shù)、內(nèi)部ram的容量、i/o總數(shù)等都有很大的改進，有一些產(chǎn)品也逐漸被淘汰，價格方面也比以前便宜了，可以滿足不同人群的需求，在各個領(lǐng)域有更廣泛的應(yīng)用。altera fpga發(fā)展歷程6，如表2.2所示：表2

33、.1 xilinx fpga產(chǎn)品的發(fā)展歷程table 2.1 xilinx fpga products development process年份 主要發(fā)展19981998199819981998199920002001200220022004200520062006xc9500：flash工藝的pldxc9500xlspartan 中規(guī)模sram工藝，芯片支持5v和3.3v的電壓，clb數(shù)量有限spartan ：2.5v sram工藝fpga，spartan的升級產(chǎn)品14virtex：大規(guī)模sram工藝，采用0.15um和0.12um混合工藝設(shè)計，內(nèi)核電壓1.5vxc9500xvcoolru

34、nner xpla3：philips的產(chǎn)品，99年被xilinx收購、特點是功耗低virtex ：新一代大規(guī)模sram工藝fpga產(chǎn)品，主流產(chǎn)品coolrunner-：新一代低功耗產(chǎn)品virtex- pro基于virtex 的結(jié)構(gòu)，集成cpu和高速接口的fpga產(chǎn)品spartantm-3：新一代fpga產(chǎn)品，結(jié)構(gòu)與virtex 類似，90nm工藝virtex-4tmlx：側(cè)重普通邏輯應(yīng)用，預(yù)計2005年底開始量產(chǎn)virtex-4tmsx：側(cè)重數(shù)字信號處理dsp模塊比較多，2006年年初開始量產(chǎn)virtex-4tmfx：集成powerpc和高速接口模塊，2006年初開始量產(chǎn)；virtex-5問世

35、表2.2 altera fpga發(fā)展歷程table 2.2 altera fpga development process年份 主要發(fā)展19921995199619971998200020012002200320042006flex 800fpgas問世第一個帶嵌入式存儲器的fpgaflex 10k fpgas第一個10萬門嵌入式fpgaepf10k100 fpgas問世apex fpgas系列問世flex 10ke fpgas系列發(fā)布，epf10k250發(fā)布世界上最大的fpgas第一個0.15um、全銅互連的fpgaapex 20kc面世第一個0.13umfpgaapex 面世，strati

36、x fpgas面世stratix fpgas：0.13um工藝，1.5v內(nèi)核電壓，集成硬件乘法器和gx收發(fā)器stratix gx fpgas：集成3.125g高速cdr傳輸接口cyclone fpgas：0.13um工藝，1.5v內(nèi)核電壓，低功耗 hardcopy stratix 面世stratix ：90um工藝，1.2v內(nèi)核電壓，大容量高性能stratix ：業(yè)界功耗最低的高性能65-nmfpga2-2 fpga的基本結(jié)構(gòu)及功能fpga器件的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)。按邏輯功能塊的大小，fpga可分為細粒度fpga和粗粒度fpga。細粒度fpga的邏輯功能塊較小，資源可以充分利用

37、，但連線和開關(guān)多，速度慢；粗粒度fpga的邏輯功能塊規(guī)模大，功能強，但資源不能充分利用，兩者各有優(yōu)劣。從邏輯功能塊的結(jié)構(gòu)上分類，可分為查找表結(jié)構(gòu)、多路開關(guān)結(jié)構(gòu)和多級與非門結(jié)構(gòu)。根據(jù)fpga內(nèi)部連線的結(jié)構(gòu)不同，可分為分段互聯(lián)型和連續(xù)互聯(lián)型。根據(jù)編程方式，fpga可分為一次編程和可重復(fù)編程兩種15。fpga一般可由三種可編程電路和一個用于存放編程數(shù)據(jù)的sram組成，這三種可編程電路是：可編程邏輯塊(clb)、輸入/ 輸出模塊( iob)和互聯(lián)資源( ir)。clb是fpga 的主要組成部分，是實現(xiàn)邏輯功能的基本單元。它主要是由邏輯函數(shù)發(fā)生器、觸發(fā)器、譯碼器等電路組成。iob提供了器件引腳和內(nèi)部邏輯

38、陣列之間的連接，通常排列在芯片的四周。其主要是由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)/鎖存器和輸出緩沖器組成。每一個iob控制一個引腳，有輸入、輸出或雙向i/o三種功能。可編程互聯(lián)資源包括各種長度的金屬連線和一些可編程連接開關(guān)，它們將各個clb之間和iob之間互相連接起來，構(gòu)成各種復(fù)雜功能的系統(tǒng)。fpga是采用查找表(lut) 結(jié)構(gòu)的可編程邏輯器件的統(tǒng)稱，目前fpga使用最廣泛的是基于sram的查找表邏輯結(jié)構(gòu)形式，但不同公司的產(chǎn)品結(jié)構(gòu)也有差異。（一）sram查找表是通過存儲方式，把輸入與輸出的關(guān)系保存起來，通過輸入查找到對應(yīng)得輸出。n個輸入的查找表要實現(xiàn)n個輸入的邏輯功能，需要2n位存儲單元。下面

39、是4輸入lut，其內(nèi)部結(jié)構(gòu)如圖2.1所示。如果n很大時，存儲容量將像prom器件一樣增大，因此，n很大時，要采用幾個查找表分開實現(xiàn)15。0000輸入a輸入b輸入c輸入d查找表輸出多路選擇器000100100011010001010110011110001001101010111100110111101111圖2.1 fpga查找表的內(nèi)部結(jié)構(gòu)16fig. 2.1 the internal structure of fpga lut（二）altera公司fpga的基本結(jié)構(gòu)ltera公司的fpga都采用基于sram的查找表邏輯結(jié)構(gòu)形式，現(xiàn)以flex10k系列器件為例介紹。flex10k系列器件主要由

40、嵌入式陣列塊（eab）、邏輯陣列塊（lab）、快速通道互連（ft）和i/o單元（ioe）四部分組成。1. 嵌入式陣列塊eab嵌入式陣列塊eab是在輸入輸出口上的ram塊，在實現(xiàn)存儲功能時，每個eab提供2048個位，可以單獨使用或組合起來使用。eab可以非常方便地構(gòu)造成一些小規(guī)模的ram、雙口ram、fifo rom和rom，也可以在實現(xiàn)計數(shù)器、地址譯碼器等較復(fù)雜的邏輯時。作為100600個等效門來用。2. 邏輯陣列塊lab邏輯陣列塊lab是fpga內(nèi)部的主要組成部分，lab通過快速通道互連ft相互連接，如圖2.2所示：。lab是由若干個邏輯單元（le）再加上相連的進位鏈和級聯(lián)鏈輸入輸出以及l(fā)

41、ab控制信號、lab局部互連等構(gòu)成，flex10k的lab有8個le，加上相連的進位鏈和級聯(lián)鏈輸入輸出以及l(fā)ab控制信號、lab局部互連等構(gòu)成了lab。邏輯單元le是fpga的基本結(jié)構(gòu)單元，主要由一個4輸入lut、一個進位鏈、一個級聯(lián)鏈和一個帶同步使能的觸發(fā)器組成，可以通過編程實現(xiàn)各種邏輯功能。每2個le有2個輸出，分別驅(qū)動局部互連和快速通道互連。邏輯單元le中的lut用于組合邏輯，實現(xiàn)邏輯函數(shù)。邏輯單元le中的可編程觸發(fā)器用于時序邏輯，可通過編程配置為帶可編程時鐘的d、t、jk、sr觸發(fā)器或為旁路實現(xiàn)組合邏輯。寄存器的時鐘、清0、置位可由全局信號、通用i/o引腳或任何內(nèi)部邏輯驅(qū)動11。進位鏈

42、輸出級聯(lián)鏈輸出lab局部互連lab控制信號4le1le2le3le4le5le6le7le8進位鏈輸入級聯(lián)鏈輸入2444444444261688816lab連接到行互連及列互連244列到行互連列互連專用輸入全局信號行互連圖2.2 flex10k lab的結(jié)構(gòu)17 fig. 2.2 the structure of flex10k lab進位鏈和級聯(lián)鏈是專用高速數(shù)據(jù)通道，用于不通過局部互連通路連接相連的le。進位鏈用來支持高速計數(shù)器和加法器，提供le之間快速向前進位功能，可使fpga適用于高速計數(shù)器、加法器等；級聯(lián)鏈主要實現(xiàn)多輸入邏輯函數(shù)。查找表 進位鏈（lut）數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)清零和預(yù)置邏輯l

43、ab控制1lab控制2lab控制3lab控制4進位輸入級聯(lián)鏈dqclrn進位輸出級聯(lián)輸出 le輸出圖2.3 flex10k le的結(jié)構(gòu)fig. 2.3 the structure of flex10k lele的兩個輸出分別驅(qū)動局部互連和快速通道互連。這兩個輸出可以獨立控制，如lut驅(qū)動一個，寄存器驅(qū)動另外一個。內(nèi)部結(jié)構(gòu)圖如圖2.3所示：lab局部互連實現(xiàn)lab的le與行互連之間的連接及l(fā)e輸出的反饋等。3. 快速通道互連ft快速通道互連ft作用是將le和器件i/o引腳連接起來，快速通道互連與cpld的pia相似，是一系列水平（行互連）和垂直（列互連）走向的連續(xù)式布線通道。行互連可以驅(qū)動i/o

44、引腳，或饋送到其他lab；列互連連接各行，也能驅(qū)動i/o引腳。4. i/o單元ioe和專用輸入引腳fpga的i/o引腳由i/o單元驅(qū)動，i/o單元位于快速通道的行或列的末端，由一個雙向三態(tài)緩沖器和一個寄存器組成，可編程配置成輸入、輸出或輸入輸出雙向口組成。i/o單元的清0、時鐘、時鐘使能和輸出使能控制均由i/o控制信號網(wǎng)絡(luò)采用高速驅(qū)動。fpga的i/o單元支持jtag編程、擺率控制、三態(tài)緩沖和漏極開路輸出。專用輸入引腳用于驅(qū)動i/o單元寄存器的控制端，其中4個還可用于驅(qū)動全局信號（內(nèi)部邏輯也可驅(qū)動），為了高速驅(qū)動，使用了專用布線通道15。2-3 fpga器件的配置fpga是基于門陣列方式為用戶

45、提供可編程資源的，其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。這些配置數(shù)據(jù)通過外部控制電路或微處理器加載到fpga內(nèi)部的sram中，由于sram的易失性，每次上電時，都必須對fpga進行重新配置，在不掉電的情況下，這些邏輯結(jié)構(gòu)將會始終被保持，從而完成用戶編程所要實現(xiàn)的功能18。fpga器件的配置模式以xilinx公司的器件為例，xilinx fpga的配置有3種模式，分別為并行(select map)、串行(serial)和邊界掃描(boundary scan)模式。當(dāng)然virtex-5和spartan-3e3a的器件有更多的配置模式，如spi flash配置和bpi flash配置。根據(jù)配置時鐘

46、的來源，串行模式又分成主串(master serial)和從串(slave serial)模式，模式選擇由器件的3個控制引腳mo、m1和m2來完成。為了保證數(shù)據(jù)的正確配置，必須設(shè)置正確的配置模式。用來存放配置數(shù)據(jù)的器件有xc17系列(otp)、xc18系列(flash)和新一代的platform flash系列配置器件，以及通用的spi和bpi flash。(1)并行配置為了實現(xiàn)數(shù)據(jù)的快速加載，xilinx在fpga器件中增加了并行模式配置。該模式為8位配置數(shù)據(jù)寬度，需要8位數(shù)據(jù)線d7d0、低電平有效的芯片選擇信號(cs_b)、電平有效的寫信號(rd wr_b)及高電平有效的忙信號(busy)

47、。當(dāng)busy信號為高時，表示器件忙，即器件不能執(zhí)行下一步的寫操作，需要等待，直到該信號引腳為低時執(zhí)行下一步。對于50 mhz以下的配置時鐘，可以不用該控制信號。當(dāng)配置完成后，這些多功能引腳可作為普通輸入輸出線使用，該模式需要輔助控制邏輯和配置時鐘。并行模式又可以細分成主并行模式和從(slave)并行模式，當(dāng)需要對多個器件進行并行配置時，需選擇從并行模式。(2)串行配置串行配置可分為主串和從串兩種模式。該配置方式每個時鐘僅接收一位配置數(shù)據(jù)，如果配置的時鐘信號來自所需配置的fpga器件，則為主串模式；如果時鐘由外部器件提供配置，這種配置模式為從串模式。對于多個采用串行配置方案的器件，可以組成菊花鏈

48、(daisy-chains)的形式，即一片fpga設(shè)置成主模式用來產(chǎn)生配置時鐘，將配置數(shù)據(jù)從串行prom順序下載到主fpga器件和從fpga器件中。其余的器件設(shè)置成從模式，并且將上一級的數(shù)據(jù)輸出(dout)與下一級的數(shù)據(jù)輸入(din)連接起來，在進行fpga調(diào)試時，如果需要用下載電纜通過從串模式對fpga進行配置，必須進行選擇從串模式。(3)邊界掃描配置邊界掃描方式采用jtag標(biāo)準，因此有時也稱為“jtag配置模式”，該模式只有4條專用配置信號線，分別為tck(時鐘)、tdi(數(shù)據(jù)輸入)、tdo(數(shù)據(jù)輸出)及tms(狀態(tài)和控制)。該模式類似于從串模式。凡是符合jtag接口標(biāo)準的器件都可以放在j

49、tag鏈路中，使用比較簡單。2-4 fpga的設(shè)計流程fpga設(shè)計是指利用開發(fā)軟件和編程工具對器件進行開發(fā)的過程，其設(shè)計流程如圖2.4所示，它主要包括五個過程：（1）設(shè)計準備在進行設(shè)計之前，首先要按照用戶的要求進行方案論證、系統(tǒng)設(shè)計和器件選擇等設(shè)計準備工作。設(shè)計者首先要根據(jù)用戶的要求，如系統(tǒng)所要完成的功能和復(fù)雜程度，對工作速度和器件本身的資源和成本、連線的可靠性等方面進行權(quán)衡，選擇合適的方案和合適的器件類型。（2） 設(shè)計輸入常用的設(shè)計輸入的方式有三種：原理圖、硬件描述語言（hdl）、波形輸入。設(shè)計者將所設(shè)計的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表示出來并輸入到計算機中，來完成相應(yīng)的功能。（3）設(shè)

50、計處理對于fpga設(shè)計，這是核心環(huán)節(jié)。在設(shè)計處理過程中，編譯軟件將對設(shè)計輸入的文件進行邏輯化簡、綜合優(yōu)化、時序分析等過程，并且適當(dāng)?shù)赜靡黄蚨嗥骷詣拥剡M行適配，最后產(chǎn)生編程用的編程文件，以便下載到開發(fā)板進行實驗。設(shè)計處理應(yīng)包括語法檢查和設(shè)計規(guī)則檢查、邏輯優(yōu)化和綜合、適配和分割、布局布線、生成編程數(shù)據(jù)文件五個過程。設(shè)計準備設(shè)計輸入（原理圖、hdl、波形圖）設(shè)計處理（優(yōu)化綜合、適配、分割、布局布線）器件編程功能仿真時序仿真器件測試圖2.4 fpga設(shè)計流程圖fig. 2.4 fpga design flow（4）設(shè)計驗證設(shè)計驗證包括功能仿真和時序仿真，功能仿真是在設(shè)計輸入完成之后，在選擇具體的

51、器件進行編譯之前進行的邏輯功能驗證，也稱之為前仿真，對于系統(tǒng)初步的功能檢測非常方便，沒有延時信息。仿真前首先要利用波形編輯器或硬件描述語言建立測試文件，并設(shè)置好輸入端口的時序波形，軟件使用默認的仿真時間。仿真結(jié)果以報告或波形的形式輸出，可以直觀的觀察設(shè)計的邏輯功能。時序仿真是在選擇了具體器件并完成布局布線之后進行的時序關(guān)系仿真，也稱為后仿真，因為不同的器件內(nèi)部結(jié)構(gòu)不同，布局布線不同都會引起不同的延時，因此，對系統(tǒng)和各模塊進行時序仿真、分析其時序關(guān)系，估計設(shè)計的性能以及檢查和消除競爭冒險是非常有必要的，也是設(shè)計環(huán)節(jié)中比較重要的。產(chǎn)生的結(jié)果跟實際器件基本相同。（5）器件編程和配置器件編程是將編程數(shù)

52、據(jù)下載到可編程器件中去。編程器允許建立包含所用器件名稱和選項的鏈式掃描文件，選擇編程硬件，并將編程文件下載到電路板中。器件編程要滿足一定的條件，如編程電壓、編程時序和算法等。器件編程完畢之后，可以用編譯時產(chǎn)生的文件進行檢驗、加密等工作。器件成功編程和配置后，可以進行板級調(diào)試2-5 quartus 仿真軟件quartus 是altera公司在21世紀初推出的fpga開發(fā)環(huán)境，其功能強大、界面友好、使用便捷。軟件集成了altera的fpga開發(fā)流程中涉及的所有工具和第三方軟件接口。通過使用此開發(fā)工具，設(shè)計者可以創(chuàng)建、組織和管理自己的設(shè)計。2-5-1 quartus 軟件的特點及支持的器件quart

53、us 具有以下特點：（1）支持多時鐘定時分析、logiclock基于塊的設(shè)計、sopc（可編程片上系統(tǒng)）、內(nèi)嵌signaltap 邏輯分析器和功率估計器等高級工具（2）易于引腳分配和時序約束（3）強大的hdl綜合能力（4）包括有maxplus 的gui，且容易使maxplus 的工程平穩(wěn)過渡到quartus 開發(fā)系統(tǒng)（5）對于fmax的設(shè)計具有很好的效果（6）支持的器件種類多（7）支持windows、solaris、hp-ux和linux等多種操作系統(tǒng)（8）提供第三方工具如綜合、仿真等的鏈接quartus 軟件支持的器件包括：stratix系列、stratix 系列、cyclone系列、cyc

54、lone 系列、hardcopy 系列、apex 系列、flex10k系列、felx6000系列、max 系列、max3000a系列、max7000系列和max9000系列等19。2-5-2 quartus 軟件的集成工具及功能quartus 軟件開發(fā)過程中常用的基本功能：（1）設(shè)計輸入 設(shè)計輸入是使用軟件的模塊輸入方式、文本輸入方式、core輸入方式和eda設(shè)計輸入工具等表達用戶的電路構(gòu)思，同時使用分配編輯器設(shè)計初始約束條件，完成相應(yīng)功能的邏輯設(shè)計。常用的設(shè)計輸入是vhdl語言和verilog hdl語言，描述方便靈活，適合比較大的系統(tǒng)設(shè)計20。（2）綜合 綜合是將vhdl語言、原理圖等設(shè)計

55、輸入翻譯成由與門、或門、ram和觸發(fā)器等基本邏輯單元組成的邏輯連接，并對生成的邏輯鏈接按要求進行優(yōu)化，輸出標(biāo)準格式的網(wǎng)格表格文件，供布局布線器使用，并顯示設(shè)計占用的器件資源。軟件有自帶的綜合器，可以使用軟件的“analysis & synthesis”命令，也可以使用第三方綜合工具，比較常用的是synplicity軟件，生成與quartus 軟件配合使用的網(wǎng)絡(luò)表文件。（3）布局布線布局布線是利用綜合后網(wǎng)格表文件，對設(shè)計文件進行布局布線，然后用軟件優(yōu)化，使它的邏輯更準確。quartus 軟件中布局布線包含分析布局布線結(jié)果、優(yōu)化布局布線和通過反向標(biāo)注分配等。（4）時序分析用戶分析設(shè)計中的所有邏輯的

56、時序性能，并協(xié)助引導(dǎo)布局布線以滿足設(shè)計中的時序分析要求。默認情況下，時序分析作為全編譯的一部分自動運行，分析時序和生成時序報告，如建立時間、保持時間、時鐘至輸出延時、最大時鐘頻率，以及兩端口之間經(jīng)過的時間，通過時序報告進行調(diào)試或驗證設(shè)計時序的功能。（5）仿真 仿真分為功能仿真和時序仿真，功能仿真用來驗證電路功能是否符合設(shè)計要求；時序仿真包含了延時信息，它能較好地反映芯片的工作情況。仿真可以使用quartus 軟件自帶的仿真器，也可以用第三方仿真器，如modelsim工具。（6）編程和配置在全編譯通過以后，對器件進行編程和配置，包括assemble（生成編程文件）、programmer（建立包括設(shè)計所用器件名稱及下載設(shè)置）和引腳配置等。通過下載線將編程文件下載到開發(fā)板上，最終實現(xiàn)用戶所要求的功能。（7）系統(tǒng)級設(shè)計系統(tǒng)及設(shè)計包括sopc builder和dsp builder。sopc由cpu、存儲器接口、標(biāo)準外圍設(shè)備和用戶自定義的外圍設(shè)備等組成。sopc builder允許用戶選擇和自定義系統(tǒng)模塊的各個組件和接口，它將這些組件結(jié)合起來，生成對這些組件進行實例化的單個系統(tǒng)模塊，并自動生成