PCB板中的電磁兼容詳解

1、PCB板中的電磁兼容詳解PCB 板設(shè)計的開始階段就是層的設(shè)置,層設(shè)置不合理可能產(chǎn)生諸多的噪聲而形成電磁干擾和自身的EMC 問題,所以合理的層布局對電磁兼容性而言是十分重要的。PCB板層由電源層、地線層和信號層組成。層的選擇、層的相對位置以及電源、地平面的分割、PCB 板的布線、信號質(zhì)量、接口電路的處理等都對PCB 板的EMC 指標起著至關(guān)重要的作用,也直接影響到整臺電子產(chǎn)品的電磁兼容性。 層數(shù)的選擇單板由電源層、地層和信號層組成；層數(shù)也就是他們各自的數(shù)量總和。根據(jù)單板的電源、地的種類、信號線的密集程度、信號頻率、特殊布線要求的信號數(shù)量、周邊要素、成本價格等方面的綜合因素來確定單板的層數(shù)。要滿足

2、EMC的嚴格指標并且考慮制造成本，適當增加地平面是PCB的EMC設(shè)計最好的方法之一。單板電源的層數(shù)由電源的種類、數(shù)量決定。對于單一電源供電的PCB，只需一個電源平面；對于多種電源，如需互不交錯，可考慮采取電源層分割；對于電源互相交錯的單板，需要多種電源供電，且互相交錯，則必須考慮采用兩層或兩層以上的電源平面。通常來說，信號層數(shù)的確定由單板的功能決定。大多數(shù)有經(jīng)驗的CAD工程師通常由EDA軟件提供布局、布線密度的參數(shù)報告，再結(jié)合板級工作頻率、特殊布線要求的信號數(shù)量以及單板的性能指標與成本承受能力，來確定單板的信號層數(shù)。對信號層而言,除了考慮信號線的走線密集度外,從EMC的角度，需要考慮關(guān)鍵信號（

3、如時鐘、復位信號等）的屏蔽或隔離來確定是否增加單板層數(shù)。 單面板和雙面板雖然制造簡單、裝配調(diào)試方便,但只適用于一般電路要求,不適用于高組裝密度或復雜電路的場合。尤其是高速數(shù)字電路、數(shù)?；旌想娐返腜CB。由于沒有好的參考平面,環(huán)路面積增大而使輻射增強,平行走線也不可避免。就EMC 要求而言,如果成本允許,在PCB設(shè)計時盡量不選擇單面板或雙面板。 層的布局PCB 的層排列也是有原則的,合理排列各層對PCB的抗干擾能力十分有益。PCB 設(shè)計中層排列的一些基本原則如下。將電源平面與地平面相鄰。這樣可形成耦合電容，并與PCB板上的去耦電容一起降低電源平面的阻抗，同時獲得較寬的濾波效果。參考面的選擇應優(yōu)選

4、地平面電源、地平面均能用作參考平面，且有一定的屏蔽作用。但從屏蔽角度考慮，地平面一般均作接地處理，并作為基準電平參考點，其屏蔽效果遠遠優(yōu)于電源平面。相鄰層的關(guān)鍵信號不跨分割區(qū)。否則將形成較大的信號環(huán)路，產(chǎn)生強的輻射和敏感度問題。元件面下面有相對完整的地平面對多層板必須盡可能保持地平面的完整，通常不允許有信號線在地平面上走線。當走線層布線密度太大時，可考慮在電源平面的邊緣走線。高頻、高速、時鐘等關(guān)鍵信號有一相鄰地平面這樣設(shè)計的信號線與地線間的距離僅為線路板層間的距離，高頻電路將選擇環(huán)路面積最小的路徑流動，因此實際的電流總在信號線正下方的地線流動，形成最小的信號環(huán)路面積，從而減小輻射。在高速電路設(shè)

5、計中，避免電源平面層向自由空間輻射能量在這樣的設(shè)計中，所有的電源平面必須小于地平面，向內(nèi)縮進20H（H指相鄰電源、地平面間的介質(zhì)厚度）。為了更好地實行20H規(guī)則，就要使電源和地平面間的厚度最小。 多層印制板的布局一般原則： 電源平面應靠近接地平面, 并且安排在接地平面之下。 布線層應安排與整塊金屬平面相鄰。 把數(shù)字電路和模擬電路分開, 有條件時將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同一層, 可采用開溝、加接地線條、分隔等方法補救。模擬的和數(shù)字的地、電源都要分開, 不能混用。數(shù)字信號有很寬的頻譜, 是產(chǎn)生干擾的主要來源。在中間層的印制線條形成平面波導, 在表面層形成微帶線, 兩者傳

6、輸特性不同。時鐘電路和高頻電路是主要的干擾和輻射源, 一定要單獨安排、遠離敏感電路。不同層所含的雜散電流和高頻輻射電流不同, 布線時, 不能同等看待。多層印制板設(shè)計中有兩個基本原則用來確定印制線條間距和邊距：20H原則 為減小印制板向空間輻射電磁能量這個效應，在地線層的邊緣、包括不同性質(zhì)的地線層（例如，數(shù)字地與模擬地）的分界處，地線層要比電源層、信號層外延出至少20H，這里H表示地線層與信號層或電源層之間的距離，如圖826所示。并且，關(guān)鍵線不要布在地線層的邊緣。如果在信號層的邊緣設(shè)置一圈地線（相當于一個護欄），并將這圈地線與地線層用間隔較密的過孔連接起來，會更好地降低輻射。根據(jù)20H原則，按照

7、一般典型印制板尺寸，20H一般為3mm左右。20H規(guī)則3W原則 當兩條印制線間距比較小時，兩線之間會發(fā)生電磁串擾，為避免發(fā)生這種干擾，應保持任何線條間距不小于3倍的印制線條寬度，即不小于3W，W為印制線路的寬度，如圖827所示。當線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達到98%的電場不互相干擾，可使用10W規(guī)則。印制線條的寬度取決于線條阻抗的要求，太寬會減少布線的密度，增加成本；大窄會影響傳輸?shù)浇K端的信號的波形和強度。3W規(guī)則在定義多層線路板的每一層時，需遵循以下原則：電源層和地線層相鄰。利用兩層銅箔之間的雜散電容可獲得良好的高頻電源解耦效果。如果能在電源

8、層與地線層之間使用介電常數(shù)高的絕緣介質(zhì)，增加兩層之間的電容，可獲得更滿意的結(jié)果。每層信號線都應該與一層地線層或電源層相鄰，這樣可以使所有信號環(huán)路的面積最小，高速時鐘信號線要與地線層相鄰。目前，多層板應用越來越普遍，其中應用較多的有四層板，六層板和八層板.（1）四層板四層板是最簡單的一種多層板，與雙層板相比，它能對線路板的電磁兼容性起到本質(zhì)性改善。在四層板中，用中間的兩層專門做電源層和地線層（如圖828所示）。這樣做的第一個好處是使電源線和地線的性能大大改善。 原因有兩個：一是使電源線和地線的電感大大減小，從而大大降低了電源線和地線上的噪聲電壓；另一個是電源線層與地線層之間的分布電容為電源提供了

9、非常好的高頻解耦作用，從而減小了電源線上的噪聲電壓。四層板的布局四層板改善線路板電磁兼容性的另外一個原因是，減小了所有高頻信號電流的環(huán)路面積。高頻電流總是選擇環(huán)路面積最小的路徑流動，而在四層板上，實際的高頻電流總是在信號線正下方的地線面上流動，自然就形成了最小的信號環(huán)路面積。低頻信號雖然不一定在信號電流的正下方返回信號源，它是選擇電阻最小的路徑，但低頻信號的差模輻射較?。ㄈ鐖D829所示），況且，在許多電磁兼容標準中對30MHz以下的輻射發(fā)射并沒有限制。四層線路板上的地線電流四層板的常規(guī)使用方法是中間兩層分別為地線層和電源層。為了進一步降低線路板的輻射，這種方法獲得的好處并不顯著，卻帶來了下列一

10、些反面效果：兩層信號層上的走線必須垂直，否則由于距離很近，會發(fā)生嚴重的串擾；在地線層上要打很多過孔，這些過孔本來如果使用表面安裝器件是可以避免的，這對地線層的破壞作用不容忽視；信號線的特性阻抗變低，增加了驅(qū)動電路的負載；看不到信號走線，不利于分析電路問題。在器件密度很高的場合，以及軍用設(shè)備、宇航設(shè)備等場合，需要使用層數(shù)更多的線路板。四層板的疊層布線（參見圖830）高速總線、時鐘線應最好放于L4上。 第1層上的高速總線或時鐘線不要穿越電源分割區(qū)域或Moat 區(qū)域。 時鐘發(fā)生器下面的區(qū)域（L1層）應使用經(jīng)過濾波的電源分割區(qū)域供電，使用盡可能寬的走線連接到I C 的管腳。 如時鐘信號從L1到L4層間

11、躍變，在信號Via孔旁須有一個地Via孔（小于1.22mm），躍變應處于第L2層上的地島上。時鐘信號從L1到L4的層間躍變，在每個躍變的Via孔處應有一個去耦電容。電容應盡可能靠近Via 孔，小于200mils。四層板布線表列出了四層板的幾種布局方案四層板布局方案S為信號線層，G為地線層，P為電源層（2）六層板六層板的疊層布線（參見圖831）高速總線/ 時鐘線應放在高速區(qū)1。L3 上的高速總線/ 時鐘線應避免穿過L4 的電源分割區(qū)域。盡量避免高速區(qū)之間的總線/時鐘線的躍變，如果必需，不應超過兩次。穿過C-Plane 的躍變保持最小數(shù)量（會降低C-Plane 的效果）。如果高速總線需要在高速區(qū)之

12、間躍變，必須在盡可能靠近信號Via孔的地方放置地Via 孔（50mils 之內(nèi)）,一個地孔對應一個信號孔，且地孔不應用作其它用途（如去耦）。在L1 層上的時鐘發(fā)生器下面區(qū)域應包括一個地島，使用盡可能寬的走線接至IC 芯片的管腳。時鐘發(fā)生器的電源應使用濾波的分割電源供電。六層板布線表列出了六層板的幾種布局方案六層板布局方案S為信號線層，G為地線層，P為電源層（3）八層板八層板的疊層布線（參見圖832）高速總線/ 時鐘線應放在高速區(qū)1。L3 上的高速總線/ 時鐘線應避免穿過L4的電源分割. L6上的高速總線/ 時鐘線應避免穿過L5 層的電源分割區(qū)域。盡量避免高速區(qū)之間的總線/時鐘線的躍變，如果必需

13、，不應超過兩次。穿過C-Plane 的躍變保持最小數(shù)量（否則會降低C-Plane 的效果）。如果高速總線需要在高速區(qū)之間躍變，必須在盡可能靠近信號孔的地方放置地 孔（50mils 之內(nèi)）, 一個地孔對應一個信號孔， 且地孔不應用作其它用途（如去耦）。在時鐘發(fā)生器下面區(qū)域應包括一個地島，使用盡可能寬的走線接至IC 芯片的管腳。時鐘發(fā)生器的電源應來自于濾波的電源分割供電。八層板的布線表列出了八層板的幾種布局方案八層板布局方案S為信號線層，G為地線層，P為電源層元器件的布局在PCB板布線之前首先要把元器件布在電路板上，元器件的布局在很大程度上決定了信號走線?，F(xiàn)今大多數(shù)的電路板設(shè)計都是子功能和功能區(qū)的

14、合并。通常情況下，不同電壓的器件要分開，按照功能來說，電路板上的處理部分、控制部分、接口部分、電源部分、模擬部分、數(shù)字部分、低頻部分、高頻部分等等要分得很清楚，各自之間不要產(chǎn)生干擾。如圖833所示。元器件布局在元器件布局時，除了要注意不同功能區(qū)要分開外，還要注意元器件的布局要有效降低電路的溫升，通常對溫度比較敏感的器件最好放在電路板中溫度最低的地方。為了減少大功率器件對其它器件溫度的影響和縮短傳熱途徑，大功率器件要盡量靠近電路板的邊沿。（1）確定元件的位置按照電路的流程安排各個功能電路單元的位置, 使布局便于信號流通, 并使信號盡可能保持一致的方向;以每個功能電路的核心元件為中心, 圍繞它來進

15、行布局。元器件應均勻、整齊和緊湊地排列在PCB 上, 盡量減少和縮短各元器件之間的引線和連接; 在高頻下工作的電路, 要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件平行排列, 有利于美觀、裝焊及批量生產(chǎn);位于電路板邊緣的元器件, 離電路板邊緣一般不小于2 mm , 電路板的最佳形狀為矩形, 長寬比為32 或43, 電路板面尺寸大于200 mm 150mm 時, 應考慮電路板所受的機械強度;盡可能縮短高頻元器件之間的連線, 設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近, 輸入和輸出元件應盡量遠離;某些元器件或?qū)Ь€之間可能有較高的電位差, 應加大它們之間的距離,

16、 以免放電引出意外短路。帶高電壓的元器件應盡量布置在調(diào)試時手不易觸及的地方;質(zhì)量超過15 g 的元器件應當用支架加以固定, 然后焊接。那些又大又重、發(fā)熱量多的元器件, 不宜裝在印制板上, 而應裝在整機的機箱底板上, 且應考慮散熱問題。熱敏元件應遠離發(fā)熱元件;對于電位器、可調(diào)電感線圈、可變電容器、微動開關(guān)等可調(diào)元件的布局應考慮整機的結(jié)構(gòu)要求。若是機內(nèi)調(diào)節(jié), 應放在印制板上便于調(diào)節(jié)的地方; 若是機外調(diào)節(jié), 其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應;應留出印制板定位孔及固定支架所占用的位置。（2）特殊器件的處理某些特殊器件例如鎖相環(huán),對噪音干擾特別敏感,他們需要更高層次的隔離。解決的方法是在敏感器

17、件周圍的電源銅箔上蝕刻出馬蹄形絕緣溝槽,如圖834所示。特殊器件的處理該器件使用的所有信號進出都通過狹窄的馬蹄形根部的開口。噪音電流必然在開口周圍經(jīng)過而不會接近敏感部分。這種設(shè)計方法可以避免能夠引起干擾的噪音信號的產(chǎn)生,確保所有其他信號都遠離被隔離的部分。特殊器件的處理原則：在印制板中有接觸器、繼電器和按鈕等元件時, 操作它們時均會產(chǎn)生較大火花放電, 必須采用RC 電路來吸收放電電流。一般R 取1 2 k8 , C 取2. 2 47 LF;CMOS的輸入阻抗很高, 易受感應, 因此在使用時對不用端要接地或接正電源;選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。為減小信號傳輸

18、中的畸變, 信號在印制板上傳輸, 其延遲時間不應大于所用器件的標稱延遲時間;注意印制板與元器件的高頻特性。在高頻情況下, 印制線路板上的引線、過孔、電阻、電容和接插件的分布電感與電容等不可忽略。（3）元器件布局時的其他基本原則 連接器及其引腳應根據(jù)元器件在板上的位置確定。所有連接器最好放在印制板的一側(cè),盡量避免從兩側(cè)引出電纜,以便減小共模電流輻射。I/ O 驅(qū)動器應緊靠連接器,避免I/ O 信號在板上長距離走線,耦合不必要的干擾信號。當高速數(shù)字集成芯片與連接器之間沒有直接的信號交換時,高速數(shù)字集成芯片應安排在遠離連接器處。如果高速器件必須與連接器相連,則應把高速器件放在連接器處,盡量縮短走線,然后在稍遠處安放中速器件,最遠處安放低速器件。高速器件(