潮流上機實驗

1、74LS151功能框圖D7YYE74HC151D6D5D4D3D2D1D0S2S1S02、集成電路數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74HC1512、集成電路數(shù)據(jù)選擇器 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & & 2個互補輸出端8 路數(shù)據(jù)輸入端1個使能輸入端3 個地址輸入端74LS151的邏輯圖輸輸 入入輸輸 出出使使 能能選選 擇擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4

2、LHLHD5LHHLD6LHHHD73、74LS151的功能表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70當E=1時，Y=1 。 當E=0時數(shù)據(jù)選擇器組成邏輯函數(shù)產生器控制Di ，就可得到不同的邏輯函數(shù)。5、數(shù)據(jù)選擇器74LS151的應用當D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 時：當D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 時：D7YYE74LS151D6D5D4D3D2D1D0S2S1S0iiimDY 706

3、421mmmmY 7530mmmmY 當E=0時：比較Y與L，當 D3=D5=D6=D7= 1 D0=D1=D2=D4=0時，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例1 試用8選1數(shù)據(jù)選擇器74LS151產生邏輯函數(shù) XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解:當函數(shù)變量個數(shù)比數(shù)據(jù)選擇器的地址個數(shù)多一個時。例 試用4選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)：解：若將A、B接到地址輸入端，C加到數(shù)據(jù)輸入端。ACBCABL

4、ABCCABCBABCAL解：將邏輯函數(shù)轉換成最小項表達式：10)(0ABCBACBABACCABCBACBABAA3DD12DY1D0A0A B01C4選1數(shù)據(jù)選擇器L11 C C 0解：四選一數(shù)據(jù)選擇器的輸出表達式為：例： 用四選一數(shù)據(jù)選擇器產生三變量的 邏輯函數(shù) Z=ABC+ABC+ABY=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3 將 Z 式寫成與 Y 式完全對應的形式： 對照 Z 式與 Y 式知，只要令：A1A0D3D2D1D0GYZ =ABC + AB0 + ABC+ AB1ABC11ZA1=A， A0=B， D0=C， D1=0， D2=C， D3=1利用8選1

5、數(shù)據(jù)選擇器組成函數(shù)產生器的一般步驟a、將函數(shù)變換成最小項表達式b、將使器件處于使能狀態(tài)c、地址信號S2、 S1 、 S0 作為函數(shù)的輸入變量d、處理數(shù)據(jù)輸入D0D7信號電平。邏輯表達式中有mi ,則相應Di =1，其他的數(shù)據(jù)輸入端均為0?？偨Y:用兩片74151組成二位八選一的數(shù)據(jù)選擇器 數(shù)據(jù)選擇器的擴展位的擴展 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151

6、 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 字的擴展 將兩片74LS151連接成一個16選1的數(shù)據(jù)選擇器， D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D10 D11 D12 D13 D14 D15 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y 1 Y Y 1 & (0) 74HC151 (I) 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1

7、 S0 實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉換 S0 S1 L S2 0 1 0 0 1 1 0 1 (b) 74HC138(74LS138)集成譯碼器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74HC138集成譯碼器邏輯圖 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & &

8、; & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 74HC138集成譯碼器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸 出輸 入A1A02E1E0Y1Y2Y3Y4

9、Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸 出輸 入A1A00120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 1、已知下圖所示電路的輸入信號的波形試畫出譯碼器輸出的波形。譯碼器的應

10、用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y

11、3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 2、譯碼器的擴展用74X139和74X138構成5線-32線譯碼器3線8線譯碼器的 含三變量函數(shù)的全部最小項。Y0Y7基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。3、用譯碼器實現(xiàn)邏輯函數(shù)。0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 7

12、7mCBAY 22mBCAY .當E3 =1 ，E2 = E1 = 0時7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 用一片74HC138實現(xiàn)函數(shù)首先將函數(shù)式變換為最小項之和的形式在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數(shù). +5V A B C L & 7620YYYY ABCCABCBACBAL ZYXZYXZYXZYXF例：用一個3線8線譯碼器實現(xiàn)以下邏輯函數(shù) ： 將輸入變量X、Y、Z分別接到A2、A1、A0，對函數(shù)進行變換可得： 7420012012012012YY

13、YYAAAAAAAAAAAAZYXZYXZYXZYXZYXZYXZYXZYXF電路如圖：例： 試用74138和門電路實現(xiàn)邏輯函數(shù)：ACBCABLABCCABCBABCAL7653mmmm解：將邏輯函數(shù)轉換成最小項表達式，再轉換成與非與非形式。=m3+m5+m6+m7=用一片74138加一個與非門就可實現(xiàn)該邏輯函數(shù)。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&例2用74138實現(xiàn)全加器。742174211111YYYYYYYYCBACBACBACBASiiiiiiiiiiiii765376531111YYYYYYYYCBACBACBACBACii

14、iiiiiiiiiiiY0Y1Y2Y3Y4Y5Y6Y7A0A1A2G1G2AG2B741385VCi-1BiAi&SiCiAiBiCi-1CiSi0000000101010010111010001101101101011111數(shù)據(jù)分配器：相當于多輸出的單刀多擲開關，是一種能將從數(shù)據(jù)分時送到多個不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖 數(shù)數(shù)據(jù)據(jù)輸輸入入 通通道道選選擇擇信信號號 Y0 Y1 Y7 用74HC138組成數(shù)據(jù)分配器用譯碼器實現(xiàn)數(shù)據(jù)分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V D= E2 E1 Y0

15、Y0 010YCBADEEY132=當ABC = 010 時，Y2=DCBA輸 入輸 出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時的功能表 5.6.3 集成計數(shù)器1. 集成同步4位二進制加法計數(shù)器74LVC161RD(CR)：異步清零端； LD(PE)：同步置數(shù)控制端；D0、D1、D2、D3：預置

16、數(shù)據(jù)輸入端；EP、ET：計數(shù)使能端；Q0、Q1、Q2、Q3：輸出端 TC：進位輸出端。 (a)引腳圖 (b)邏輯符號74LVC161功能表輸輸 入入輸輸 出出清零清零預置預置使能使能時鐘時鐘預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入計計 數(shù)數(shù)進進位位CEPCEPCETCETCPCPD D3 3D D2 2D D1 1D D0 0Q Q3 3Q Q2 2Q Q1 1Q Q0 0TCTCL LL LL LL LL LL LH HL LD D3 3D D2 2D D1 1D D0 0D D3 3D D2 2D D1 1D D0 0* *H HH HL L保保持持* *H HH HL L保保持持* *H HH HH H

17、H H計計數(shù)數(shù)* *PECR注：*表示僅當使能端CET與輸出Q3Q2Q1Q0全為高電平時，進位輸出端TC為高電平，其余情況TC為低電平。幾種常用集成計數(shù)器 2. 集成計數(shù)器構成任意進制計數(shù)器 集成計數(shù)器雖然類型較多，但大多數(shù)為二進制或8421BCD碼十進制計數(shù)器。實踐當中常需要任意進制計數(shù)器，則可利用現(xiàn)有集成計數(shù)器的清零端或置數(shù)端外加適當電路連接而成。由此而實現(xiàn)任意進制計數(shù)器的方法被稱為反饋清零法和反饋置數(shù)法。 用現(xiàn)有的最大計數(shù)值為M 的M 進制集成計數(shù)器實現(xiàn)N進制計數(shù)器時，如果M N，則只需要一片集成計數(shù)器，通過反饋清零法或反饋置數(shù)法跳過多余的M-N 個狀態(tài)；如果MN，則需要采取多片集成計數(shù)

18、器級聯(lián)的方法。 例：用74161構成九進制加法計數(shù)器 解：(1) 反饋清零法74161異步清零 例：用74161構成九進制加法計數(shù)器 （2）反饋置數(shù)法74161同步置數(shù) 例：用74161構成九進制加法計數(shù)器 因反饋置數(shù)法從置入的數(shù)據(jù)開始計數(shù)，所以計數(shù)周期不是必須從0000開始。右圖所示為反饋置數(shù)法實現(xiàn)九進制計數(shù)器的另一種邏輯電路。 用74161組成2561616進制計數(shù)器：（1）并行進位： 用74161組成2561616進制計數(shù)器：（2）串行進位： 3. 用集成計數(shù)器和組合邏輯電路構成序列信號產生電路 時序邏輯電路與組合邏輯電路不同，時序邏輯電路的輸出不僅與當前的輸入信號有關，還與電路上一時刻

19、的輸出有關。因此，時序邏輯電路具有記憶功能。在電路結構上，時序邏輯電路通常是由組合邏輯電路和存儲單元共同組成的。其中存儲電路是必不可少的，一般由觸發(fā)器構成。 時序邏輯電路可根據(jù)觸發(fā)脈沖輸入方式的不同分為同步和異步兩大類。時序邏輯電路可采用邏輯方程組(時鐘方程、驅動方程、狀態(tài)方程、輸出方程)、狀態(tài)轉換表、狀態(tài)轉換圖、時序波形圖從不同方面來描述邏輯電路的邏輯功能，這也是分析和設計時序邏輯電路的主要依據(jù)和手段。 常用時序邏輯器件有寄存器和計數(shù)器兩類。寄存器具有置數(shù)、保持、清零、移位等功能；計數(shù)器不僅用于統(tǒng)計輸入時鐘脈沖個數(shù)，還用于分頻、定時、產生節(jié)拍脈沖等。 小 結7.5.1 555定時器7.5定時

20、器及其應用 555定時器是一種集模擬、數(shù)字于一體的混合集成電路，廣泛應用于信號的產生、變換、控制和檢測中1.電路結構 VCC 5k vIC vI1 C1 5k vI2 C2 5k v O T S R RD & & & 1 G vO 2. 工作原理及功能表不變不變1導通01截止11導通00放電管VT輸出(VO)復位(RD)觸發(fā)輸入(VI2)閾值輸入(VI1)輸 出輸 入CC31V CC31V CC31V CC32V CC32V CC32V VCC 5k vIC vI1 C1 5k vI2 C2 5k v O T S R RD & & & 1 G v

21、O 7.5.2 555定時器構成的單穩(wěn)態(tài)觸發(fā)器1、內部電路及簡化電路 5k vIC vI1 C1 5k vI2 C2 5k v O T S R RD & & & 1 G vO vI VCC vI R vO 0.01 F C vC 8 4 555 7 6 2 3 5 1 不變不變1導通01截止11導通00放電管T輸出(VO)復位(RD)觸發(fā)輸入(VI2)閾值輸入(VI1)輸 出輸 入CC31V CC31V CC31V CC32V CC32V CC32V 沒有觸發(fā)信號時( i )電路處于穩(wěn)態(tài)，輸出為0 13VCC 5k vIC vI1 C1 5k vI2 C2 5k v O T S R RD & & & 1 G vO vI外加觸發(fā)信號，電路轉換到暫態(tài)，輸出為1觸發(fā)信號消除后，電容充電電路自動轉換到穩(wěn)態(tài)輸出為02、工作原理3、工作波形及輸出脈寬的計算 vI O vC O vO O 2 3 VCC tW t t t tw=RC1n31.1RC VCC vI R vO 0.01 F C vC 8 4 555 7 6 2 3 5 1 輸出電壓 的脈寬tw為7.5.3 555定時器構成的施密特觸發(fā)器1、電路及工作波形 VCC 5k vIC v