第12章 集成邏輯門電路

1、第十二章 集成邏輯門電路12.112.212.3TTL與非門電路場效應管與MOS邏輯門半導體二極管和晶體管的開關特性邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路。所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。 門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。 基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。在數(shù)字電路中，一般用高電平代表1、低電平代表0。獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路

2、門電路MOS門電路門電路PMOS門門CMOS門門邏邏輯輯門門電電路路分立門電路分立門電路NMOS門門 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2 A 2Y 3 A 3Y GND6 反相器 74LS04 的引腳排列圖集成門電路集成門電路12.1 半導體二極管和晶體管的開關特性p 二極管的開關特性二極管的開關特性 re二極管的伏安特性二極管的伏安特性： IF 0.5 0.7 iD (mA) uD (V) 伏安特性 UBR 0 反向擊穿電壓反向擊穿電壓當電壓當電壓uD0.7V 二極管導通二極管導通當電壓當電壓

3、uD1.4V1.4V， T T5 5處于深度飽和狀態(tài)，輸出處于深度飽和狀態(tài)，輸出電壓維持低電平不變。電壓維持低電平不變。12.2 TTL與非門電路p TTLTTL與非門的主要參數(shù)與非門的主要參數(shù)u0 (V)ui (V)1233.6VBCDE0.6V1.4V0A1. 輸出高電平輸出高電平UOH ：標準高電平的值應：標準高電平的值應大于大于2.4V，典型值為，典型值為3.5V2. 輸出低電平輸出低電平UOL ：標準低電平的值應：標準低電平的值應小于小于0.4V，典型值為，典型值為0.35V高電平表示一種狀態(tài)，低電平表示高電平表示一種狀態(tài)，低電平表示另一種狀態(tài)，一種狀態(tài)對應一定的另一種狀態(tài)，一種狀態(tài)

4、對應一定的電壓范圍，而不是一個固定值。電壓范圍，而不是一個固定值。0V5V3.5VUSLUSH0.4V12.2 TTL與非門電路p TTLTTL與非門的主要參數(shù)與非門的主要參數(shù)u0 (V)ui (V)1233.6VBCDE0.6V1.4V0A3. 輸入端短路電流輸入端短路電流 IIS ：任意輸入端接地，其余輸入端開路時，流過接地輸入端的電流。 IIS 要盡可能地小。4. 扇出系數(shù)扇出系數(shù) N ：表征帶負載的能力。它：表征帶負載的能力。它表示與非門輸出端最多能與幾個同類的表示與非門輸出端最多能與幾個同類的與非門進行連接。典型電路的與非門進行連接。典型電路的 N8。+5VR4R2R5T3T4T1前

5、級前級T1T1T5IiH1IiH3IiH2IOH 12.2 TTL與非門電路p TTLTTL與非門的主要參數(shù)與非門的主要參數(shù)12.2 TTL與非門電路p TTLTTL與非門的主要參數(shù)與非門的主要參數(shù)u0 (V)ui (V)1233.6VBCDE0.6V1.4V0A5. 空載功耗空載功耗 ：與非門空載時，電源總電流與電源電壓的乘積。6. 開門電平開門電平 UON ：額定負載下，確保輸出為標準低電平時的輸入電平稱為。它表示使與非門開通時的最小輸入電平。它表示使與非門開通時的最小輸入電平。7. 關門電平關門電平 UOFF ：額定負載下，使輸出電平上升到標準高電平時的輸入電平。12.2 TTL與非門電

6、路p TTLTTL與非門的主要參數(shù)與非門的主要參數(shù)8. 高電平輸入電流高電平輸入電流 IIH ：一個輸入端接高電平，其余輸入端接地時的反向電流。此值越小越好。此值越小越好。9. 平均傳輸延遲時間平均傳輸延遲時間 tpd ：輸入端接一方波電壓，輸出電壓與輸入電壓相比所產生的時間延遲。此值越小越好。此值越小越好。tPHLtPLH50%50%輸出輸入tPd=(tPHL+ tPLH)/212.2 TTL與非門電路p TTLTTL與非門的派生門電路與非門的派生門電路1 1非門非門+5VFR4R2R1T2R5R3T3T4T1T5A12.2 TTL與非門電路p TTLTTL與非門的派生門電路與非門的派生門電

7、路2 2或或非門非門+5VFR4R2R1AT2AR5R3T3T4T1AT5AT1BBT2BR1B12.2 TTL與非門電路p TTLTTL與非門的派生門電路與非門的派生門電路3 3與或與或非門非門+5VFR4R2R1AT2AR5R3T3T4T1AT5AT1BDT2BR1BBC12.2 TTL與非門電路p 淺飽和淺飽和TTLTTL與非門與非門電路電路 re+5VFR4R2R1T2R5R3T3T4T1T5ABC前面介紹的TTL電路屬于中速門電路，為了使電路響應更快速的時鐘信號，需要將晶體管T5的工作狀態(tài)由深度飽和更改為淺飽和。存在問題：存在問題：TTLTTL門電路工作速度相對于門電路工作速度相對于

8、MOSMOS較快，但由于當輸出為低電平時較快，但由于當輸出為低電平時T T5 5工工作在深度飽和狀態(tài)，當輸出由低轉為高作在深度飽和狀態(tài)，當輸出由低轉為高電平，由于在基區(qū)和集電區(qū)有存儲電荷電平，由于在基區(qū)和集電區(qū)有存儲電荷不能馬上消散，而影響工作速度不能馬上消散，而影響工作速度。12.2 TTL與非門電路p 淺飽和淺飽和TTLTTL與非門與非門電路電路 re+5VFR4R2R1T2R5R3T3T4T1T5ABCR6T6通過適當?shù)剡x擇電路參數(shù)：R2、R3和R6 ，可保證T5導通時處于淺飽和狀態(tài)，從而縮短了存儲時間，提高了電路的工作速度。為了進一步提高門電路的速度，可采用肖特基TTL電路。12.2

9、TTL與非門電路p 肖特基肖特基TTLTTL電路電路 re肖特基二極管：借助金屬鋁和N型硅的接觸勢壘產生整流作用的半導體器件。特點：1）正向壓降小，約為0.30.4 V。 2）到點機制是多數(shù)載流子，幾乎沒有電荷存儲效應12.2 TTL與非門電路p 肖特基肖特基TTLTTL電路電路 reT5becT5bec12.2 TTL與非門電路p 肖特基肖特基TTLTTL電路電路 re+5VFR4R2R1T2R5R3T3T4T1T5ABCR6T612.2 TTL與非門電路p 集電極開路集電極開路TTLTTL電路電路 (OC門)re+5VR4R5T3T4T5+5VR4R5T3T4T5輸出低電平問題的提出問題的

10、提出工程中常常將兩個門電路并聯(lián)起來實現(xiàn)邏輯與功能，稱為線與線與。那么這兩個邏輯門是否可以并聯(lián)？當F1，F(xiàn)2中一個為低電平，一個為高電平時，會形成一個低阻通道，導致T5損壞，因此實際中無法實現(xiàn)與邏輯。輸出高電平12.2 TTL與非門電路p 集電極開路集電極開路TTLTTL電路電路 (OC門)re+5VFR4R2R1T2R5R3T3T4T1T5ABC問題的解決問題的解決去掉低阻通道，將集電極開路，稱為集電極開路門集電極開路門出現(xiàn)新問題出現(xiàn)新問題：當輸出為低電平時正常，但是如果輸出應為高電平時，此時T5截止，無法輸出高電平，因此在工作時，必須接入外接電阻和電源。12.2 TTL與非門電路p 集電極開

11、路集電極開路TTLTTL電路電路 (OC門)re+5VFRLR2R1T2R3T1T5ABC+UCCAB FCAB F&ABCABC&F12.2 TTL與非門電路p OCOC門的應用門的應用e1.1.實現(xiàn)與或非邏輯功能實現(xiàn)與或非邏輯功能CD F2AB F1RL+UCCF12FF FAB CD= =ABCD=+12.2 TTL與非門電路p OCOC門的應用門的應用e2.2.實現(xiàn)電平轉換實現(xiàn)電平轉換TTL電平電平“1”3.6V“0”0.3V轉移電平轉移電平“1” 10V“0” 0VVCC2 =10VF1FRLVCC1 = 5V用于接口電路；用于接口電路；OCOC門可用于數(shù)據(jù)總線系統(tǒng)中

12、；門可用于數(shù)據(jù)總線系統(tǒng)中；12.2 TTL與非門電路p OCOC門的應用門的應用eAB 3.3.用做驅動器用做驅動器+5VRL可驅動七段譯碼管可驅動七段譯碼管12.2 TTL與非門電路p OCOC門線與時上拉電阻的選擇門線與時上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：并聯(lián)在一起的驅動門的個數(shù) nA1B1 A2B2 AnBn nRL+UCC12.2 TTL與非門電路p OCOC門線與時上拉電阻的選擇門線與時上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：所接負載門的輸入端數(shù) mA1B1 A2B2 AnBn nRL+UCC m12.2 TTL與非門電路p OCOC門線與時上拉電阻的選

13、擇門線與時上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：線與輸出的邏輯狀態(tài)有關A1B1 A2B2 AnBn nRL+UCC mIOHIOHIIHIIHIRL如果如果RL取值太大，則取值太大，則RL上的分上的分壓太大，可能使負載的輸入被壓太大，可能使負載的輸入被拉低到規(guī)定值以下，引起邏輯拉低到規(guī)定值以下，引起邏輯錯誤。這里必須限制錯誤。這里必須限制RL的最大的最大值。值。假設輸出都為高電平假設輸出都為高電平UOH(min) UCC - RLIRLRL UCC - UOH(min)mIIH + nIOHUOH(min) 為門電路輸出高電平最小值12.2 TTL與非門電路p OCOC門線與時上

14、拉電阻的選擇門線與時上拉電阻的選擇e影響影響RL選擇的因素：選擇的因素：線與輸出的邏輯狀態(tài)有關A1B1 A2B2 AnBn nRL+UCC mIOHIOHIIHIIHIRL如果如果RL太小，太小，RL上的電壓上的電壓降不夠，則會使輸出的低降不夠，則會使輸出的低電平被抬高到規(guī)定值以上，電平被抬高到規(guī)定值以上，出現(xiàn)邏輯錯誤。出現(xiàn)邏輯錯誤。假設有一個是輸出低電平假設有一個是輸出低電平VOL(max) UCC IRLRLIRL = IOL mIISIIS : 輸入為低電平時的電流，輸入為低電平時的電流，也稱短路電流也稱短路電流此處沒有此處沒有n，因為前級只要有一個因為前級只要有一個門輸出為低，線與結果

15、即為低門輸出為低，線與結果即為低。RL UCC-UOL(max)IOL-mIIS12.2 TTL與非門電路p 三態(tài)門三態(tài)門e 通常數(shù)字邏輯是二值的，即僅0，1值，其所對應電路的輸出電平是高、低兩種狀態(tài)。 在實際電路中，還有一種輸出為高阻抗的狀態(tài)(既非高電平又非低電平的狀態(tài)) ，被稱之為第三狀態(tài)。 于是數(shù)字電路的輸出就有：0、1和Z（高阻）的三種狀態(tài)。具有這種功能輸出的電路稱三態(tài)邏輯電路或稱三態(tài)門電路。12.2 TTL與非門電路p 三態(tài)門三態(tài)門e+5VFR5R2R1T2R4R3T3T4T1T5ABEL&BENAE 稱為控制端、使能端AB FETS12.2 TTL與非門電路p 三態(tài)門三態(tài)門

16、e+5VFR5R2R1T2R4R3T3T4T1T5ABEE=1截止截止相當于一個正常的二輸入端與非門相當于一個正常的二輸入端與非門ABF 12.2 TTL與非門電路p 三態(tài)門三態(tài)門e+5VFR5R2R1T2R4R3T3T4T1T5ABEE=0導通導通電路輸出為高阻態(tài)，與輸入端電路輸出為高阻態(tài)，與輸入端A A和和B B的值無關的值無關1V1V截止截止截止截止高阻態(tài)高阻態(tài)F = Z12.2 TTL與非門電路p 三態(tài)門的應用三態(tài)門的應用e在數(shù)字系統(tǒng)中，當某一邏輯器件被置于高阻狀態(tài)時，相當于把這個器件從系統(tǒng)中移除，與系統(tǒng)互不產生任何影響。三態(tài)門在計算機總線結構中有著廣泛的應用。組成單向總線，實現(xiàn)信號的

17、分時單向傳送組成雙向總線，實現(xiàn)信號的分時雙向傳送12.2 TTL與非門電路p 三態(tài)門的應用三態(tài)門的應用e總線總線&A3B3E3&A2B2E2&A1B1E1&A4B4100分時控制各個門的使能端，就可以讓各個門的輸出信號分別進入總線。同一時刻，只允許一個門進入總線。其他門必須保持為高阻狀態(tài)單向數(shù)據(jù)傳輸單向數(shù)據(jù)傳輸12.2 TTL與非門電路p 三態(tài)門的應用三態(tài)門的應用eE&A1&BE=1，數(shù)據(jù)從，數(shù)據(jù)從ABE=0，數(shù)據(jù)從，數(shù)據(jù)從BA雙向數(shù)據(jù)傳輸雙向數(shù)據(jù)傳輸12.2 TTL與非門電路p 三態(tài)門的應用三態(tài)門的應用e&A1E&BFE=1時，

18、門時，門G1使能，使能，G2禁止，禁止，F(xiàn) = A；E=0時，門時，門G1禁止，禁止，G2使能，使能，F(xiàn) = B。G1G2多路開關多路開關如果要實現(xiàn)如果要實現(xiàn) n (n2)路開路開關，如何搭建電路關，如何搭建電路？譯碼器u 單極型晶體管場效應管（FET）利用輸入回路的電場效應來控制輸出回路電流的半導體器件l 場效應管緊靠多數(shù)載流子導電，又稱單極型晶體管l 體積小、重量輕、壽命長l 輸入內阻高：1071012l 噪聲低、熱穩(wěn)定性好、抗輻射能力強l 耗電省12.3 場效應管與MOS邏輯門u 單極型晶體管場效應管場效應管分類結型絕緣柵型N 溝道P 溝道N 溝道P 溝道增強型耗盡型增強型耗盡型12.3

19、 場效應管與MOS邏輯門u 結型場效應管NoImageNoImageNoImage12.3 場效應管與MOS邏輯門u N溝道結型場效應管N溝道結型場效應管是在同一塊N型半導體上制作兩個高摻雜的P區(qū)。將它們連接在一起引出電極柵極柵極G G。N溝道結構示意圖SiO2N源極S柵極G漏極D NNPP N 型半導體兩端加上一定的電壓，便在溝道中形成電場，在此電場作用下，形成由多數(shù)載流子(自由電子)產生的漂移電流。我們將電子發(fā)源端稱為源源極極S S ，接收端稱為漏極漏極D D。源極源極S柵極柵極G漏極漏極D 12.3 場效應管與MOS邏輯門u 結型場效應管dsgP+N導電溝道N N溝道結型結構示意圖溝道結

20、型結構示意圖P+ 這樣既保證了柵-源之間的電阻很高，又實現(xiàn)了UGS對溝道電流ID的控制。正常工作時：正常工作時：在柵-源之間加負向電壓，(保證耗盡層承受反向電壓) 漏-源之間加正向電壓，(以形成漏極電流）P區(qū)和N區(qū)的交界面形成耗盡層。源極和漏極之間的非耗盡層稱為導電溝道。 耗盡層12.3 場效應管與MOS邏輯門u 結型場效應管當uGS=0時，耗盡層很窄,導電溝道寬。隨| uGS |增大，耗盡層增寬,溝道變窄,電阻增大。| uGS |增加到某一數(shù)值,耗盡層閉和,溝道消失,溝道電阻趨于無窮大。夾斷電壓夾斷電壓 UGS(off )12.3 場效應管與MOS邏輯門 當 uDS =0時，雖有導電溝道，但

21、 iD 為零。 當uDS 0時，產生 iD，隨著uDS增加， iD 增加。 注意，此時產生了一個沿溝道的電位梯度，靠近漏極附近的電位高于源極附近的電位。 導電溝道呈楔形。uGS 為UGS(off )0 0中某一固定值， uDS 對漏極電流iD的影響uGSDSGiDuDS12.3 場效應管與MOS邏輯門 只要柵漏電壓 uGD 小于夾小于夾斷電壓斷電壓UGS(off ) ，iD 就隨 uDS 的增大而增大的增大而增大。uGS 為UGS(off )0 0中某一固定值， uDS 對漏極電流iD的影響uGSDSGiDuDS12.3 場效應管與MOS邏輯門 當uGD=UGS(off ) ，漏極一邊的耗盡層

22、就會出現(xiàn)夾斷區(qū)。此時稱為預夾斷。 此時的 iD 稱為“飽和漏極電流 iDSS”uGS 為UGS(off )0 0中某一固定值， uDS 對漏極電流iD的影響uGSDSGiDuDS12.3 場效應管與MOS邏輯門 當uGD=UGS(off ) ，漏極一邊的耗盡層就會出現(xiàn)夾斷區(qū)。此時稱為預夾斷。 此時的 iD 稱為“飽和漏極電流 iDSS” 若uDS 繼續(xù)增大，即uGDUGS(off )，夾斷區(qū)下移， 此時若uDS繼續(xù)增加， iD 幾乎不變。uGS 為UGS(off )0 0中某一固定值， uDS 對漏極電流iD的影響uGSDSGiDuDS12.3 場效應管與MOS邏輯門 此時iD的值由uGS 決

23、定，iD 表現(xiàn)為恒流特性。 注意iD是載流子通過電場效應被漏極吸收形成的 。 當uGD UGS（off） 時，對于不同的 uGS ，漏源之間等效成不同阻值的電阻，iD 隨 uDS 的增加線性增加?？勺冸娮鑵^(qū)預夾斷軌跡輸出特性曲線12.3 場效應管與MOS邏輯門u 結型場效應管p當uGD UGS（off）時， iD 幾乎只決定于uGS，而與uDS 無關，可以把 iD 近似看成 uGS 控制的電流源。（對應恒流區(qū)）p當uGS0 ,0 ,u uDS =0=0：由于絕緣層SiO2的存在，柵極電流為零。柵極金屬層將聚集大量正電荷，排斥P型襯底靠近SiO2 絕緣層的空穴;便剩下不能移動的負離子區(qū)，形成耗盡

24、層。襯底Bu N溝道增強型MOS管12.3 場效應管與MOS邏輯門3） uGS繼續(xù)增加，uDS=0=0：使導電溝道剛剛形成的柵-源電壓稱為開啟電壓 uGS(th) 。 一方面：耗盡層增寬； 另外：將襯底的自由電子吸引到耗盡層與絕緣層之間，形成N型薄層，稱為反型層。 這個反型層就構成了漏源之間的導電溝道。uGS越大，反型層越厚，導電溝道電阻越小。 PN+N+SGD襯底Bu N溝道增強型MOS管反型層12.3 場效應管與MOS邏輯門將產生一定的漏極電流 iD 。 iD 隨著的uDS增加而線性增大。P襯底BN+N+SGD4） uGS uGS(th) ，uDS 0：此時導電溝道的寬度不再處處相等。u

25、N溝道增強型MOS管12.3 場效應管與MOS邏輯門5）uGS uGS(th) , uGD =uGS(th) ：隨著 uDS 的增大，uGD 減小，當uDS增大到 uGD = =uGS(th)時，導電溝道在漏極一端產生夾斷，稱為預夾斷。 此時繼續(xù)增加 uDS，夾斷區(qū)會繼續(xù)左移。 但仍然有 iD 。襯底u N溝道增強型MOS管此時溝道兩端電壓保持不變，因此漏電流 iD 幾乎不變化，管子進入恒流區(qū)。12.3 場效應管與MOS邏輯門iD幾乎僅僅決定于uGS 。此時可以把 iD 近似看成 uGS 控制的電流源。u N溝道增強型MOS管5）uGS uGS(th) , uGD =uGS(th) ：襯底12

26、.3 場效應管與MOS邏輯門恒流區(qū)擊穿區(qū)可變電阻區(qū)4321051015UGS =5V6V4V3V2VID /mAUDS =10V0123246UGS / VUGs(th)輸出特性轉移特性 UDS / VID /mA夾斷區(qū)u N溝道增強型MOS管12.3 場效應管與MOS邏輯門u N溝道耗盡型MOS管制造時,在sio2絕緣層中摻入大量的正離子,即使uGS =0，在正離子的作用下，源-漏之間也存在導電溝道。只要加正向uDS ，就會產生iD。結構示意圖P源極S漏極D 柵極GBN+N+正離子反型層SiO2只有當uGS小于某一值時，才會使導電溝道消失，此時的uGS稱為夾斷電壓uGS(off) 。12.3

27、 場效應管與MOS邏輯門u N溝道耗盡型MOS管dN溝道符號BsgP溝道符號dBsgdBsgN溝道符號dBsgP溝道符號耗盡型MOS管符號增強型MOS管符號12.3 場效應管與MOS邏輯門12.3 場效應管與MOS邏輯門p NMOS NMOS管的開關作用管的開關作用 reRDuiGDS+UDDuouiuoGDSRD+UDD截止狀態(tài)等效電路截止狀態(tài)等效電路uiuoGDSRD+UDD導通狀態(tài)等效電路導通狀態(tài)等效電路當當 ui UGS(th) 截止時：iS = 0 ，RDS 109 ，相當于漏極和源極斷開。導通時：RDS RDS ，相當于漏極和源極短路。12.3 場效應管與MOS邏輯門p NMOS

28、NMOS反相器反相器 reRDuiGDS+UDDuo導通時，要求 RD RDS ，但集成電路內部比較難集成大阻值電阻。T2ui+UDD (10V)uoT1開關管開關管負載管負載管12.3 場效應管與MOS邏輯門p NMOS NMOS反相器反相器 reT2ui+UDD (10V)uoT1當 ui = 8V 時，T1管導通，輸出uo為低電平當 ui = 0V 時，T1管截止，輸出電壓為：uo = uDS1 = UDD uDS2 = (10-2)V = 8V12.3 場效應管與MOS邏輯門p CMOS CMOS非門電路非門電路 re互補對稱MOS電路結構采用P溝道和N溝道增強型MOS管按照互補對稱形

29、式連接而成。特點： 功耗低 工作電壓電流范圍寬 抗干擾能力強 輸入電阻高 扇出系數(shù)大 集成度高T2ui+UDDuoT1CLNMOSNMOS管管PMOSPMOS管管改善輸改善輸出波形出波形提高工提高工作速度作速度12.3 場效應管與MOS邏輯門p CMOS CMOS非門電路非門電路 reT2ui+UDDuoT1CL ui =導通導通截止截止uo= 012.3 場效應管與MOS邏輯門p CMOS CMOS非門電路非門電路 reT2ui+UDDuoT1CLui = 0截止截止Ugs2 = UDD導通導通uo= 112.3 場效應管與MOS邏輯門p CMOS CMOS與非門電路與非門電路 reT2T1

30、T3T4+UDDFABA、B當中有一個或全當中有一個或全為低電平時，為低電平時，T1、T2中有中有一個或全部截止，一個或全部截止，T3、T4中有一個或全部導通，輸中有一個或全部導通，輸出出F為高電平為高電平。只有當輸入只有當輸入A、B全為高全為高電平時，電平時，T1和和T2會都導通，會都導通，T3和和T4都截止，輸出都截止，輸出Y才會才會為低電平。為低電平。FA B12.3 場效應管與MOS邏輯門p CMOS CMOS或非門電路或非門電路 reA、B當中有一個或全當中有一個或全為高電平時，為高電平時，T1、T2中有中有一個或全部導通，一個或全部導通，T3、T4中有一個或全部截止，輸中有一個或全部截止，輸出出F為低電平為低電平。只有當輸入只有當輸入A、B全為低全為低電平時，電平時，T1和和T2會都截止，會都截止，T3和和T4都導通，輸出都導通，輸出Y為高為高電平。電平。FABT3T4+UDDT1T2ABF兩個并聯(lián)的PMOS管作為負載管兩個串聯(lián)的NMOS管作為驅動管12.3 場效應管與MOS邏輯門p CMOS CMOS傳輸門電路傳輸門電路 reTGcc電路特點： 增強型PMOS和NMOS管按照閉環(huán)互補形式連接； 兩管的源極連接在一起作為輸入端 兩管的漏極連接在一起作為輸出端 VP襯底接5V電壓；VN襯底接-5V電壓 兩管的柵極接互補信號