第6章 時序邏輯電路3

1、1第六章第六章 時序邏輯電路時序邏輯電路Chapter 6 Sequential Logic Circuit第一節(jié)第一節(jié) 概述概述 第二節(jié)第二節(jié) 時序邏輯電路的三種基本描述方法時序邏輯電路的三種基本描述方法第三節(jié)第三節(jié) 同步時序邏輯電路分析同步時序邏輯電路分析第四節(jié)第四節(jié) 異步時序邏輯電路分析異步時序邏輯電路分析第五節(jié)第五節(jié) 時序邏輯電路的設(shè)計方法及設(shè)計實例時序邏輯電路的設(shè)計方法及設(shè)計實例第六節(jié)第六節(jié) 幾種常見的時序邏輯電路幾種常見的時序邏輯電路第七節(jié)第七節(jié) 時序邏輯電路的競爭冒險現(xiàn)象時序邏輯電路的競爭冒險現(xiàn)象 2異步異步時序邏輯電路分析時序邏輯電路分析一一、異步、異步時序邏輯電路的分析步驟時

2、序邏輯電路的分析步驟1、寫輸出方程、寫輸出方程2、寫驅(qū)動方程、寫驅(qū)動方程3、寫狀態(tài)方程、寫狀態(tài)方程4、填狀態(tài)轉(zhuǎn)換表、填狀態(tài)轉(zhuǎn)換表5、畫狀態(tài)轉(zhuǎn)換圖、畫狀態(tài)轉(zhuǎn)換圖6、畫時序波形圖、畫時序波形圖7、分析其功能、分析其功能8、檢查自啟動、檢查自啟動上次課內(nèi)容回顧上次課內(nèi)容回顧由于是異步，時鐘不同步，所以不可以使用卡諾由于是異步，時鐘不同步，所以不可以使用卡諾圖法求狀態(tài)轉(zhuǎn)換圖。需一步步的進行分析。圖法求狀態(tài)轉(zhuǎn)換圖。需一步步的進行分析。細心！細心！3上次課內(nèi)容回顧上次課內(nèi)容回顧同步時序邏輯電路的設(shè)計過程示意圖同步時序邏輯電路的設(shè)計過程示意圖“簡簡”“宜宜”同步時序邏輯電路的一般設(shè)計流程：同步時序邏輯電路的

3、一般設(shè)計流程：“全全”“巧巧”4時序時序邏輯電路的自啟動設(shè)計邏輯電路的自啟動設(shè)計 卡諾圖中無關(guān)項卡諾圖中無關(guān)項的使用。無關(guān)項為的使用。無關(guān)項為0？為？為1？上次課內(nèi)容回顧上次課內(nèi)容回顧56.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*) 異步時序電路設(shè)計除了需完成同步電路所應(yīng)做的各異步時序電路設(shè)計除了需完成同步電路所應(yīng)做的各項工作以外，還要為每個觸發(fā)器項工作以外，還要為每個觸發(fā)器選定合適的時鐘信號選定合適的時鐘信號。這是異步時序電路設(shè)計時所遇到的特殊問題。這是異步時序電路設(shè)計時所遇到的特殊問題。 反應(yīng)在設(shè)計步驟上，則在選定觸發(fā)器類型之后，還反應(yīng)在設(shè)計步驟上，則在選定觸發(fā)器類

4、型之后，還要為每個觸發(fā)器選定時鐘信號。要為每個觸發(fā)器選定時鐘信號?！纠? 3】試用試用JK-FFJK-FF設(shè)計一個具有自啟動能力的異步計數(shù)設(shè)計一個具有自啟動能力的異步計數(shù)器，其電路轉(zhuǎn)換圖如下所示。器，其電路轉(zhuǎn)換圖如下所示。2421B碼碼66.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)解：解：（一）、（二）、（三）步無需再做；（一）、（二）、（三）步無需再做； （四）選定觸發(fā)器類型，得出電路的三大方程。（四）選定觸發(fā)器類型，得出電路的三大方程。 1）依題意應(yīng)選擇）依題意應(yīng)選擇JK-FF,且由于且由于M=10，所以，所以N=4，即需用即需用4個個JK-FF完成設(shè)計。完成設(shè)

5、計。 2）畫出電路的時序圖；）畫出電路的時序圖； 異步電路的設(shè)計與同步設(shè)計的不同之處在于：異步電路的設(shè)計與同步設(shè)計的不同之處在于：異步設(shè)異步設(shè)計時必須考慮怎樣合理選擇各個觸發(fā)器的觸發(fā)脈沖計時必須考慮怎樣合理選擇各個觸發(fā)器的觸發(fā)脈沖，而，而時時鐘方程的選取可以根據(jù)電路各觸發(fā)器的時序關(guān)系來確定鐘方程的選取可以根據(jù)電路各觸發(fā)器的時序關(guān)系來確定。所以在設(shè)計異步電路時，可以結(jié)合電路的時序圖。所以在設(shè)計異步電路時，可以結(jié)合電路的時序圖。76.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)圖圖6.5.10 6.5.10 【例例3 3】時序圖時序圖可選用下降沿觸發(fā)的可選用下降沿觸發(fā)的JK觸

6、發(fā)器，根據(jù)時序圖，觸發(fā)器，根據(jù)時序圖，可令：可令：Q3, Q1的時鐘為的時鐘為Q0，Q2的時鐘為的時鐘為Q1。86.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)3）確定各個觸發(fā)器的時鐘信號；）確定各個觸發(fā)器的時鐘信號； 選擇時鐘選擇時鐘CP的原則是：在觸發(fā)器的原則是：在觸發(fā)器需需翻轉(zhuǎn)時，翻轉(zhuǎn)時，必須必須保證有觸發(fā)脈沖，而觸發(fā)器保證有觸發(fā)脈沖，而觸發(fā)器無需無需翻轉(zhuǎn)時，翻轉(zhuǎn)時，最好沒有最好沒有觸觸發(fā)脈沖，即發(fā)脈沖，即在確保觸發(fā)器翻轉(zhuǎn)所需要的前提下，盡可在確保觸發(fā)器翻轉(zhuǎn)所需要的前提下，盡可能取脈沖數(shù)量少的作為觸發(fā)的脈沖信號能取脈沖數(shù)量少的作為觸發(fā)的脈沖信號。4）畫出次態(tài)和進位輸

7、）畫出次態(tài)和進位輸出的卡諾圖（出的卡諾圖（*）；）；【例例3】的完整的卡諾圖的完整的卡諾圖重點分析重點分析96.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)13nQ12nQ11nQ10nQ非非最最簡簡Q3, Q1的的時鐘為時鐘為Q0，Q2的時鐘的時鐘為為Q1。106.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)13nQ12nQ11nQ10nQ116.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)nnQQC03126.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)（五）根據(jù)（四）所得的驅(qū)動方程和輸出方（五）根據(jù)（

8、四）所得的驅(qū)動方程和輸出方程畫出邏輯電路圖如下：程畫出邏輯電路圖如下：【例例3 3】電路圖電路圖cp0cp1cp2cp1136.5.3 異步時序邏輯電路的設(shè)計方法異步時序邏輯電路的設(shè)計方法(*)（六）自啟動檢測；（六）自啟動檢測； 電路完整的狀態(tài)轉(zhuǎn)換圖如下：電路完整的狀態(tài)轉(zhuǎn)換圖如下：【例例3 3】狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖至此，邏輯設(shè)計完畢。至此，邏輯設(shè)計完畢。可自啟動可自啟動146.6 幾種常用的時序邏輯電路幾種常用的時序邏輯電路6.6.1 計數(shù)器（計數(shù)器（Counter） 計數(shù)器是數(shù)字設(shè)備的基本邏輯部件，其主要功計數(shù)器是數(shù)字設(shè)備的基本邏輯部件，其主要功能是能是記錄輸入脈沖的個數(shù)記錄輸入脈沖的個數(shù)

9、。計數(shù)器所能記憶的最大。計數(shù)器所能記憶的最大脈沖個數(shù)稱作該計數(shù)器的脈沖個數(shù)稱作該計數(shù)器的“模?！薄?計數(shù)器可以應(yīng)用在：計算機的時序發(fā)生器、時間計數(shù)器可以應(yīng)用在：計算機的時序發(fā)生器、時間分配器、分頻器、程序計數(shù)器、指令計數(shù)器等場所；分配器、分頻器、程序計數(shù)器、指令計數(shù)器等場所；另外，數(shù)字化儀表的壓力、時間、溫度等物理量的另外，數(shù)字化儀表的壓力、時間、溫度等物理量的A/D、D/A轉(zhuǎn)換也都要通過脈沖計數(shù)來實現(xiàn)。轉(zhuǎn)換也都要通過脈沖計數(shù)來實現(xiàn)。15按工作方式按工作方式同步計數(shù)器同步計數(shù)器(Synchronous Counter)異步計數(shù)器異步計數(shù)器(Asynchronous Counter)按計數(shù)容量按

10、計數(shù)容量二進制計數(shù)器二進制計數(shù)器(Binary Counter)十進制計數(shù)器十進制計數(shù)器(Dec Counter)任意進制計數(shù)器任意進制計數(shù)器(Discretional Counter)按功能按功能加法計數(shù)器加法計數(shù)器(Up Counter)減法計數(shù)器減法計數(shù)器(Down Counter)可逆計數(shù)器可逆計數(shù)器(Up/Down Counter)計數(shù)器的分類計數(shù)器的分類161、異步二進制加法計數(shù)器、異步二進制加法計數(shù)器 一、異步計數(shù)器一、異步計數(shù)器 (1) 原理說明原理說明 按照二進制加法計數(shù)器規(guī)則：按照二進制加法計數(shù)器規(guī)則：若低位是若低位是0，則再記入，則再記入1時低位應(yīng)變時低位應(yīng)變1；若低位已

11、經(jīng)是；若低位已經(jīng)是1，則再記入，則再記入1時低位應(yīng)變時低位應(yīng)變0，同時向高位產(chǎn)，同時向高位產(chǎn)生進位信號，使高位翻轉(zhuǎn)一次。生進位信號，使高位翻轉(zhuǎn)一次。 10,觸發(fā)高位翻轉(zhuǎn)觸發(fā)高位翻轉(zhuǎn) 用用T觸發(fā)器構(gòu)成異步二進制加法計數(shù)器應(yīng)觸發(fā)器構(gòu)成異步二進制加法計數(shù)器應(yīng)最簡單。最簡單。為什么？為什么？二進制加法：二進制加法：0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1171、異步二進制加法計數(shù)器、異步二進制加法計數(shù)器3位異步二進制計數(shù)器電路圖位異步二進制計數(shù)器電路圖 一、異步計數(shù)器一、異步計數(shù)器以以下降沿下降沿觸發(fā)的觸發(fā)的3位異步二進制加法計數(shù)器為例：位異步二進制加法計數(shù)器為

12、例：18 因為當(dāng)?shù)臀挥梢驗楫?dāng)?shù)臀挥?變變0時，需向高端進位，時，需向高端進位，Q端的下降沿端的下降沿正正好可以作為高位的時鐘信號。如下圖分析所示：好可以作為高位的時鐘信號。如下圖分析所示：3位異步二進制計位異步二進制計數(shù)器時序圖數(shù)器時序圖 此例中，因為使用的是此例中，因為使用的是下降沿下降沿動作的動作的T 觸發(fā)觸發(fā)器組成的計數(shù)器，所以需將低位觸發(fā)器的器組成的計數(shù)器，所以需將低位觸發(fā)器的Q端端接接至高位觸發(fā)器的至高位觸發(fā)器的時鐘輸入端時鐘輸入端即可。即可。異步二進制加法計數(shù)器異步二進制加法計數(shù)器19優(yōu)點：優(yōu)點：電路非常簡單，幾乎不用附加任何門電路。電路非常簡單，幾乎不用附加任何門電路。缺點：缺點

13、：觸發(fā)器觸發(fā)器輸出端新狀態(tài)的建立要比輸出端新狀態(tài)的建立要比CP下降沿滯下降沿滯后一個傳輸延遲時間后一個傳輸延遲時間 tpd ，則總的延遲時間為，則總的延遲時間為 t = N* * tpd (其中其中N為觸發(fā)器的數(shù)目為觸發(fā)器的數(shù)目)。思考：思考：如何用如何用上升沿上升沿觸發(fā)的觸發(fā)的T 觸發(fā)器組成異步二觸發(fā)器組成異步二進制加法計數(shù)器？進制加法計數(shù)器？解答：解答：將每一級觸發(fā)器的進位脈沖改為由將每一級觸發(fā)器的進位脈沖改為由 端端輸出。輸出。Q異步二進制加法計數(shù)器異步二進制加法計數(shù)器20例例6.5.1試用試用JK-FF構(gòu)成下降沿觸發(fā)的構(gòu)成下降沿觸發(fā)的4位二進制異步加法計數(shù)器。位二進制異步加法計數(shù)器。下

14、降沿動作的下降沿動作的4位異步二進制加法計數(shù)器電路圖位異步二進制加法計數(shù)器電路圖例例6.5.2試用試用D-FF構(gòu)成上升沿觸發(fā)的構(gòu)成上升沿觸發(fā)的4位二進制異步加法計數(shù)器。位二進制異步加法計數(shù)器。上升沿動作的上升沿動作的4位異步二進制加法計數(shù)器電路圖位異步二進制加法計數(shù)器電路圖(2) 異步二進制加法計數(shù)器舉例異步二進制加法計數(shù)器舉例?21從以上例子可以看出，若從以上例子可以看出，若cp0的頻率為的頻率為f0，則，則Q0 ,Q1,Q2,Q3的頻率可分別為的頻率可分別為 、 、 、 ，這說明計數(shù)器具有，這說明計數(shù)器具有分頻作用，也叫做分頻作用，也叫做分頻器分頻器（Frequency Divider），

15、相對），相對于于 f0 的頻率而言，各級輸出依次稱為二分頻、四分頻、的頻率而言，各級輸出依次稱為二分頻、四分頻、八分頻、十六分頻。八分頻、十六分頻。021f041f081f0161f圖圖5.6.4b 下降沿動作的下降沿動作的4位異步二進制加法計數(shù)器時序圖位異步二進制加法計數(shù)器時序圖22 計數(shù)器中能計到的最大數(shù)稱為計數(shù)器中能計到的最大數(shù)稱為計數(shù)長度或計計數(shù)長度或計數(shù)容量數(shù)容量， n位二進制計數(shù)器的計數(shù)容量為位二進制計數(shù)器的計數(shù)容量為2n-1； 稱計數(shù)器的狀態(tài)總數(shù)稱計數(shù)器的狀態(tài)總數(shù)N=2n 為計數(shù)器的為計數(shù)器的模模 (也也稱循環(huán)長度稱循環(huán)長度)。在邏輯符號中以。在邏輯符號中以“CTRDIVm”標(biāo)注

16、標(biāo)注模的值。模的值。計數(shù)長度及模的定義計數(shù)長度及模的定義232、異步二進制減法計數(shù)器、異步二進制減法計數(shù)器(1) 原理說明原理說明 二進制二進制減法計數(shù)器規(guī)則減法計數(shù)器規(guī)則：若低位是若低位是1，則再輸入一個減法計數(shù)脈沖后應(yīng)翻成則再輸入一個減法計數(shù)脈沖后應(yīng)翻成0；若低位已經(jīng)是若低位已經(jīng)是0，則再輸入一個減法計數(shù)，則再輸入一個減法計數(shù)脈沖后應(yīng)翻成脈沖后應(yīng)翻成1，同時向高位發(fā)出錯位信，同時向高位發(fā)出錯位信號，使高位翻轉(zhuǎn)。號，使高位翻轉(zhuǎn)。0 01,1,觸發(fā)高位翻轉(zhuǎn)觸發(fā)高位翻轉(zhuǎn) 若若將將 T 觸發(fā)器觸發(fā)器之間按二進制減法計數(shù)之間按二進制減法計數(shù)規(guī)則連接，就得到二進制減法計數(shù)器。規(guī)則連接，就得到二進制減法

17、計數(shù)器。 一、異步計數(shù)器一、異步計數(shù)器二進制減法二進制減法:1 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 024下降沿動作的下降沿動作的3位異步二進制減法計數(shù)器電路圖位異步二進制減法計數(shù)器電路圖例：例：下降沿下降沿動作的動作的3位二進制減法計數(shù)器原理圖如位二進制減法計數(shù)器原理圖如下圖所示：下圖所示：2、異步二進制減法計數(shù)器、異步二進制減法計數(shù)器25下降沿動作的下降沿動作的3位異步二進制減法計數(shù)器時序圖位異步二進制減法計數(shù)器時序圖2、異步二進制減法計數(shù)器、異步二進制減法計數(shù)器iiQcp 26思考：思考：如何用如何用 T 觸發(fā)器觸發(fā)器構(gòu)成構(gòu)成上升沿上升沿動作的異步動

18、作的異步二進制減法計數(shù)器？二進制減法計數(shù)器？解答：解答：只需將只需將 T 觸發(fā)器觸發(fā)器的的Q端引出作相鄰高位端引出作相鄰高位的時鐘脈沖即可。的時鐘脈沖即可。小結(jié)：小結(jié)：用用 T 觸發(fā)器觸發(fā)器構(gòu)成不同有效沿的異步二進構(gòu)成不同有效沿的異步二進制加制加/減法計數(shù)器的規(guī)則是：減法計數(shù)器的規(guī)則是： 上/下沿 加/減法下降沿動作上升沿動作加法計數(shù)器Q減法計數(shù)器QQQ 一、異步計數(shù)器一、異步計數(shù)器27典型的異步十進制加法計數(shù)器電路圖如典型的異步十進制加法計數(shù)器電路圖如圖圖6.5.13所示：所示：圖圖5.5.13 異步十進制加法計數(shù)器電路圖異步十進制加法計數(shù)器電路圖異步十進制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖異步十進制加法

19、計數(shù)器狀態(tài)轉(zhuǎn)換圖3、異步十進制計數(shù)器、異步十進制計數(shù)器28cp0順序順序觸發(fā)器狀態(tài)觸發(fā)器狀態(tài)時鐘信號時鐘信號Q3Q2Q1Q0cp3cp2cp1cp00123456789100000000011000001111000001100110000101010101000101010101000010001000010101010101111111111第第9個個CP，電路狀態(tài)變?yōu)?，電路狀態(tài)變?yōu)镼3Q2Q1Q0=1001第第10個個CP，F(xiàn)F00, 觸發(fā)觸發(fā)FF30, Q1因因J1=0所以維持所以維持0不變。所以：不變。所以：10010000回顧異步時序邏輯電路分析的方法：29異步十進制加法計數(shù)器電路

20、圖異步十進制加法計數(shù)器電路圖 (帶進位輸出帶進位輸出)上電路圖的狀態(tài)轉(zhuǎn)換圖上電路圖的狀態(tài)轉(zhuǎn)換圖30異步計數(shù)器異步計數(shù)器 優(yōu)點：優(yōu)點：結(jié)構(gòu)簡單，用結(jié)構(gòu)簡單，用T 觸發(fā)器觸發(fā)器構(gòu)成二進構(gòu)成二進制計數(shù)器可不附加任何其它電路；制計數(shù)器可不附加任何其它電路； 缺點：缺點：進（錯）位信號逐級傳遞，計數(shù)進（錯）位信號逐級傳遞，計數(shù)器速度受到限制，頻率不能太高；在電路狀器速度受到限制，頻率不能太高；在電路狀態(tài)譯碼時也存在競爭冒險現(xiàn)象。態(tài)譯碼時也存在競爭冒險現(xiàn)象。 一、異步計數(shù)器一、異步計數(shù)器31優(yōu)點：優(yōu)點：時鐘時鐘CP同時觸發(fā)計數(shù)器中的全部觸發(fā)器，所同時觸發(fā)計數(shù)器中的全部觸發(fā)器，所以工作速度快，工作效率高；以

21、工作速度快，工作效率高；缺點：缺點：電路結(jié)構(gòu)相對復(fù)雜。電路結(jié)構(gòu)相對復(fù)雜。 由由4個個JK觸發(fā)器組成的觸發(fā)器組成的4位同步二進制加法計數(shù)器的邏輯圖位同步二進制加法計數(shù)器的邏輯圖 二、同步二、同步計數(shù)器計數(shù)器32分析分析：對于最低位，在每加對于最低位，在每加1時狀態(tài)都會時狀態(tài)都會改變。改變。 對于對于其他高位，例如第其他高位，例如第i位，位，若低于若低于i位的各位不全位的各位不全為為1，則第則第i位維持原狀態(tài)位維持原狀態(tài)不變；不變；若若低于低于i位的位的各位全都為各位全都為1，則第，則第i位狀態(tài)必須改變位狀態(tài)必須改變(01 或或 10)。1 1 0 1 0 1 1 1 1 1 0 1 1 0 0

22、第第1位位第第2位位第第3位位第第4位位 實際實際應(yīng)用中，同步計數(shù)器一應(yīng)用中，同步計數(shù)器一般用般用J-K觸發(fā)器改裝成的觸發(fā)器改裝成的T 觸發(fā)觸發(fā)器或器或T觸發(fā)器組成。若用觸發(fā)器組成。若用T-FF，則則CP有效時，該翻轉(zhuǎn)的有效時，該翻轉(zhuǎn)的FF輸入輸入控制端控制端Ti=1, 不該翻轉(zhuǎn)的不該翻轉(zhuǎn)的Ti=0。1、同步二進制加法計數(shù)器、同步二進制加法計數(shù)器33由邏輯圖知，各觸發(fā)器由邏輯圖知，各觸發(fā)器的驅(qū)動方程分別為的驅(qū)動方程分別為:J0=K0=T0=1J1=K1=T1=Q0J2=K2=T2=Q0Q1J3=K3=T3=Q0Q1Q2Ti=Q0Q1Qi-1344位同步二進制加法計數(shù)器的時序圖位同步二進制加法計

23、數(shù)器的時序圖 從以上例子可以看出，若從以上例子可以看出，若CP的頻率為的頻率為f0，則則Q0 ,Q1,Q2 ,Q3的頻率可分別為的頻率可分別為 、 、 、 ，這說明計數(shù)器具有分，這說明計數(shù)器具有分頻作用，也叫做頻作用，也叫做分頻器分頻器（Frequency Divider），相對于），相對于f0的頻率而言，各級輸出依次稱為二分頻、四分頻、八分的頻率而言，各級輸出依次稱為二分頻、四分頻、八分頻、十六分頻。頻、十六分頻。021f041f081f0161f354位同步二進制加法計位同步二進制加法計數(shù)器電路圖數(shù)器電路圖7416174161基本電路圖基本電路圖進位輸出進位輸出364位同步二進制加法計數(shù)器

24、電路的狀態(tài)轉(zhuǎn)換表位同步二進制加法計數(shù)器電路的狀態(tài)轉(zhuǎn)換表374位同步二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖和時序圖位同步二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖和時序圖382、同步二進制減法計數(shù)器、同步二進制減法計數(shù)器4位同步二進制減法計位同步二進制減法計數(shù)器電路圖數(shù)器電路圖1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 第第1位位第第2位位第第3位位第第4位位分析：分析：對于最低位，在每減對于最低位，在每減1時狀態(tài)都會時狀態(tài)都會改變。改變。 對于對于第第i位，位， 若低于若低于i位的各位位的各位不全為不全為0時，則第時，則第i位位維持原狀態(tài)維持原狀態(tài)不變；不變； 若若低于低于i位的各位位的各位全為全為0，則

25、第，則第i位狀態(tài)位狀態(tài)必須改變必須改變(01 或或 10)。Ti=Q0Q1Qi-1393、同步二進制、同步二進制可逆計數(shù)器可逆計數(shù)器4位同步二進制可逆計數(shù)器電路圖位同步二進制可逆計數(shù)器電路圖74LS191基本電路圖基本電路圖當(dāng)當(dāng)S=1S=1時，下邊三個與非門被封鎖，上面三個與非門被時，下邊三個與非門被封鎖，上面三個與非門被打開，進行打開，進行加法加法計數(shù)；計數(shù)； 當(dāng)當(dāng)S=0S=0時，下邊三個與非門被時，下邊三個與非門被打開，上面三個與非門被封鎖，進行打開，上面三個與非門被封鎖，進行減法減法計數(shù)；計數(shù)； 40 以以8421碼同步十進制計數(shù)器為例進行分析：碼同步十進制計數(shù)器為例進行分析： （從設(shè)計的角度來分析（從設(shè)計的角度來分析）4、同步十進制計數(shù)器、同步十進制計數(shù)器414、同步十進制計數(shù)器、同步十進制計數(shù)器13nQ12nQ11nQ10nQ42 以以8421碼同步十進制計數(shù)器為例進行分析：碼同步十進制計數(shù)器為例進行分析： （從設(shè)計的角度來分析（從設(shè)計的角度來分析）8421碼同步十進制計數(shù)器電路邏輯圖碼同步十進制計數(shù)器電路邏輯圖74160基本電路圖基本電路圖4、同步十進制計數(shù)器、同步十進制計數(shù)器進位輸出進位輸出438421碼同步十進制計數(shù)器電路的狀態(tài)轉(zhuǎn)換表碼同步十進制計數(shù)器電路的狀態(tài)轉(zhuǎn)換表4