基于4046的頻率合成器設(shè)計報告

1、基于4046的頻率合成器設(shè)計目錄一、內(nèi)容摘要2二、設(shè)計目的2三、主要參數(shù)指標2四、總體方案及原理2五、各模塊設(shè)計方法3A振蕩源模塊設(shè)計3B. M分頻電路模塊設(shè)計3C N分頻模塊的設(shè)計4D. 鎖相環(huán)模塊設(shè)計5六、調(diào)試方法8七、測試結(jié)果8八、結(jié)果分析8九、參考文獻9一、內(nèi)容摘要頻率合成是指由一個或多個頻率穩(wěn)定度和精確度很高的參考信號源通過頻率域的線性運算，產(chǎn)生具有同樣穩(wěn)定度和精確度的大量離散頻率的過程。 實現(xiàn)頻率合成的電路叫頻率合成器。實際的頻率合成設(shè)備有：直接頻率合成，即DDS技術(shù)；鎖相環(huán)頻率合成技術(shù)，即PLL；DDS+PLL技術(shù)。頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分。在通信、雷達和導(dǎo)航等設(shè)備

2、中應(yīng)用廣泛。本設(shè)計是基于CD4046的PLL頻率合成器。由振蕩源輸出一個精準度很高的頻率為本次設(shè)計提供一個高精準、高穩(wěn)定度的100Hz參考頻率。通過N分頻電路和CD4046鎖相環(huán)實現(xiàn)在一定范圍內(nèi)基于100Hz步進的任意頻率的合成。二、設(shè)計目的運用本學(xué)期集成電路的知識設(shè)計一個基于4046的頻率合成器，在設(shè)計、制作和調(diào)試過程中，熟練掌握和運用4046鎖相環(huán)集成芯片的使用。三、主要參數(shù)指標1.頻率合成器范圍：800KHz900KHz2.步進：100Hz四、總體方案及原理整個設(shè)計如圖所示分成四個模塊，振蕩產(chǎn)生模塊、M分頻模塊、鎖相環(huán)模塊和N分頻模塊。由振蕩源及固定M分頻產(chǎn)生精準的100Hz基準頻率；由

3、減法計數(shù)器配合撥碼開關(guān)產(chǎn)生09999的任意N分頻電路。工作時，基準100Hz和通過N分頻電路產(chǎn)生的100Hz經(jīng)過鎖相環(huán)的相位比較器產(chǎn)生相位差，并將此相位差線性的轉(zhuǎn)換成電壓幅度。這個電壓經(jīng)過低通濾波器后控制VCO振蕩，通過N分頻反饋電路繼續(xù)上述步驟直到基準100Hz和N分頻產(chǎn)生的100Hz達到一個固定的相位差后不再改變。此時，經(jīng)過N分頻產(chǎn)生的100Hz頻率就與基準100Hz嚴格一致了，VCO輸出端就產(chǎn)生了精準的100NHz的頻率。五、各模塊設(shè)計方法A振蕩源模塊設(shè)計方案一：無源晶振如圖由晶振和反相器構(gòu)成一個簡單實用的振蕩產(chǎn)生電路，并經(jīng)過非門提升電壓幅度。這種方案的明顯缺點是，在市場上，1MHz的高

4、精確度晶振比較貴，也比較難買到。而精度較低的便宜晶振經(jīng)過10000分頻又會產(chǎn)生很大的偏差。此外，C1的振蕩頻率的調(diào)節(jié)作用很不明顯，可以說一旦起振基本無法改變。方案二：有源晶振有源晶振只需供電就可以產(chǎn)生精準度和穩(wěn)定度很高的頻率。而且有源晶振不是很貴，容易買到。唯一的缺點就是電源電壓范圍較小，最高可達到6V,對于供電可達到15V的cmos電路來說，可能要單獨供電使用。綜上，本次設(shè)計采用1MHz的有源晶振提供基準電壓。B. M分頻電路模塊設(shè)計本次設(shè)計采用CD4518十進制加法計數(shù)器構(gòu)成4級級聯(lián)的10000倍分頻器。共采用兩片芯片，每片芯片集成兩個10進制計數(shù)器。芯片管腳及電路如圖所。電路圖C N分頻

5、模塊的設(shè)計本模塊采用CD4522十進制減法計數(shù)器。本次設(shè)計要產(chǎn)生800KHz900KHz的頻率，基準頻率為100Hz，所以N的范圍為80009000。這樣要使用4片CD4522分別做個位、十位、百位、千位。CD4522的工作原理為：當級聯(lián)端口CF為1時，進位端口O才能夠輸出1。這樣由個位的進位端控制所有芯片的預(yù)置數(shù)端，當所有芯片同時為0時，個位進位輸出端輸出1將所有芯片預(yù)置數(shù)。此外將低位的Q3與高位的CL相連，當?shù)臀坏腝3跳變時，高位實現(xiàn)一個有效的CL信號，進行減一操作，以此類推。這樣用撥碼開關(guān)控制各位預(yù)置數(shù)端，就能實現(xiàn)任意的N分頻。芯片管腳和電路如圖所示。 D. 鎖相環(huán)模塊設(shè)計鎖相環(huán)是本次設(shè)

6、計的核心模塊。其工作原理如下：鎖相環(huán)（PLL）電路是一種反饋控制電路。圖1-1所示是基本鎖相環(huán)電路的框圖 圖1-1 基本鎖相環(huán)電路框圖當相位比較器的兩個輸入的相位差(io)不變時，這兩個信號的頻率一定相等，即 fi=fo從而實現(xiàn)輸出信號的頻率和相位對輸入信號的頻率和相位的自動跟蹤。具體過程是：輸出信號反饋到輸入端，與輸入信號通過鑒相器PD產(chǎn)生相位差，并線性轉(zhuǎn)換成電壓。這個電壓通過低通濾波器加到壓控振蕩器上產(chǎn)生輸出信號的頻率。這樣，只要相位差改變，輸出頻率就改變，直到相位差恒定。此時輸出頻率就和輸入頻率嚴格一致。若在反饋回路中加上N分頻器，則有fi=fo/N,fo=Nfi,改變N即可得到想要的頻

7、率。鎖相環(huán)有一個捕捉帶和同步帶，只有在這個帶寬內(nèi)，鎖相環(huán)才能正常工作。這個范圍可以通過鎖相環(huán)的參數(shù)進行設(shè)計。此設(shè)計中，鎖相環(huán)工作在寬帶模式，根據(jù)FIGURE 5具體參數(shù)設(shè)計如下：R1選擇100K,使用5V電源。中心頻率為900KHz/2=450KHz，根據(jù)上圖估算，C1約為10pf。在實際設(shè)計中，將R2開路，R1選用大于100K的電位器，C1小于計算值，由此提供可調(diào)的帶寬。關(guān)于低通濾波器的設(shè)計可以參考下圖。fc=fL=450KHz，帶入計算，可以算出時間常數(shù)為3.53875*10(-10)s,由此選擇合適的C2和R3。芯片管腳以及電路如圖所示：CD4046框架圖六、調(diào)試方法1.電源采用5V直流

8、穩(wěn)壓電源2.將各個模塊相互隔離，分開調(diào)試3.晶振模塊只要電源得當就能起振4.將1MHz的震蕩信號送到M（10000）分頻模塊，檢測4級是否依次輸出100KHz、10KHz、1KHz、100Hz，若輸出錯誤檢查對應(yīng)級的電路連接，重復(fù)調(diào)試。5.用函發(fā)輸出Vpp為5V、頻率為1MHz的方波輸入N分頻電路，任意設(shè)定撥碼開關(guān)，檢測輸出端是否為對應(yīng)的分頻頻率。這個模塊很容易產(chǎn)生問題，主要原因是電路連接錯誤，應(yīng)細心對照原理圖檢查。此外若函發(fā)輸出電壓幅度不夠，則不會產(chǎn)生分頻電壓，Vpp至少要達到5V，若確定電路連接正確無誤，但還是沒有輸出頻率，則可以適當提高Vpp直到輸出端產(chǎn)生正常的分頻頻率。6.調(diào)試鎖相環(huán)。用函發(fā)輸入從低到高的頻率，檢測鎖相環(huán)的鎖定情況，然調(diào)R1和R3是鎖相環(huán)工作在想要的狀態(tài)。其中R1控制帶寬，R3控制低通濾波器的性能。7最后將各個模塊連接起來進行聯(lián)合調(diào)試。七、測試結(jié)果要求805.1KHz，實測805.1KHz，誤差0要求855.1KHz，實測855.05KHz，誤差50Hz要求895.1KHz，實測895.05KHz，誤差50Hz八、結(jié)果分析結(jié)果存在誤