集電極開路門與三態(tài)輸出門的應(yīng)用

1、集電極開路門與三態(tài)輸出門集電極開路門與三態(tài)輸出門的應(yīng)用的應(yīng)用n一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康膎1熟悉TTL集電極開路（OC）和三態(tài)（3S）輸出門的電路結(jié)構(gòu)特性。n2. 掌握TTL集電極開路（OC）和三態(tài)（3S）輸出門的邏輯功能及應(yīng)用。1. 集成門輸出結(jié)構(gòu)及特性 推拉式輸出電路。集電極開路門（Open-Collector TTL Gate簡稱OC門三態(tài)門（Tristate TTL Gate）輸出門輸出門電路結(jié)構(gòu)電路結(jié)構(gòu)輸出特性輸出特性應(yīng)用應(yīng)用普通的TTL門推拉式輸出電路1：輸出與電源開關(guān)管導(dǎo)通0：輸出與地開關(guān)管導(dǎo)通輸出非高即低輸出端不能并聯(lián)OC門集電極開路門（內(nèi)部輸出管集電極沒接其他電路）1：輸出高阻

2、，外接上拉電阻R L0：輸出與地開關(guān)管導(dǎo)通輸出并聯(lián)為與；電平轉(zhuǎn)換;靈活設(shè)計(jì)三態(tài)門有控制兩開關(guān)管都不導(dǎo)通電路1：輸出與電源開關(guān)管導(dǎo)通0：輸出與地開關(guān)管導(dǎo)通高阻：都不導(dǎo)通總線輸入全為 1設(shè) VA= VB= 3.6 V VB1升高，足以使 T2 、T5 導(dǎo)通，Vo = 0.3 V,Y = 0。與非門的邏輯功能：全 1 出 0，有 0 出 1。輸入不全為 1VY不確定T2 、T5 截止， 設(shè): VA= 0.3 V VB= 3.6 V，則 VB1 = 0.3 + 0.7 = 1 V 時(shí): VB1 = 1 V， T2 、T5 截止；二極管 D 導(dǎo)通，使 VB3 = 1 V。T3、T4 截止，輸出端開路(高

3、阻狀態(tài))。E1EE = 1 時(shí):二極管 D 截止，Y =A，同 TTL 非門1. OC門的特性及其應(yīng)用用OC門74LS03驗(yàn)證 OC門的“線與”功能。通過K1K2設(shè)置AB改變第1個(gè)與非門輸出，通過K3K4設(shè)置CD改變第2個(gè)與非門輸出，觀測兩個(gè)與非門輸出并聯(lián)信號（當(dāng)VL=5V時(shí)可用實(shí)驗(yàn)箱邏輯電平指示）。nRL為1k時(shí)，輸出F的表達(dá)式：CDABCDABF驗(yàn)證OC門74LS03的特性， 輸入A 、B接邏輯電平輸出信號，輸出端Y接直流電壓表。VCC2接+5V,電阻為4.7K, 觀測輸出與輸入信號的邏輯關(guān)系，如果去掉R, 觀測輸出信號的變化。VCC2改接+15V， 檢測輸出信號的高電平和低電平電壓。 測

4、量上拉電阻的取值（選作） OC門上拉電阻過大，高電平輸出電流小;上拉電阻過小，低電平輸出電流小, 當(dāng)OC門高電平和低電平負(fù)載固定值時(shí)，通過實(shí)驗(yàn)測量出上拉電阻的取值范圍。 74LS03輸出接負(fù)載（可用電阻代替），VL接+5V，調(diào)節(jié)電位器Rw，要求輸出信號Y的高電平不小于3.5V, 低電平不大于0.3V,實(shí)驗(yàn)求出上拉電阻的取值范圍。 三態(tài)門的特性及其應(yīng)用三態(tài)門的特性及其應(yīng)用驗(yàn)證三態(tài)門74LS125的邏輯功能。 通過設(shè)置控制端 、輸入A改變輸出端Y為三種狀態(tài)；控制端E有效(0) ：Y=A 輸出由輸入確定,與外電路無關(guān)控制端E無效（1）：輸出端高阻態(tài)，該腳狀態(tài)與輸入無關(guān)， 由外電路確定 控制端 、三態(tài)門的輸入A接邏輯電平輸出信號，輸出端Y接邏輯電平顯示電路，通過開關(guān)K可使電阻接+5V或地，當(dāng) E無效為高電平，三態(tài)門輸出為高阻態(tài)時(shí)，輸出Y對應(yīng)開關(guān)K的狀態(tài)（接+5V或地）為高電平或低電平；當(dāng) E有效為低電平時(shí)，Y=A用74LS125兩個(gè)三態(tài)門輸出構(gòu)成一條總線。 多個(gè)三態(tài)輸出門可并聯(lián)構(gòu)成一條總線，但必有控制使能端電路，在任一時(shí)刻只能有一個(gè)三態(tài)輸出門使能有效，其他都無效?？偩€的信號由有效的三態(tài)輸出門輸入確定。EEE控制端的波形。 控制端 、三態(tài)門的輸入A 、B接邏輯電平輸出信號，輸出端Y接邏輯電平顯示電路，觀測輸出與輸入及控制信號的邏輯關(guān)系。 控制端 接1kHz(100kHz)信號，一個(gè)三